CN110491979A - Led结构的制备方法及led结构 - Google Patents
Led结构的制备方法及led结构 Download PDFInfo
- Publication number
- CN110491979A CN110491979A CN201910900471.0A CN201910900471A CN110491979A CN 110491979 A CN110491979 A CN 110491979A CN 201910900471 A CN201910900471 A CN 201910900471A CN 110491979 A CN110491979 A CN 110491979A
- Authority
- CN
- China
- Prior art keywords
- layer
- led structure
- electrode
- type semiconductor
- type gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims description 52
- 238000002161 passivation Methods 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 238000004020 luminiscence type Methods 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 19
- 230000005611 electricity Effects 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 abstract description 5
- 230000006798 recombination Effects 0.000 abstract description 5
- 238000005215 recombination Methods 0.000 abstract description 5
- 150000001875 compounds Chemical class 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 17
- 239000010931 gold Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 238000001704 evaporation Methods 0.000 description 8
- 230000008020 evaporation Effects 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000000227 grinding Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000005253 cladding Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Abstract
本发明公开了一种LED结构的制备方法及LED结构。一种LED结构的制备方法，包括：剥离LED芯片的衬底和缓冲层以暴露N型GaN；在所述N型GaN上形成ITO层。本发明通过在N型GaN上形成ITO层，当ITO层通以和负电极相同的电压，可以来改变电子空穴的复合路径，进而解决LED结构中心电场线较弱的问题，使LED结构中心的电子空穴对复合几率增大，达到提升发光效率，减小LED结构中心亮度和四周亮度差异，增强阴极导电性的效果。
Description
技术领域
本发明实施例涉及LED芯片结构及制备技术，尤其涉及一种LED结构的制备方法及LED结构。
背景技术
常见LED结构为N型GaN层、多量子阱发光层、P型半导体层、电流扩展层和阳极电极层依次堆叠。阴极电极分布在有效显示区外围；或阴极电极呈网格状均匀分布在有效显示区内，同时与外围阴极连通。以上两种方式都可实现LED点亮功能，但在亮度均匀性方面存在缺陷。对单颗LED而言，LED中心亮度和四周亮度都存在较大的差异。
发明内容
本发明提供一种LED结构的制备方法及LED结构，以实现提升发光效率，减小LED结构中心亮度和四周亮度差异，增强阴极导电性的效果。
第一方面，本发明实施例提供了一种LED结构的制备方法，包括：
剥离LED芯片的衬底和缓冲层以暴露N型GaN；
在所述N型GaN上形成ITO层。
可选的，所述剥离LED芯片的衬底以暴露N型GaN之前，还包括：
对GaN基外延片进行刻蚀，以暴露部分N型半导体层，所述GaN基外延片包括，P型半导体层、多量子阱发光层、N型半导体层、缓冲层和衬底，所述P型半导体层、所述多量子阱发光层、所述N型半导体层、所述缓冲层和所述衬底依次堆叠，所述N型半导体层的材料为N型GaN；
在P型半导体上形成电流扩展层；
在被暴露的部分所述N型半导体层和电流扩展层的预设位置上形成电极；
在所述电流扩展层、被暴露的部分所述N型半导体层和电极上形成钝化层；
对钝化层上的第一预设区域进行刻蚀处理以暴露部分电极；
在所述钝化层上的第二预设区域形成导电金属层，以获得LED芯片，所述导电金属层还与所述部分电极相连。
第二方面，本发明实施例还提供了一种LED结构，包括：
ITO层、N型GaN层、多量子阱发光层、P型半导体层、电流扩展层和第一电极层，所述ITO层、所述N型GaN层、所述多量子阱发光层、所述P型半导体层、所述电流扩展层和所述第一电极层依次堆叠。
可选的，所述N型GaN层与所述多量子阱发光层相连的一侧还与第二电极层相连。
可选的，所述LED结构还包括：
钝化层，所述钝化层将所述N型GaN层、所述多量子阱发光层、所述P型半导体层、所述电流扩展层、所述第一电极层和所述第二电极层包覆在内。
可选的，所述LED结构还包括：
导电金属层，所述导电金属层穿射所述钝化层与所述第二电极层和/或第一电极层与连接。
可选的，所述第一电极层与正电极相连。
可选的，所述LED结构至少包括：第一LED结构和第二LED结构，所述第一LED结构和第二LED结构还通过所述N型GaN层和ITO层相连。
可选的，所述第二电极层与负电极相连。
可选的，所述ITO层的厚度为30纳米至3微米。
本发明通过在N型GaN上形成ITO层，当ITO层通以和负电极相同的电压，可以来改变电子空穴的复合路径，进而解决LED结构中心电场线较弱的问题，使LED结构中心的电子空穴对复合几率增大，达到提升发光效率，减小LED结构中心亮度和四周亮度差异的效果。
附图说明
图1是本发明实施例一中的LED结构的制备方法的流程图；
图2是本发明实施例一中的LED结构的制备方法的流程图；
图3是本发明实施例二中的LED结构的示意图；
图4是本发明实施例二中的LED结构的示意图；
图5是本发明实施例二中的LED结构的示意图；
图6是本发明实施例二中的LED结构的示意图；
图7是本发明实施例三中的LED结构的示意图；
图8是本发明实施例三中的LED结构的示意图；
图9是本发明实施例三中的LED结构的示意图；
图10是本发明实施例三中的LED结构的示意图；
图11(a)是本发明实施例三中的LED结构的示意图；
图11(b)是本发明实施例三中的LED结构的示意图；
图11(c)是本发明实施例三中的LED结构的示意图；
图12是本发明实施例三中的LED结构的示意图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对发明的限定。另外还需要说明的是，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
此外，术语“第一”、“第二”等可在本文中用于描述各种方向、动作、步骤或元件等，但这些方向、动作、步骤或元件不受这些术语限制。这些术语仅用于将第一个方向、动作、步骤或元件与另一个方向、动作、步骤或元件区分。举例来说，在不脱离本发明的范围的情况下，可以将第一电极层为第二电极层，且类似地，可将第二电极层称为第一电极层。第一电极层和第二电极层两者都是电极，但其不是同一电极。术语“第一”、“第二”等而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。需要说明的是，当一个部被认为是“连接”到另一个部，它可以是直接连接到另一个部或者可能同时存在居中部。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述，只是为了说明的目的，并不表示是唯一的实施方式。
在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理，但是其中的许多步骤可以被并行地、并发地或者同时实施。此外，各步骤的顺序可以被重新安排。当其操作完成时处理可以被终止，但是还可以具有未包括在附图中的附加步骤。
实施例一
图1为本发明实施例一提供的LED结构的制备方法的流程图，具体包括如下步骤：
步骤110、剥离LED芯片的衬底和缓冲层以暴露N型GaN，所述LED芯片包括N型GaN。
本步骤中，LED芯片的N型材料为GaN，剥离LED芯片的衬底和缓冲层的方法包括激光剥离法、研磨剥离法等。
步骤120、在所述N型GaN上形成ITO层。
本步骤中，在已经暴露N型GaN的LED芯片上制备ITO，其中制备ITO的方法包括喷涂法、蒸发法、溅射法等，优选的制备ITO的方法为溅射法，具体的，溅射法为磁控溅射法。ITO层为30纳米至3微米，优选的，ITO层的厚度为100nm至1微米。
在替代实施例中，参见图2，所述剥离LED芯片的衬底以暴露N型GaN之前，还包括：
步骤111、对GaN基外延片进行刻蚀，以暴露部分N型半导体层，所述GaN基外延片包括，P型半导体层、多量子阱发光层、N型半导体层、缓冲层和衬底，所述P型半导体层、所述多量子阱发光层、所述N型半导体层、所述缓冲层和所述衬底依次堆叠，所述N型半导体层的材料为N型GaN。
本步骤中，根据预设的MESA图形对GaN基外延片进行刻蚀，其中，从P型半导体层和多量子阱发光层进行刻蚀，将部分P型半导体层和多量子阱发光层刻穿以暴露N型半导体层。本替代实施例中，P型半导体层的材料为P型GaN；多量子阱发光层的材料为InGaN和/或GaN。
步骤112、在P型半导体上形成电流扩展层。
本步骤中，形成电流扩展层的方法包括：溅射法、蒸发法等，其中，电流扩展层的材料包括ITO、IZO等。在其他实施例中步骤112也可以设置在步骤111之前。
步骤113、在被暴露的部分所述N型半导体层和电流扩展层的预设位置上形成电极。
本步骤中，形成电极的方法包括：溅射法、蒸发法等，其中，电极的材料包括：Ti、Al、Au、Cr、Pt、Ni的其中一种或多种组成，示例性的，电极材料可以是依次堆叠的Ti、Al、Ti、Au，在一些实施例中在多种材料堆叠之后还进行后处理以形成复合电极。在其他实施例中电极材料可以是依次堆叠的Cr、Pt、Au；Ti、Al、Ni、Au；或Cr、Ni、Au，此处不作限制。
步骤114、在所述电流扩展层、被暴露的部分所述N型半导体层和电极上形成钝化层。
本步骤中，形成钝化层的方法包括：溅射法、蒸发法、溶胶凝胶法等，其中，钝化层的材料包括SiO2、SiN的其中一种或多种。
步骤115、对钝化层上的第一预设区域进行刻蚀处理以暴露部分电极。
本步骤中，暴露的部分电极可以是单个电极的一部分，还可以是所有电极的其中几个，本实施例对此不作限定。
步骤116、在所述钝化层上的第二预设区域形成导电金属层，以获得LED芯片，所述导电金属层还与所述部分电极相连。
本步骤中，形成导电金属层的方法包括：溅射法、蒸发法等，其中导电金属层的材料包括In、Al、Au的一种或多种。其中与各电极相连的导电金属层相互独立，第二预设区域至少包括第一预设区域，即第二区域同时包括暴露的部分电极所在的区域。
本发明通过在N型GaN上形成ITO层，可以解决LED结构中心电场线较弱的问题，达到使LED结构中心的电子空穴对复合几率增大，提升发光效率，减小LED结构中心亮度和四周亮度差异，增强阴极导电性的效果。
实施例二
图3为本发明实施例二提供的一种LED结构示意图。
LED结构的制备方法具体为：
步骤A210、在GaN基外延片上沉积电流扩展层5，所述GaN基外延片包括，P型半导体层4、多量子阱发光层3、N型半导体层2、缓冲层和衬底，所述P型半导体层4、所述多量子阱发光层3、所述N型半导体层2、所述缓冲层和所述衬底依次堆叠。
步骤A220、在电流扩展层5上沉积第一电极层6。
步骤A230、在沉积完成后通过激光剥离法和研磨剥离法剥离GaN基外延片上衬底和缓冲层以暴露N型GaN层2；
步骤A240、在N型GaN层2上沉积形成ITO层1。
通过上述步骤形成的LED结构包括：ITO层1、N型GaN层2、多量子阱发光层3、P型半导体层4、电流扩展层5和第一电极层6，所述ITO层1、所述N型GaN层2、所述多量子阱发光层3、所述P型半导体层4、所述电流扩展层5和所述第一电极层6依次堆叠。
其中，所述ITO层1的厚度为30纳米至3微米。多量子阱发光层3的材料为InGaN和/或GaN。P型半导体层4的材料为P型GaN。电流扩展层5的材料包括ITO、IZO等。电极层的材料包括：Ti、Al、Au、Cr、Pt、Ni的其中一种或多种组成，示例性的，电极层材料可以是依次堆叠的Ti、Al、Ti、Au，在一些实施例中在多种材料堆叠之后还进行后处理以形成复合电极。在其他实施例中电极层的材料可以是依次堆叠的Cr、Pt、Au；Ti、Al、Ni、Au；或Cr、Ni、Au，此处不作限制。
第一电极层6与正电极相连，N型GaN层2与负电极相连。
替代实施例中，参见图4，图4为本替代实施例提供的一种LED结构示意图，本替代实施例的LED结构的制备方法为，在步骤A210之后还包括：
步骤A211、对步骤A210所得的结构进行刻蚀，以暴露部分N型GaN层2。
本步骤中，根据预设的MESA图形对步骤A210所得的结构进行刻蚀，其中，从P型半导体层4和多量子阱发光层3进行刻蚀，将部分电流扩展层5、P型半导体层4和多量子阱发光层3刻穿以暴露N型GaN层2。
本步骤中刻蚀的区域可以是步骤A210所得的结构的边缘，也可以是步骤A210所得的结构的任意位置，本替代实施例中，刻蚀的区域优选为步骤A210所得的结构的边缘。
步骤A212、在被暴露的部分所述N型GaN层2和的预设位置上形成第二电极层7。
本步骤中，形成电极的方法包括：溅射法、蒸发法等。本步骤A212还可以与步骤A220同时进行，本替代实施例对此不作限制。
通过上述步骤形成的LED结构的所述N型GaN层2与所述多量子阱发光层3相连的同一侧还与第二电极层7相连。所述N型GaN层2通过第二电极层7与负电极相连。
又一替代实施例中，参见图5，图5为本替代实施例提供的一种LED结构示意图，本替代实施例的LED结构的制备方法为，在步骤A212之后还包括：
步骤A213、在所述电流扩展层5、被暴露的部分所述N型GaN层2和第一电极层6、第二电极层7上形成钝化层。
通过上述步骤形成的LED结构还包括：钝化层8，所述钝化层8将所述N型GaN层2、所述多量子阱发光层3、所述P型半导体层4、所述电流扩展层5、所述第一电极层6和所述第二电极层7包覆在内，其中，钝化层8的材料包括SiO2、SiN的其中一种或多种。
又一替代实施例中，参见图6，图6为本替代实施例提供的一种LED结构示意图，本替代实施例的LED结构的制备方法为，在步骤A213之后还包括：
步骤A214、对钝化层8上的第一预设区域进行刻蚀处理以暴露第一电极层6和/或第二电极层7。
示例性的，可以单独使第一电极层6暴露，还可以同时使第一电极层6和第二电极层7暴露。
步骤A215、在所述钝化层8上的第二预设区域形成导电金属层9，所述导电金属层9还与第一电极层6和/或第二电极层7相连。
本步骤中，形成导电金属层9的方法包括：溅射法、蒸发法等，其中与各电极相连的导电金属层相互独立，第二预设区域至少包括第一预设区域，即第二区域同时包括暴露的一电极层6和/或第二电极层7所在的区域。
通过上述步骤形成的LED结构还包括：导电金属层9，所述导电金属层9穿射所述钝化层8与所述第二电极层7和/或第一电极层与连接。导电金属层9的材料包括In、Al、Au的一种或多种。若所述导电金属层9穿射所述钝化层8与所述第二电极层7和第一电极层与连接，与第二电极层7和第一电极层相连的金属导电层相互独立，不发生粘连。在其他实施例中，导电金属层9可以只与第一电极层相连，此处不作限制。
本发明的LED结构的N型GaN还与ITO层1连接，当ITO层1通以和负电极相同的电压，可以来改变电子空穴的复合路径，进而解决LED结构中心电场线较弱的问题，达到使LED结构中心的电子空穴对复合几率增大，提升发光效率，减小LED结构中心亮度和四周亮度差异，增强阴极导电性的效果。
实施例三
图7为本发明实施例三提供LED结构的示意图，本实施例中的LED结构的制备方法具体包括：
步骤B310、在的GaN基外延片上沉积电流扩展层5，所述GaN基外延片包括，P型半导体层4、多量子阱发光层3、N型半导体层2、缓冲层和衬底，所述P型半导体层4、所述多量子阱发光层3、所述N型半导体层2、所述缓冲层和所述衬底依次堆叠。
参见图11(a)，本步骤所得的结构为衬底、缓冲层、所述N型GaN层2、所述多量子阱发光层3、所述P型半导体层4和所述电流扩展层5依次堆叠的结构。
步骤B320、对步骤B210所得的结构进行刻蚀，以暴露部分N型GaN层2。
本步骤中，根据预设的MESA图形对步骤B210所得的结构进行刻蚀，其中，从P型半导体层4和多量子阱发光层3进行刻蚀，将部分电流扩展层5、P型半导体层4和多量子阱发光层3刻穿以暴露N型GaN层2。
本步骤中MESA图形中对应被刻蚀的区域至少为三个，其中被刻蚀的区域包括至少两个步骤B210所得的结构的边缘，和至少两个步骤B210所得的结构除边缘以外的任意位置。
参见图11(b)，本步骤所得的结构具体为步骤B210所得的结构上进一步包括从电流扩展层5贯穿至N型GaN层2的至少一个凹槽201。
步骤B330、在被暴露的部分所述N型GaN层2和的预设位置上形成第二电极层7和第三电极73。
参见图11(c)，本步骤中，第三电极73位于步骤B220所得结构的凹槽201内。
步骤B340、在电流扩展层5上沉积第一电极层6。
其中，步骤B330和步骤B340形成的第二电极层7、第三电极73和第一电极层6的材料可以相同，也可以同时进行制备，本实施例对此不作限定。
步骤B350、在所述电流扩展层5、被暴露的部分所述N型GaN层2、第一电极层6、第二电极层7和第三电极层73上形成钝化层8。
步骤B360、对钝化层8上的第一预设区域进行刻蚀处理以暴露第一电极层6和第二电极层7。
步骤B370、在所述钝化层8上的第二预设区域形成导电金属层9，所述导电金属层9还与第一电极层6和第二电极层7相连。
本步骤中，形成导电金属层9的方法包括：溅射法、蒸发法等，其中与各电极相连的导电金属层相互独立，第二预设区域至少包括第一预设区域，即第二区域同时包括暴露的一电极层6和/或第二电极层7所在的区域。
步骤B380、在沉积完成后通过激光剥离法和研磨剥离法剥离GaN基外延片上衬底和缓冲层以暴露N型GaN层2。
步骤B390、在N型GaN层2上沉积形成ITO层1。
在经过步骤B320之后所得的LED结构被步骤B320形成的凹槽201至少划分为：第一LED结构101和第二LED结构102，其中，所述第一LED结构101和第二LED结构102还通过所述N型GaN层2和ITO层1相连。
其中，LED结构具体包括：ITO层1、N型GaN层2、多量子阱发光层3、P型半导体层4、电流扩展层5、第一电极层6、第二电极层7、钝化层8和导电金属层9。
所述ITO层1、所述N型GaN层2、所述多量子阱发光层3、所述P型半导体层4、所述电流扩展层5和所述第一电极层6依次堆叠。
第一电极层6与正电极相连，所述N型GaN层2与所述多量子阱发光层3相连的一侧还与第二电极层7相连。所述N型GaN层2通过第二电极层7与负电极相连。
钝化层8，所述钝化层8将所述N型GaN层2、所述多量子阱发光层3、所述P型半导体层4、所述电流扩展层5、所述第一电极层6和所述第二电极层7包覆在内。
导电金属层9，所述导电金属层9穿射所述钝化层8与所述第二电极层7和第一电极层与连接。
示例性的，上述步骤B390所得的LED结构参见图7，当第一LED结构101和第二LED结构102的第二电极层均与穿射钝化层8的导电金属层9相连时，第一LED结构101和第二LED结构102通过所述N型GaN层2和ITO层1相连之外，第一LED结构101和第二LED结构102之间还包括一个第三电极层73，其中，N型GaN层2与所述多量子阱发光层3相连的一侧还与第三电极层73相连，N型GaN层2还通过第三电极层73与负电极相连，且第三电极层73被钝化层8包覆在内。
替代实施例中，上述步骤B330还可以替换为，在被暴露的部分所述N型GaN层2和的预设位置上形成第二电极层7，那么上述步骤B390所得的LED结构参见图8，当第一LED结构101和第二LED结构102的第二电极层均与穿射钝化层8的导电金属层9相连时，第一LED结构101和第二LED结构102通过所述N型GaN层2和ITO层1相连之外，第一LED结构101和第二LED结构102之间还填充有钝化层8。
替代实施例中，步骤B360还可以替换为：对钝化层8上的第一预设区域进行刻蚀处理以暴露第一电极层6、第二电极层7和第三电极层73；步骤B370还可以替换为：在所述钝化层8上的第二预设区域形成导电金属层9，所述导电金属层9还与第一电极层6、第二电极层7和/或第三电极层73相连。
那么上述步骤B390所得的LED结构参见图9，导电金属层9还穿射所述钝化层8与所述第三电极层73相连。且与第一电极层6、第二电极层7和第三电极层73连接的导电金属层9相互独立，不发生粘连。
替代实施例中，第二电极层7进一步包括第四电极层71和第五电极层72，步骤B360还可以替换为：对钝化层8上的第一预设区域进行刻蚀处理后，暴露的区域为第一电极层6、第四电极层71；步骤B370还可以替换为：在所述钝化层8上的第二预设区域形成导电金属层9，所述导电金属层9还与第一电极层6、第四电极层71相连。那么上述步骤B390所得的LED结构参见图10，第四电极层71与穿射钝化层8的导电金属层9相连，第四电极层71通过导电金属层9与负电极相连；第五电极层72钝化层8包覆在内，所述第五电极沿N型GaN层2贯穿所述LED结构，第五电极层72直接与负电极相连。其中，第四电极层71和第一电极层相连的金属导电层相互独立，不发生粘连。当第一LED结构101包括第四电极层71，当第二LED结构102包括第五电极层72时，第一LED结构101和第二LED结构102通过所述N型GaN层2和ITO层1相连之外，第一LED结构101和第二LED结构102之间还包括一个第三电极层73，其中，N型GaN层2与所述多量子阱发光层3相连的一侧还与第三电极层73相连，N型GaN层2还通过第三电极层73与负电极相连，且第三电极层73被钝化层8包覆在内。
在替代实施例中，参见图12，当步骤B320中形成的凹槽为多个时，步骤B390所得的LED结构被步骤B320形成的多个凹槽至少划分为：多个第一LED结构101和多个第二LED结构102，其中第一LED结构101和第二LED结构102之间还包括第三电极层73和/或钝化层，其中，N型GaN层2与所述多量子阱发光层3相连的一侧还与第三电极层73和/或钝化层相连，N型GaN层2还通过第三电极层73和/或钝化层与负电极相连，且第三电极层73被钝化层包覆在内，并且多个第一LED结构101和多个第二LED结构102之间的多个第三电极层73和/或钝化层相互连接，多个第三电极层73和/或钝化层相互连接之后将第一LED结构101和/或第二LED结构102环绕其中。在其他实施例中，LED结构还包括过孔，用于与第一电极层相连，此处不作限制。
本发明的LED结构的N型GaN还与ITO层1连接，当ITO层1通以和负电极相同的电压，可以来改变电子空穴的复合路径，进而解决LED结构中心电场线较弱的问题，达到使LED结构中心的电子空穴对复合几率增大，提升发光效率，减小LED结构中心亮度和四周亮度差异，增强阴极导电性的效果。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种LED结构的制备方法，其特征在于，包括：
剥离LED芯片的衬底和缓冲层以暴露N型GaN；
在所述N型GaN上形成ITO层。
2.根据权利要求1所述的LED结构的制备方法，其特征在于，所述剥离LED芯片的衬底以暴露N型GaN之前，还包括：
对所述GaN基外延片进行刻蚀，以暴露部分N型半导体层，所述GaN基外延片包括，P型半导体层、多量子阱发光层、N型半导体层、缓冲层和衬底，所述P型半导体层、所述多量子阱发光层、所述N型半导体层、所述缓冲层和所述衬底依次堆叠，所述N型半导体层的材料为N型GaN；
在所述P型半导体上形成电流扩展层；
在被暴露的部分所述N型半导体层和所述电流扩展层的预设位置上形成电极；
在所述电流扩展层、被暴露的部分所述N型半导体层和电极上形成钝化层；
对所述钝化层上的第一预设区域进行刻蚀处理以暴露部分电极；
在所述钝化层上的第二预设区域形成导电金属层，以获得LED芯片，所述导电金属层还与所述部分电极相连。
3.一种LED结构，其特征在于，包括：
ITO层、N型GaN层、多量子阱发光层、P型半导体层、电流扩展层和第一电极层，所述ITO层、所述N型GaN层、所述多量子阱发光层、所述P型半导体层、所述电流扩展层和所述第一电极层依次堆叠。
4.根据权利要求3所述的LED结构，其特征在于，所述N型GaN层与所述多量子阱发光层相连的一侧还与第二电极层相连。
5.根据权利要求4所述的LED结构，其特征在于，所述LED结构还包括：
钝化层，所述钝化层将所述N型GaN层、所述多量子阱发光层、所述P型半导体层、所述电流扩展层、所述第一电极层和所述第二电极层包覆在内。
6.根据权利要求5所述的LED结构，其特征在于，所述LED结构还包括：
导电金属层，所述导电金属层穿射所述钝化层与所述第二电极层和/或所述第一电极层与连接。
7.根据权利要求3所述的LED结构，其特征在于，所述第一电极层与正电极相连。
8.根据权利要求5所述的LED结构，其特征在于，所述LED结构至少包括：第一LED结构和第二LED结构，所述第一LED结构和所述第二LED结构还通过所述N型GaN层和ITO层相连。
9.根据权利要求4所述的LED结构，其特征在于，所述第二电极层与负电极相连。
10.根据权利要求3所述的LED结构，其特征在于，所述ITO层的厚度为30纳米至3微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910900471.0A CN110491979A (zh) | 2019-09-23 | 2019-09-23 | Led结构的制备方法及led结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910900471.0A CN110491979A (zh) | 2019-09-23 | 2019-09-23 | Led结构的制备方法及led结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110491979A true CN110491979A (zh) | 2019-11-22 |
Family
ID=68557467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910900471.0A Pending CN110491979A (zh) | 2019-09-23 | 2019-09-23 | Led结构的制备方法及led结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110491979A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030003613A1 (en) * | 2001-06-27 | 2003-01-02 | Min-Hsun Hsieh | Light emitting diode having a transparent substrate and a method for manufacturing the same |
| US20040061101A1 (en) * | 2001-01-31 | 2004-04-01 | Nobuhiko Noto | Light emitting device |
| JP2004146541A (ja) * | 2002-10-23 | 2004-05-20 | Shin Etsu Handotai Co Ltd | 発光素子及び発光素子の製造方法 |
| US20050040212A1 (en) * | 2003-08-23 | 2005-02-24 | Kuang-Neng Yang | Method for manufacturing nitride light-emitting device |
| CN101366121A (zh) * | 2004-04-28 | 2009-02-11 | 沃提科尔公司 | 垂直结构半导体器件 |
| JP2012044231A (ja) * | 2011-11-30 | 2012-03-01 | Toshiba Corp | 半導体発光素子 |
| JP2014183090A (ja) * | 2013-03-18 | 2014-09-29 | Oki Electric Ind Co Ltd | 透明電極構造、窒化物半導体発光ダイオード、及び透明電極成膜方法 |
| CN210379102U (zh) * | 2019-09-23 | 2020-04-21 | 深圳市思坦科技有限公司 | Led结构 |
-
2019
- 2019-09-23 CN CN201910900471.0A patent/CN110491979A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040061101A1 (en) * | 2001-01-31 | 2004-04-01 | Nobuhiko Noto | Light emitting device |
| US20030003613A1 (en) * | 2001-06-27 | 2003-01-02 | Min-Hsun Hsieh | Light emitting diode having a transparent substrate and a method for manufacturing the same |
| JP2004146541A (ja) * | 2002-10-23 | 2004-05-20 | Shin Etsu Handotai Co Ltd | 発光素子及び発光素子の製造方法 |
| US20050040212A1 (en) * | 2003-08-23 | 2005-02-24 | Kuang-Neng Yang | Method for manufacturing nitride light-emitting device |
| CN101366121A (zh) * | 2004-04-28 | 2009-02-11 | 沃提科尔公司 | 垂直结构半导体器件 |
| JP2012044231A (ja) * | 2011-11-30 | 2012-03-01 | Toshiba Corp | 半導体発光素子 |
| JP2014183090A (ja) * | 2013-03-18 | 2014-09-29 | Oki Electric Ind Co Ltd | 透明電極構造、窒化物半導体発光ダイオード、及び透明電極成膜方法 |
| CN210379102U (zh) * | 2019-09-23 | 2020-04-21 | 深圳市思坦科技有限公司 | Led结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103730556B (zh) | 发光二极管芯片及其制作方法 | |
| CN106784173B (zh) | 具有电容结构的led芯片及其制备方法 | |
| CN107768396B (zh) | 铝铜合金电极结构和桥接结构的高压二极管及其制备方法 | |
| CN108470809A (zh) | 具有透明导电层复合膜组的led芯片及其制作方法 | |
| CN100454587C (zh) | 发光装置及其制作方法 | |
| CN104037294B (zh) | GaN基发光二极管及其制作方法 | |
| CN105720155B (zh) | 一种发光二极管led及其制作方法 | |
| CN110212069A (zh) | 发光二极管芯片及其制作方法 | |
| CN104993031B (zh) | 高压倒装led芯片及其制造方法 | |
| CN109728140A (zh) | 一种高压倒装led芯片及其形成方法 | |
| CN210379102U (zh) | Led结构 | |
| CN110491979A (zh) | Led结构的制备方法及led结构 | |
| JP2000315819A (ja) | 半導体発光素子の製法 | |
| JP3934730B2 (ja) | 半導体発光素子 | |
| TWI505502B (zh) | 發光二極體及其製造方法 | |
| CN216288506U (zh) | 白光器件及显示设备 | |
| CN108336210A (zh) | 高电压led光源及其制作方法 | |
| CN104143598A (zh) | 一种无衬底led芯片的电极结构 | |
| KR101521574B1 (ko) | 반도체 발광소자를 제조하는 방법 | |
| KR101199494B1 (ko) | 반도체 발광소자 | |
| KR101087970B1 (ko) | 반도체 발광소자 | |
| JP5772213B2 (ja) | 発光素子 | |
| CN101859817A (zh) | 氮化镓系发光二极管的制造方法 | |
| KR20100094651A (ko) | 질화물계 발광소자 | |
| JP4032752B2 (ja) | 複合発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |