CN110476356A - 基于adc的接收器 - Google Patents

基于adc的接收器 Download PDF

Info

Publication number
CN110476356A
CN110476356A CN201880022471.9A CN201880022471A CN110476356A CN 110476356 A CN110476356 A CN 110476356A CN 201880022471 A CN201880022471 A CN 201880022471A CN 110476356 A CN110476356 A CN 110476356A
Authority
CN
China
Prior art keywords
signal
adc
agc
ctle
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880022471.9A
Other languages
English (en)
Other versions
CN110476356B (zh
Inventor
张洪涛
Y·法兰斯
G·张
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN110476356A publication Critical patent/CN110476356A/zh
Application granted granted Critical
Publication of CN110476356B publication Critical patent/CN110476356B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/182—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the reference levels of the analogue/digital converter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/063—Setting decision thresholds using feedback techniques only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4927—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using levels matched to the quantisation levels of the channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2203/00—Indexing scheme relating to line transmission systems
    • H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
    • H04B2203/5404—Methods of transmitting or receiving signals via power distribution lines
    • H04B2203/5425—Methods of transmitting or receiving signals via power distribution lines improving S/N by matching impedance, noise reduction, gain control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/03—PAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Circuits Of Receivers In General (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种接收器(100)，包括自动增益控制器(AGC)(104)、模数转换器(ADC)(106)和适配单元(110)，AGC被配置为接收模拟信号；ADC被配置为接收来自AGC(104)的输出并输出数字化信号，其中数字化信号的最高有效位对应于限幅数据(111)，并且数字化信号的最低有效位对应于误差信号(109)；适配单元被配置为至少部分地基于数字化信号来控制AGC(104)、ADC(106)或同时控制AGC(104)和ADC(106)，以实现期望的数据数字化和数据限幅。

Description

基于ADC的接收器
技术领域
本发明公开涉及集成电路器件(IC)。更具体来讲，下面的说明涉及一种用于低损耗链路的接收器架构。
背景技术
高速数字IC用于串行器/解串器(SerDes)系统。如今的高速SerDes系统需要使用均衡器来确保系统中的信号完整性。在这些系统中，在发送器电路和接收器电路之间存在有损信道，并在高数据速率下，接收的数据流严重失真且在使用之前需要重建(例如，均衡)。在将比特流传入和传出信道期间，由于信道的有损特性，信号中快速交替的零和一信号在接收器处未达到其完全稳态值。这会导致输出数据流比输入数据更加失真。因此，需要重建或均衡数据以使接收的数据变得可用。
基于模数转换器(ADC)的高速串行链路接收器提供了通过数字信号处理(DSP)来应用先进信号均衡技术的机会，因此，通过有损信道可实现高数据速率的可靠通信。由于大多数背板信道在28GHz处具有过多的损耗，所以具有四个幅度电平(“PAM-4”)信号方案的脉冲幅度调制适用于超过56Gbps的数据速率。PAM-4信号是信号调制的一种形式，其中消息信息以一系列信号脉冲的幅度进行编码。在一些情况下，基于ADC的PAM4接收器可很好地适用于各种系统的50+Gbps串行数据通信，应用范围从短距应用(例如，晶片到晶片)到长距应用(例如，通过背板)。
在一些情况下，为了降低量化噪声并改善串行链路误码率BER，波特率ADC需要一定的分辨率(位数)。目前，所有可用的SerDes ADC都使用固定分辨率(固定位数)。例如，可使用6位到8位分辨率来处理长距离信道。
在某些应用中，可使ADC的分辨率更高。然而，更高的ADC分辨率会带来严重的功率效率损失，这是因为ADC本身及其DSP将需要消耗更多的功率。当接收器用于短距或中距应用时，且当其中单独的有限脉冲响应和模拟均衡器足以恢复数据眼图时，这可能是不合理的。
发明内容
一种接收器，包括自动增益控制器AGC、模数转换器ADC和适配单元，AGC被配置为接收模拟信号；ADC被配置为接收来自AGC的输出并输出数字化信号，其中数字化信号的最高有效位对应于限幅数据，并且数字化信号的最低有效位对应于误差信号；适配单元被配置为至少部分地基于数字化信号来控制AGC、ADC或同时控制AGC和ADC，以实现期望的数据数字化和数据限幅。
可选地，ADC被配置为执行模数转换功能和限幅器功能。
可选地，数字化信号包括与映射函数对应的信息。
可选地，ADC和适配单元之间的操作不需要数字信号处理器(DSP)。
可选地，ADC包括适配逻辑表。
可选地，接收器还包括与ADC 106耦合的数字信号处理器(DSP)，其中DSP被配置为在接收器执行长距应用的处理时接通并在接收器执行短距应用的处理时关闭。
可选地，适配单元包括AGC适配表，AGC适配表被配置为提供用于确定AGC控制信号的值以控制AGC。
可选地，接收器还包括连续时间线性均衡器CTLE，CTLE被配置为提供模拟信号，其中适配单元包括CTLE适配表，CTLE适配表被配置为提供用于确定CTLE控制信号的值以控制CTLE。
可选地，适配单元被配置为提供用于控制ADC的Vref信号；其中适配单元被配置为在与AGC代码相关的恢复数据处于最大值且AGC投票增加的情况下减小Vref信号；并且适配单元被配置为在与AGC代码相关的恢复数据处于最小值且AGC投票减少的情况下增大Vref信号。
可选地，接收器还包括连续时间线性均衡器CTLE，CTLE被配置为提供模拟信号，其中适配单元被配置为至少部分地基于误差信号来调整CTLE的参数。
可选地，适配单元被配置为至少部分地基于误差信号来调整AGC的参数。
可选地，输入信号是PAM-N信号，ADC包括X位ADC，并且X等于log2(2*N)。
可选地，输入信号是PAM-2信号或PAM-4信号。
可选地，接收器是短距系统的一部分或被配置为与短距系统一起操作。
可选地，接收器还包括连续时间线性均衡器CTLE，CTLE被配置为提供模拟信号。
一种由接收器执行的方法，包括：基于模拟信号来由自动增益控制器AGC提供输出；基于来自AGC的输出来由模数转换器ADC提供数字化信号，其中数字化信号的最高有效位对应于限幅数据，数字化信号的最低有效位对应于误差信号；以及至少部分地基于数字化信号来控制AGC、ADC或同时控制AGC和ADC，以实现期望的数据数字化和数据限幅，其中控制动作由适配单元执行。
可选地，方法还包括由ADC执行限幅器功能。
可选地，方法还包括由适配单元提供用于控制ADC的Vref信号；其中提供Vref信号的动作包括在与AGC代码相关的恢复数据处于最大值且AGC投票增加的情况下减小Vref信号或在与AGC代码相关的恢复数据处于最小值且AGC投票减少的情况下增大Vref信号。
可选地，由连续时间线性均衡器CTLE提供模拟信号，并且该方法还包括：使用AGC适配表来确定AGC控制信号以控制AGC；和/或使用CTLE适配表来确定CTLE控制信号以控制CTLE。
可选地，数字化信号包括与映射函数对应的信息。
将在具体实施方式中描述其他特征、优势和/或实施例。
附图说明
图1示出了不需要数字信号处理器的接收器。
图2示出了需要数字信号处理器的另一个接收器。
图3示出了模数转换器的满量程范围和各种输入幅度的ADC输出代码的一个示例。
图4示出了将ADC代码映射至恢复数据和误差数据的映射表的一个示例。
图5示出了AGC适配表的一个示例和CTLE适配表的一个示例。
图6示出了由图1中接收器执行的方法。
图7是示出集成电路的一个示例性架构的框图。
具体实施方式
以下参考附图描述各种示例。应该指出，这些附图只是为了便于描述示例性结构和方法。它们不旨在作为对要求保护的发明的详尽描述或作为对要求保护的发明的范围的限制。另外，所示示例不需要具有所示的所有方面或优点。结合特定示例描述的方面或优点不一定限于该示例，并且可以在任何其他示例中实施，即使没有如此示出或者如果没有如此明确地描述。
本发明说明了一种新型接收器。该接收器实现了基于ADC的SerDes接收器，以显著地降低功耗，同时实现短距到中距的应用范围。相比之下，基于模拟的SerDes接收器将仍需要16-28个高速限幅器而不顾信道损耗，因此对于短距应用或中距应用而言，其功耗无法得到大幅缩小。
在本发明所述的一个实施例中，接收器使用不具有数字信号处理器的低分辨率模数转换器ADC，以显著地提高接收器的功率效率。另外，在本发明的接收器中，将模数转换器直接与ADC中的数据恢复和误差信号生成合并。这可用于PAM-4信号发送，使得ADC输出的位数可减少到3。这消除了在接收器中使用数字信号处理器DSP以实现期望的数据均衡和数据限幅的需要。另外，本发明的接收器实现了用于连续时间线性均衡和自动增益控制均衡环路的适配。均衡循环的算法确定在ADC再次处理样本之前在下一轮中所要调整的模拟增益和模拟均衡的量。这个过程不需要使用DSP来执行，这与在接收器中使用DSP的系统相比，可节省大量功率。
根据一些实施例，ADC是决策型ADC，其将模数转换功能与限幅器功能相结合。
本发明的接收器可应用于多个应用，比如从晶片到晶片的通信、来自光学链路或光学会话的通信，这是因为这些情况中的损耗非常小。此外，基于ADC需要多少位数，接收器可应用于支持不同类型的协议。在一些情况下，本发明的接收器可被配置为支持PAM-4信号发送，使得ADC的操作所需的位数可减少到3。在其他实施例中，接收器可支持PAM-M信号发送系统，其中包括M＝2的情况(即不归零(NRZ)信号发送系统)。
图1示出了接收器100。接收器100包括连续时间线性均衡器(“CTLE”)102、模拟增益控制器(“AGC”)104和模数转换器(“ADC”)106。接收器100可用FPGA、ASIC或用于以高串行数据速率进行数据通信的任何其他集成电路来实现，比如高于10千兆位/秒(“Gbit/s”)的数据速率，更优选高于30Gbit/s的数据速率，甚至更优选高于50Gbit/s的数据速率。接收器100可用作SerDes的一部分，其中接收器100输出的串行数据随后被转换成并行数据。为了清楚起见，以下描述集中于恢复由接收器100输出的串行数据流，因此没有描述关于将这种串行数据转换成并行数据的已知细节。
CTLE 102被配置为对输入信号101进行预滤波或预均衡以提供模拟信号。在一些情况下，CTLE 102被配置为均衡发射器和信道的组合特性，并去除接收信号采样点处的码间干扰(ISI)。另外，在一些实施例中，CTLE 102可以是线性滤波器，并被配置为衰减低频信号部分、放大奈奎斯特频率附近的部分并滤除较高的频率。可调整CTLE增益以优化低频衰减与高频放大的比率。
AGC 104被配置为放大来自CTLE 102的模拟信号以提供放大的信号。在所示实施例中，AGC 104被配置为在没有任何用户操纵的情况下自动改变增益，从而控制信号的幅度。AGC 104用于将信号幅度拟合到ADC的动态范围。在一些实施例中，AGC最初可在“唤醒”(例如，开始增益控制)时将模拟增益信号建立至最大增益值以达到期望的灵敏度水平。如果当ADC 106试图检测信号的存在时模拟增益不处于最大水平，则可能因为信号是短脉冲数据而会丢失一些接收信号。因此，重要的是以最大增益进行唤醒，而不是从中等增益来开始增益控制。AGC算法可依赖于感兴趣的信号的功率电平和该信号的信噪比。
AGC 106被配置为将来自AGC 104的模拟信号转换为数字样本。在所示实施例中，ADC 106被配置为将模拟(连续可变)信号转换为数字(多级)信号而不改变其基本内容。在一些情况下，通过调制连续传输信号并通过放大信号强度来发送模拟信息，以便添加或删减数据。到ADC 106的输入可包括可在理论上无限多的值之间变化的电压。然而，ADC 106的输出具有限定的电平或电态。最简单的数字化信号仅具有两种状态(例如，二进制)。数字化信号以比模拟信号更有效的方式进行传输，这是因为明确限定的数字脉冲比电路更容易区分噪声。
在所示实施例中，ADC 106被配置为提供具有关于恢复数据111和误差信号109的信息的数字化信号。尽管恢复数据111和误差信号109在图中被示为两个输出，但在一些实施例中，恢复数据111和误差信号109可组合成单个输出。另外，在所示实施例中，来自ADC106的数字化信号可以是基于信号生成方案生成的ADC代码，其中ADC代码中恢复数据和误差信号被组合以形成ADC代码的一部分。例如，ADC 106输出的数字化信号中的ADC代码可包括多个位，其中ADC代码中的一个或多个位与恢复数据相关，且ADC代码中的一个或多个其他位与误差信号相关。
适配单元110耦合至CTLE 102、AGC 104和ADC 106。适配单元110被配置为基于来自ADC 106的数字化信号来提供CTLE控制信号103以控制CTLE 102、提供AGC控制信号105以控制AGC 104、提供电压参考Vref控制信号107以控制ADC 106，或提供两个或多个以上前述信号的组合。在一些实施例中，适配单元110被配置为在正处理的信号超出范围时提供Vref控制信号以控制ADC 106。由于数字化信号包括组合或表示恢复数据和误差信号的ADC代码，所以适配单元110被配置为基于映射方案(例如，映射表)来确定恢复数据和误差信号，并使用恢复数据和误差信号来确定CTLE控制信号103和/或AGC控制信号105以分别控制CTLE 102和/或AGC 104。
在上述实施例中，接收器100被描述为具有3位ADC架构。在其他实施例中，接收器100中的ADC可具有其他数目的位架构。例如，在其他实施例中，可使用2位ADC架构。
在一些实施例中，接收器100还可选择性地包括模拟均衡器，用于提供模拟均衡功能。在一些情况下，模拟均衡器可被配置为适应地提供这种模拟均衡功能。
图2示出了另一个接收器200。接收器200包括连续时间线性均衡器(“CTLE”)202、模拟增益控制器(“AGC”)204、模数转换器(“ADC”)206和适配单元210。除了接收器200还包括数字信号处理器DSP(“DSP”)208这一点外，接收器200的配置与图1中的接收器100类似。DSP 208包括前馈均衡FFE块和判决反馈均衡(“DFE”)。DSP 208耦合至限幅器212。DSP 208和限幅器212被配置为处理数字样本，以执行均衡，为了实现所需的数据数字化和数据限幅。特别地，在使用接收器200期间，FFE用于均衡数字样本，以提供均衡的样本。然后，DFE用于接收均衡的样本，以提供再次均衡的样本。在DSP208处执行的均衡操作需要大量的处理功耗。FFE可被配置为去除前ISI和后ISI的干扰。FFE修改围绕转换的符号的幅度，同时保持发送功率恒定。在FFE处理样本之后，限幅器212然后将重新均衡的样本限幅。在一些情况下，DSP 208中的DFE被配置为将逻辑或符号判决的总和反馈给限幅器212。如图所示，限幅器212同时产生误差信号209和恢复数据211，用于输入至适配单元210。适配单元210提供CTLE控制信号203以控制CTLE 202、提供AGC控制信号205以控制AGC 204并提供VREF控制信号207以控制ADC 206。在DSP208处执行的上述均衡过程需要大量的处理功耗。
因此，比较接收器200与图1中的接收器100，可看出接收器100比接收器200更有优势。这是因为接收器100不需要任何DSP来实现所需的数据均衡化和数据限幅。相反，在图1所示的接收器100的配置中，将模数转换器直接与ADC 106中的数据恢复和误差信号生成合并。在一些实施例中，ADC 106被配置为将其输出直接提供至适配单元110。在其他实施例中，ADC 106被配置为将其输出通过不是DSP的中介部件来间接提供至适配单元110。
接收器100的优势之处还在于其可降低处理的复杂性和其部件之间的交互水平，从而增加接收器100的稳健性。另外，接收器100可支持高速数据速率，比如40Gbits/s或更大。因此，接收器100可用于高速串行链路，包括在比传统的基于模拟的接收器更具挑战性的SerDes信道应用中。
另外，接收器100的优势之处在于其适用于长信道(例如，20-30dB+信道)和短信道。高速数字化和高速均衡消耗大量功率。在使用多少均衡和在接收器100中需要多少位ADC之间存在平衡和权衡。对于高损耗信道，可能希望有更多的ADC位来减少量化噪声，因为每个量化示例都会产生噪声。对于短距应用(短信道)，系统可使用更少的位数，这导致ADC106的功率节省。另外，在短距应用中，与长距应用相比，所涉及的干扰要少得多。这导致更少的数据处理，因此接收器100可在不使用任何DSP的情况下基于本文描述的技术来识别该位是什么。对于长距应用，ADC 106可被重新配置回高分辨率ADC。在一些实施例中，接收器100可选地还包括耦合至ADC 106的DSP，其中DSP可接通或断开。当接收器100正在执行长距应用的处理时，DSP可被接通，而当接收器100正在执行用于短距应用的处理时，DSP可被关闭。因此，灵活的架构配置可支持长距应用，同时显著降低短距应用的功率。
应注意，信道的“范围”与某些信道(传输媒体)的损耗有关，并可能意味着传输介质的长度，例如背板、PCB走线、铜缆等。在一些情况下，如在本说明书中所使用的术语“长”距或任何类似术语(例如，“长”应用)可指具有大于20dB的信道损耗(例如插入信道损耗)的信道。另外，如本说明书中使用的术语“短”距或任何类似的术语(例如，“短”应用)可指损耗低于“长”距/应用的有损耗的信道(比如，小于15dB)，比如插入信道损耗。信道“损耗”(以dB为单位)是频率的函数，因为损耗量在不同频率下是不同的。在一些实施例中，信道“损耗”可指在奈奎斯特频率处的损耗，对于PAM-N信号，该损耗可被计算为f_Nyquist(以Hz为单位)＝DR/(2*log2(N))，其中DR是数据速率(以位/秒为单位)。在其他情况下，无论信道损耗量如何，“长”距或任何类似术语可指与两个连接器相关的信道，例如用于背板、中板或电缆应用的连接器。类似地，在其他情况下，无论信道损耗量如何，“短”距或任何类似术语可指与没有连接器(例如，用于芯片到芯片的信道)或一个连接器(例如，芯片到模块)相关的信道。
另外，为了降低量化噪声并改善串行链路误码率(BER)，ADC可需要一定的分辨率(例如，位数)。例如，ADC可使用6位到8位的分辨率来处理长距信道。然而，ADC的高分辨率在ADC本身和DSP中都会受到很高的功率效率的影响。当仅FIR和模拟均衡器足以恢复数据眼时，在接收器用于短距到中距系统时，这种大功率消耗是不合理的。本发明中的接收器100是有作用的，因为其为低位结构的ADC 106使用了最低分辨率，并不需要使用DSP。
另外，在一个或多个实施例中，接收器100中的ADC 106可以是可编程ADC 106。在这些情况下，ADC 106可被编程以实现进一步的功率减小。
如上所述，ADC 106被配置为提供具有关于恢复数据111和误差信号109的信息的数字化信号。在一些实施例中，从ADC 106输出的数字化信号包括具有位值的ADC代码，该位值表示恢复数据和误差数据信号。图3示出了各种输入幅度的ADC满量程范围303，以及对应于通过范围303的各种输入幅度的ADC代码306。在所示示例中，ADC代码306用于与3位ADC架构相关的PAM-4输入信号，其中将数据的每2位编码至一个符号。在其他实施例中，ADC代码306可用于其他类型的输入信号(例如，PAM-M输入信号，其中M可以是任何整数)。
在图3中，采样阶段301示出了三个“眼”或开口，以及范围303中的四个信号电平。如果接收器100接收第一顶峰电平信号，则相应的ADC代码306为“111”。另一方面，如果接收器100接收第二电平信号，则相应的ADC代码306为“110”。类似的概念适用于范围303的其余部分上的其余ADC代码306。如示例所示，每个ADC代码具有多个位数。每个ADC代码中的前两位包含有关恢复数据的信息，每个ADC代码中的第三位包含有关误差信号的信息。在该示例中，ADC代码306中的两个最高有效位(例如，第一和第二位)对应于恢复数据信息。例如，对于“111”和“110”的ADC代码306，当ADC 106解析这两个ADC代码306时，接收器100取两个最高有效位(例如，在前两个位的位置处为“1”和“1”)。在另一个示例中，对于“001”和“000”的ADC代码306(范围303中的两个最底层的电平)，ADC 106可通过取两个最高有效位(例如，前两个位的位置处的“0”和“0”)来实现它们。另外，在每个ADC代码106中，第三位是表示信号相对于参考长度的最低有效位。因此，ADC 106中的第三位可表示误差信号。
应注意，如在本说明书中所使用的术语“最高有效位”是指表示或与恢复数据的至少一部分相关的任何位或值，并不必限于具有任何特定级别的重要性或意义的任何位或值。类似地，“最低有效位”是指表示或与误差数据的至少一部分相关的任何位或值，并不必限于具有任何特定级别的重要性或意义的任何位或值。
应注意，当满量程范围与信号幅度合并时，ADC的106满量程范围效果最佳。如果ADC满量程范围大于信号幅度，则结果数据将不匹配，并可能发生信号数据的削波。在一些实施例中，可控制AGC 104和ADC 106，使得ADC满量程范围303覆盖整个眼。
在一些实施例中，接收器100可使用精确的ADC位数来直接恢复数据而不浪费位数，这取决于采样阶段中有多少电平。如图3所示，PAM-4信号具有四个信号发送电平，因此使用3位ADC。在一些实施例中，最低ADC分辨率可用于ADC 106。
在其他实施例中，其他类型的信号可具有其他电平的信号发送，并可使用ADC 106的其他数目的位来进行架构。可用于PAM-N信号发送的ADC位数X可基于以下等式来计算：X＝log2(2*N)，其中N是PAM-N中的N。例如，对于PAM-2(不归零或“NRZ”)，ADC 106的ADC位数X可计算为log2(2*2)，即2。因此，PAM-2信号涉及2位协议，且2位ADC可用于ADC 106。在另一个示例中，对于PAM-4，ADC位的数目X是log2(2*4)，等于3。
图4示出了将ADC代码(ADC的数字输出)映射至恢复数据和误差信号的映射表400。如在本说明书中所使用的术语“恢复数据”可指从ADC 106输出的任何数据或从ADC 106的输出导出的任何数据。因此，术语“恢复数据”不应限于完全“已恢复”的数据，并可指部分已恢复或在过程中正被恢复的数据。参考图4，映射表400中的第一列包括各种ADC代码值。对于第一列中的每个ADC代码，存在相应的恢复数据值(在映射表400中的中间列中示出)和误差信号(在映射表400中的最后一列中示出)。因此，当接收器100中的ADC 106提供其中具有映射表400中的第一列中所示的任何值的数字输出时，存在相应的恢复数据和相应的误差信号，如映射表400中所示。如前参考图1所述，ADC 106的输出被送至适配单元110。适配单元110基于来自ADC 106的输出(例如，ADC代码)来提供CTLE控制信号103以控制CTLE 102、提供AGC控制信号105以控制AGC 104、提供Vref控制信号107以控制ADC 106，或提供两个信号或两个前述信号的任意组合。在一些情况下，恢复数据也被送至物理编码子层以进行进一步的处理。所示示例中的映射表400对应于PAM-4信号发送方案。在其他实施例中，映射表400可被配置为与其他信号发送方案相对应。
如上，每个ADC代码具有相应的恢复数据值和误差信号值。因此，在一些实施例中，ADC代码可用于基于映射表400来表示或确定(例如，导出)恢复数据和误差信号。如图4中的映射表400中的前两行所示，如果ADC 106的数字输出具有“111”或“110”的ADC代码，则基于每个ADC代码“111”、“110”中的两个最高有效位(前两位中的“1”和“1”)，相应的恢复数据值将为“3”。ADC代码的最低有效位是所示示例中的最后一位。位“1”具有相应的误差信号值“1”，位“0”具有相应的误差信号值“0”。
如图4中的映射表400中的第三和第四行所示，如果ADC 106的数字输出具有“101”或“100”的ADC代码，则基于每个ADC代码“101”、“100”中的两个最高有效位(前两位中的“1”和“0”)，相应的恢复数据值将为“1”。而且，ADC代码的最低有效位是所示示例中的最后一位。位“1”具有相应的误差信号值“1”，位“0”具有相应的误差信号值“0”。
如图4中的映射表400中的第五和第六行所示，如果ADC 106的数字输出具有“011”或“010”的ADC代码，则基于每个ADC代码“011”、“010”中的两个最高有效位(前两位中的“0”和“1”)，相应的恢复数据值将为“-1”。而且，ADC代码的最低有效位是所示示例中的最后一位。位“1”具有相应的误差信号值“1”，位“0”具有相应的误差信号值“0”。
如图4中的映射表400中的第七和第八行所示，如果ADC 106的数字输出具有“001”或“000”的ADC代码，则基于每个ADC代码“001”、“000”中的两个最高有效位(前两位中的“0”和“0”)，相应的恢复数据值将为“-3”。而且，ADC代码的最低有效位是所示示例中的最后一位。位“1”具有相应的误差信号值“1”，位“0”具有相应的误差信号值“0”。
在上述示例中，四个数值3、1、-1、3用于表示恢复的数据。在其他实施例中，另一组数值(例如，0、1、2、3)可用于表示恢复数据。在其他实施例中，非数值(可转换成数值)可用于表示恢复数据。
在一些实施例中，映射表400可在适配单元110处实施，以使适配单元110基于ADC代码来确定恢复数据和误差信号。特别地，适配单元110被配置为从ADC 106接收数字化信号，并基于数字化信号中的ADC代码使用映射表400来确定恢复数据和误差信号。
如上所述，适配单元110还被配置为控制CTLE 102、AGC 104、ADC 106或前述中的两个或多个。在一些实施例中，可基于根据数字化信号中的对应的ADC代码所确定的恢复数据和误差信号来执行适配单元110对这些部件的控制。
图5示出了AGC适配表501和CTLE适配表503。AGC适配表501被配置为将AGC控制信号105的值(用于控制AGC 104)链接至相应的恢复数据和误差信号。例如，如AGC适配表501中的第一行所示，如果恢复数据具有值“3”且误差信号具有值“1”，则AGC投票将具有值“Dec”或具有另一个值来规定控制信号105的减小。因此，AGC投票是增大或减小AGC代码的投票决定。CTLE适配表503被配置为将CTLE控制信号103的值(用于控制CTLE 102)链接至相应的恢复数据和误差信号。例如，如CTLE适配表503中的第一行所示，如果恢复数据具有值“3”且误差信号具有值“1”，则CTLE投票将具有值“Inc”或具有另一个值来规定CTLE控制信号103的增大。
在一些实施例中，AGC适配表501和CTLE适配表503可在适配单元110中实现。在使用期间，适配单元110使用CTLE适配表来产生用于控制CTLE 102的CTLE控制信号。另外，适配单元110使用AGC适配表501来产生用于控制AGC 104的AGC控制信号105。
AGC适配表501和CTLE适配表503的上述示例对应于示例中描述的PAM-4信号方案。在其他实施例中，AGC适配表501和CTLE适配表503可被配置用于其他信号发送方案。
在一些实施例中，适配单元110被配置为一起使用两个适配表501、503来控制CTLE102和AGC 104，使得接收器101可适应于控制需要多少增益(由AGC控制信号105控制)以及适应于需要多少模拟均衡(由CTLE控制信号103控制)。因此，基于从ADC 106输出的恢复数据和误差信号，接收器100可调整CTLE 102和AGC 104的参数(通过从适配单元110输出的CTLE控制信号103和AGC控制信号105)以在下一次最佳地工作。因此，基于图4中表400而确定的恢复数据和误差信号还可随后用于控制CTLE 102和AGC 104。在一些实施例中，恢复数据和误差信号还可用于控制常规波特率CDR。
图6示出了由接收器100执行的方法600。首先，基于模拟信号(步骤604)来由自动增益控制器AGC提供输出。在一些实施例中，当执行步骤604时，AGC放大输出以提供放大的信号。在一些情况下，可基于输入信号由连续时间线性均衡器(CTLE)来提供模拟信号。在这些情况下，方法600还可选择性地包括基于输入信号来由CTLE提供模拟信号。在一些实施例中，输入信号可以是PAM-4信号。在其他实施例中，输入信号可以是其他PAM-M信号。在M＝2的情况下，输入信号可以是NRZ信号。另外，在一些实施例中，CTLE可对输入信号进行预滤波或预均衡，以提供模拟信号以供AGC接收。
接下来，基于来自AGC的输出来由模数转换器ADC提供数字化信号，其中数字化信号的最高有效位对应于限幅数据，数字化信号的最低有效位对应于误差信号(步骤606)。在一些实施例中，执行步骤606的ADC可以是3位ADC。在其他实施例中，执行步骤606的ADC可具有其他位数架构。另外，在一些实施例中，来自ADC的数字化信号可以是差分信号对(例如，恢复数据和数据误差)。在一个实施方式中，当执行步骤606时，ADC接收放大的模拟信号并通过串行化数据将其转换为数字样本。然后通过将数字样本与误差信号组合来产生数字化信号。例如，可使用将恢复数据和误差信号与ADC代码一起映射的映射表来生成ADC代码，该ADC代码作为来自ADC的数字化信号输出。
接下来，适配单元至少部分地基于数字化信号来控制AGC、ADC或同时控制AGC和ADC，以实现期望的数据数字化和数据限幅(步骤608)。在一些实施例中，适配单元直接从ADC接收数字化信号。在其他实施例中，适配单元通过不是DSP的中介部件来间接地从ADC接收数字化信号。
在一些实施例中，在方法600中，ADC和适配单元之间的操作不需要DSP。
另外，在一些实施例中，方法600还包括由适配单元提供用于控制ADC的Vref信号。在一个实施方式中，提供Vref信号的动作包括在与AGC代码相关的恢复数据处于最大值且AGC投票增加的情况下减小Vref信号或在与AGC代码相关的恢复数据处于最小值且AGC投票减少的情况下增大Vref信号。这使得在ADC在下一轮中再次处理信号之前适当地调整信号。
另外，在一些实施例中，执行步骤608的适配单元可包括AGC适配表和/或CTLE适配表。AGC适配表被配置为基于恢复数据和误差信号来提供值以配置用于控制AGC的AGC控制信号。类似地，CTLE适配表被配置为基于恢复数据和误差信号来提供值以配置CTLE。
在本发明所述的一个或多个实施例中，软逻辑和/或现场可编程门阵列(FPGA)元件可用于构建或实施接收器100的任何部分。在其他实施例中，接收器100的任何或整个部分可通过FPGA或任何其他类型的处理器来实施。
在上述方法600指示以特定顺序发生的某些事件的情况下，受益于本公开的本领域普通技术人员将认识到，在不同实施例中排序可以是不同的。另外，如果可能，可在并行处理中同时或按序地执行方法的一部分。另外，可执行方法600中的更多或更少的部分。
图7是示出用于IC的示例性架构900的框图，该架构可实施/实现设备100或其任何部件。在一个方面中，架构900在现场可编程门阵列FPGA类型的IC内实现。如图所示，架构900包括几种不同类型的可编程电路，例如逻辑块。例如，架构900可包括大量不同的可编程片，这些片包括多千兆位收发器MGT 901、可配置逻辑块CLB 902、随机存取存储器块BRAM903、输入/输出块IOB 904、配置及定时逻辑CONFIG/CLOCKS 905、数字信号处理块DSP 906、专用I/O块907(例如，配置端口和时钟端口)及其他可编程逻辑908，比如数字时钟管理器、模数转换器、系统监控逻辑等等。
在一些IC中，每个可编程片包括可编程互连元件(INT)911，该元件具有接到或来自于每个相邻片中的相应INT 911的标准化连接。因此，INT 911一起实施所示IC的可编程互连结构。每个INT 911还包括与同一片内可编程逻辑元件之间的连接，如图7顶部包括的示例所示。
例如，CLB 902可包括可配置逻辑元件CLE 912，其可经编程以实施用户逻辑加上单个INT 911。除了一个或多个INT 911外，BRAM 903还可包括BRAM逻辑元件BRL 913。一般来说，片中包括的INT 911的数量取决于片的高度。如图所示，BRAM片具有如同五个CLB的高度，但也可使用其他数量(例如，四个)。除了适当数量的INT 911外，DSP片906还可包括DSP逻辑元件DSPL 914。除了INT 911的一个示例外，IOB 904还可包括例如两个I/O逻辑源(IOL)915的示例。如本领域技术人员将清楚的那样，连接到例如IOL915的实际I/O焊盘通常不限于IOL 915的区域。
在图7所示的示例中，靠近晶片中心的列状区域(例如由区域905、907和908形成的列状区域)可用于配置、时钟和其他控制逻辑。从该列延伸出的水平区域909用来在可编程IC的整个宽度上分配时钟和配置信号。
一些使用图7所示架构的IC包括附加逻辑块，其破坏构成IC大部分的正规列状结构。附加逻辑块可为可编程块和/或专用电路。例如，所示为PROC 910的处理器块跨过CLB和BRAM的几个列。
在一个方面中，PROC 910被实施为专用电路(例如，作为硬连线处理器)，其被制造为实施IC的可编程电路的晶片的一部分。PROC 910可表示各种不同处理器类型和/或系统中的任何一种，其复杂程度范围从单个处理器(例如，能够执行程序代码的单核)到具有一个或多个核、模块、协同处理器、接口等的整个处理器系统。
在另一个方面中，架构900中可省略PROC 910，并用所描述的一个或多个其他类型的可编程块来进行替换。此外，这些块可用于形成“软处理器”，因为可编程电路的各种块可用于形成可执行程序代码的处理器，如PROC 910的情况。
短语“可编程电路”可指IC内的可编程电路元件(例如，本发明所述的各种可编程或可配置电路块或片)，以及根据加载到IC中的配置数据选择性地耦合各种电路块、片和/或元件的互连电路。例如，图7所示的位于PROC 910外部的部分(比如CLB 903和BRAM 903)可考虑作为IC的可编程电路。
通常，在将配置数据加载到IC之前，不会建立可编程电路的功能和连接。一组配置位可用于编程诸如FPGA的IC的可编程电路。配置位通常被称为“配置比特流”。通常，在没有首先将配置比特流加载到IC中的情况下，可编程电路不可操作或不起作用。配置比特流有效地实现或实例化可编程电路内的特定电路设计。例如，电路设计指定可编程电路块的功能方面和各种可编程电路块之间的物理连接。
“硬连线”或“硬化”的电路(即不可编程的电路)被制造为IC的一部分。与可编程电路不同，在通过加载配置比特流来制造IC之后，不实现硬连线电路或电路块。硬连线电路通常被认为具有专用电路块和互连，例如，其在没有首先将配置比特流加载到IC中的情况下是有功能的，例如PROC 910。
在一些示例中，硬连线电路可具有一个或多个操作模式，这些操作模式可根据寄存器设置或存储在IC内的一个或多个存储器元件中的值来设置或选择。例如，可通过将配置比特流加载到IC中来设置操作模式。尽管具有这种能力，但硬连线电路不被认为是可编程电路，因为硬连线电路是可操作的且其在作为IC的一部分制造时具有特定功能。
图7旨在示出一个示例性架构，该架构可用于实现包括可编程电路(例如，可编程结构)的IC。例如，在一列中的逻辑块的数量、这些列的相对宽度、这些列的数量和顺序、这些列中包括的逻辑块类型、逻辑块的相对大小以及图7顶部所包括的互连/逻辑实施方案都完全是示例性的。例如，在实际的IC中，在CLB出现的任何地方通常都包括多于一个相邻的CLB列，以便于用户电路设计的有效实现。但是，相邻CLB列的数量可随IC的整体尺寸而变化。此外，IC内的诸如PROC 910之类的块的大小和/或定位仅用于说明的目的，而不是作为限制。
在其他情况下，本发明所述的各种部件可在任何集成电路中实现，比如通用处理器、微处理器、ASIC或任何其他类型的处理器中，这些可以是或可以不是FPGA。
尽管已经示出和描述了特定示例，但是应该理解，其并不旨在将要求保护的发明限制于优选示例，且对于本领域技术人员来说显而易见的是，可在不超出要求保护的发明的范围的情况下进行各种改变和修改。因此，说明书和附图应被视为说明性的而非限制性的。要求保护的发明旨在涵盖了其替代、修改和等同物。

Claims (15)

1.一种接收器，其特征在于，所述接收器包括：
自动增益控制器AGC，所述AGC被配置为接收模拟信号；
模数转换器ADC，所述ADC被配置为接收来自所述AGC的输出并输出数字化信号，其中所述数字化信号的最高有效位对应于限幅数据，所述数字化信号的最低有效位对应于误差信号；以及
适配单元，所述适配单元被配置为至少部分地基于所述数字化信号来控制所述AGC、所述ADC或同时控制所述AGC和ADC，以实现期望的数据数字化和数据限幅。
2.根据权利要求1所述的接收器，其特征在于，所述ADC被配置为执行模数转换功能和限幅器功能。
3.根据权利要求1所述的接收器，其特征在于，所述数字化信号包括与映射函数对应的信息。
4.根据权利要求1所述的接收器，其特征在于，所述ADC和所述适配单元之间的操作不需要数字信号处理器DSP。
5.根据权利要求1所述的接收器，其特征在于，所述ADC包括适配逻辑表。
6.根据权利要求1所述的接收器，其特征在于，所述接收器还包括与所述ADC耦合的数字信号处理器DSP，其中所述DSP被配置为在所述接收器执行长距应用的处理时接通并在所述接收器执行短距应用的处理时关闭。
7.根据权利要求1所述的接收器，其特征在于，所述适配单元包括AGC适配表，所述AGC适配表被配置为提供用于确定AGC控制信号的值以控制所述AGC。
8.根据权利要求1所述的接收器，其特征在于，所述接收器还包括连续时间线性均衡器CTLE，所述CTLE被配置为提供所述模拟信号，其中所述适配单元包括CTLE适配表，所述CTLE适配表被配置为提供用于确定CTLE控制信号的值以控制所述CTLE。
9.根据权利要求1所述的接收器，其特征在于，所述适配单元被配置为提供用于控制所述ADC的Vref信号；
其中所述适配单元被配置为在与AGC代码相关的恢复数据处于最大值且AGC投票增加的情况下减小所述Vref信号；以及
其中所述适配单元被配置为在与所述AGC代码相关的所述恢复数据处于最小值且所述AGC投票减少的情况下增大所述Vref信号。
10.根据权利要求1所述的接收器，其特征在于，所述接收器还包括连续时间线性均衡器CTLE，所述CTLE被配置为提供所述模拟信号，其中所述适配单元被配置为至少部分地基于所述误差信号来调整所述CTLE的参数。
11.根据权利要求1所述的接收器，其特征在于，所述输入信号是PAM-N信号，所述ADC包括X位ADC，并且X等于log2(2*N)。
12.一种由接收器执行的方法，其特征在于，所述方法包括以下步骤：
基于模拟信号来由自动增益控制器AGC提供输出；
基于来自所述AGC的输出来由模数转换器ADC提供数字化信号，其中所述数字化信号的最高有效位对应于限幅数据，所述数字化信号的最低有效位对应于误差信号；以及
至少部分地基于所述数字化信号来控制所述AGC、所述ADC或同时控制所述AGC和ADC，以实现期望的数据数字化和数据限幅，其中所述控制动作由适配单元执行。
13.根据权利要求12所述的方法，其特征在于，所述方法还包括由所述ADC执行限幅器功能。
14.根据权利要求12所述的方法，其特征在于，所述方法还包括由所述适配单元提供用于控制所述ADC的Vref信号；
其中所述提供Vref信号的动作包括在与AGC代码相关的恢复数据处于最大值且AGC投票增加的情况下减小所述Vref信号或在与所述AGC代码相关的所述恢复数据处于最小值且所述AGC投票减少的情况下增大所述Vref信号。
15.根据权利要求12所述的方法，其特征在于，由连续时间线性均衡器CTLE提供所述模拟信号，并且所述方法还包括：
使用AGC适配表来确定AGC控制信号以控制所述AGC；和/或
使用CTLE适配表来确定CTLE控制信号以控制所述CTLE。
CN201880022471.9A 2017-03-28 2018-02-15 基于adc的接收器 Active CN110476356B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/471,364 US10367666B2 (en) 2017-03-28 2017-03-28 ADC based receiver
US15/471,364 2017-03-28
PCT/US2018/018338 WO2018182869A1 (en) 2017-03-28 2018-02-15 Adc based receiver

Publications (2)

Publication Number Publication Date
CN110476356A true CN110476356A (zh) 2019-11-19
CN110476356B CN110476356B (zh) 2023-02-28

Family

ID=61521834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880022471.9A Active CN110476356B (zh) 2017-03-28 2018-02-15 基于adc的接收器

Country Status (6)

Country Link
US (1) US10367666B2 (zh)
EP (1) EP3602791B1 (zh)
JP (1) JP7100660B2 (zh)
KR (1) KR102500169B1 (zh)
CN (1) CN110476356B (zh)
WO (1) WO2018182869A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114740250A (zh) * 2022-04-15 2022-07-12 广东舜势测控设备有限公司 模拟信号检测装置及方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10320433B2 (en) * 2017-03-28 2019-06-11 Panasonic Corporation Radio receiving device and transmitting and receiving device
US10749716B2 (en) * 2018-04-09 2020-08-18 Texas Instruments Incorporated Signal path linearizer
US11019301B2 (en) 2019-06-25 2021-05-25 The Nielsen Company (Us), Llc Methods and apparatus to perform an automated gain control protocol with an amplifier based on historical data corresponding to contextual data
US20220394810A1 (en) 2019-10-24 2022-12-08 Kt Corporation Method for controlling sidelink communication, and apparatus therefor
US10791009B1 (en) * 2019-11-13 2020-09-29 Xilinx, Inc. Continuous time linear equalization (CTLE) adaptation algorithm enabling baud-rate clock data recovery(CDR) locked to center of eye
US11258641B2 (en) 2020-03-04 2022-02-22 Rambus Inc. CTLE adaptation based on statistical analysis
WO2021202618A1 (en) * 2020-03-30 2021-10-07 Sitrus Technology Adc having adjustable threshold levels for pam signal processing
US11133963B1 (en) 2020-09-03 2021-09-28 Xilinx, Inc. Dsp cancellation of track-and-hold induced ISI in ADC-based serial links
US11206161B1 (en) * 2020-09-16 2021-12-21 Nxp B.V. Adaptive equilizer and gain controller
KR102405353B1 (ko) * 2020-10-06 2022-06-08 브이에스아이 주식회사 고속 신호의 통신 채널에서의 손실을 보상하는 방법과 그 방법을 위한 기기
US11784857B1 (en) * 2022-04-18 2023-10-10 Nxp Usa, Inc. Adaptive linear drivers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100085231A1 (en) * 2006-12-14 2010-04-08 Nxp, B.V. Data processing device comprising adc unit
US20110115660A1 (en) * 2009-11-13 2011-05-19 The Board Of Trustees Of The University Method and System Having Adjustable Analog-To-Digital Conversion Levels
US9178552B1 (en) * 2014-11-19 2015-11-03 Xilinx, Inc. Channel adaptive receiver switchable from a digital-based receiver mode to an analog-based receiver mode
US20160352557A1 (en) * 2015-05-27 2016-12-01 Xilinx, Inc. Channel adaptive adc-based receiver

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112414A (ja) * 1984-11-06 1986-05-30 Nec Corp 自動レベル制御回路
EP1494413A1 (en) * 2003-07-02 2005-01-05 CoreOptics, Inc., c/o The Corporation Trust Center Channel estimation and sequence estimation for the reception of optical signal
US8451949B2 (en) * 2008-10-07 2013-05-28 Realtek Semiconductor Corp. Clock-data recovery and method for binary signaling using low resolution ADC
US8958504B2 (en) * 2012-09-07 2015-02-17 Texas Instruments Incorporated Carrier recovery in amplitude and phase modulated systems
US10341145B2 (en) * 2015-03-03 2019-07-02 Intel Corporation Low power high speed receiver with reduced decision feedback equalizer samplers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100085231A1 (en) * 2006-12-14 2010-04-08 Nxp, B.V. Data processing device comprising adc unit
US20110115660A1 (en) * 2009-11-13 2011-05-19 The Board Of Trustees Of The University Method and System Having Adjustable Analog-To-Digital Conversion Levels
US9178552B1 (en) * 2014-11-19 2015-11-03 Xilinx, Inc. Channel adaptive receiver switchable from a digital-based receiver mode to an analog-based receiver mode
US20160352557A1 (en) * 2015-05-27 2016-12-01 Xilinx, Inc. Channel adaptive adc-based receiver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114740250A (zh) * 2022-04-15 2022-07-12 广东舜势测控设备有限公司 模拟信号检测装置及方法

Also Published As

Publication number Publication date
US10367666B2 (en) 2019-07-30
US20180287837A1 (en) 2018-10-04
CN110476356B (zh) 2023-02-28
EP3602791B1 (en) 2023-09-06
KR20190133035A (ko) 2019-11-29
KR102500169B1 (ko) 2023-02-14
EP3602791A1 (en) 2020-02-05
WO2018182869A1 (en) 2018-10-04
JP2020516175A (ja) 2020-05-28
JP7100660B2 (ja) 2022-07-13

Similar Documents

Publication Publication Date Title
CN110476356A (zh) 基于adc的接收器
US9438409B1 (en) Centering baud-rate CDR sampling phase in a receiver
US8391350B2 (en) Adaptation circuitry and methods for decision feedback equalizers
CN106253895B (zh) 用于低功率应用的波特率时钟数据恢复电路和方法
US9935800B1 (en) Reduced complexity precomputation for decision feedback equalizer
CN206313811U (zh) 用于使均衡电路能够自适应的电路
EP1371200B1 (en) Compensation of distortion due to channel and to receiver, in a parallel transmission system
JP6738682B2 (ja) 光送受信器、光送信集積回路及び光受信集積回路
US20210006439A1 (en) Techniques For Generating a PAM Eye Diagram in a Receiver
CN1193560C (zh) 在数字数据链路中实施信道校正的方法和设备
US9413524B1 (en) Dynamic gain clock data recovery in a receiver
US9172566B1 (en) Methods and apparatus for multiple-stage CTLE adaptation
CN106470177A (zh) 用dfe进行偏移的cdr电路
CN110622422A (zh) 分辨率可编程sar adc
US10728059B1 (en) Parallel mixed-signal equalization for high-speed serial link
Kim et al. A 5.4-Gbit/s adaptive continuous-time linear equalizer using asynchronous undersampling histograms
WO2024087837A1 (zh) 光通信接收端的信号处理方法、系统
CN110858824A (zh) 用于时钟恢复的基于预补偿器的量化
CN113541695A (zh) 用于短的反射信道的串行器-解串器均衡化
US11005567B2 (en) Efficient multi-mode DFE
CN109039964A (zh) 用于校正易受基线漂移影响的信号的电路
US9264276B1 (en) Adaptations for partial response summation node embedded FPGA transceiver
CN113626357A (zh) 一种用于服务器高速信号传输的模拟链路及模拟方法
Chun et al. An ISI-resilient data encoding for equalizer-free wireline communication—Dicode encoding and error correction for 24.2-dB loss with 2.56 pJ/bit
Chen et al. Generalized Pipelined Tomlinson–Harashima Precoder Design Methodology With Build-In Arbitrary Speed-Up Factors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant