CN110474611B - 一种斩波前置放大器及其设计方法 - Google Patents
一种斩波前置放大器及其设计方法 Download PDFInfo
- Publication number
- CN110474611B CN110474611B CN201910691205.1A CN201910691205A CN110474611B CN 110474611 B CN110474611 B CN 110474611B CN 201910691205 A CN201910691205 A CN 201910691205A CN 110474611 B CN110474611 B CN 110474611B
- Authority
- CN
- China
- Prior art keywords
- frequency
- chopper
- preamplifier
- filter
- design method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
一种斩波前置放大器的设计方法,包括:获取模数转换器的采样频率Fs;根据模数转换器的采样频率Fs确定放大器的斩波频率fcp,根据放大器的斩波频率fcp和模数转换器的采样频率Fs确定滤波器的截止频率fb和放大器的1/f拐点频率fa;根据上述参数选取架构并设定电流大小。这套设计方法和设计流程,目标明确,步骤明确,避免了传统设计方法中存在的重复试验的摸索过程。
Description
技术领域
本申请属于电子电路技术领域,尤其涉及一种斩波前置放大器及其设计方法。
背景技术
目前,斩波技术简单描述是使用一对斩波开关将差分电路置于这对斩波开关之间。这对斩波开关实现对差分信号同相和反相来回不停交换。从功能上看,第一个开关完成了对输入信号的调制功能(modulator),而第二个开关完成了对输出信号的解调功能(de-modulator)。最终的效果是:对于信号频谱来说来回发生了两次频谱搬移,但最终回到原点,因此对信号频谱无影响,但是对位于两个斩波开关之间的差分电路的噪声来说,由于经历了一次解调过程,发生了一次频谱搬移,使得低频1/f噪声和失调被搬移到了高频处,最终被后续的低通滤波器滤除。
目前的斩波技术虽然可以消除失调和1/f噪声,但由于引入了斩波时钟,存在对精密模拟电路的周期性翻转和扰动,因此不可避免引入了时钟馈通、电荷注入、信号被扰动以及重新恢复等非理想因素,会严重恶化完整性且对谐波失真的影响非常大。
发明内容
本申请的目的在于提供一种斩波前置放大器及其设计方法,旨在解决目前的斩波前置放大器存在的会严重恶化信号完整性且对谐波失真的影响非常大的问题。
本申请实施例提供了一种斩波前置放大器的设计方法,所述斩波前置放大器包括相连接的放大器和滤波器,所述滤波器的输出与模数转换器连接,用于滤除斩波前置放大器自身的热噪声,所述设计方法包括:
获取模数转换器的采样频率Fs;
根据上述参数选取架构并设定电流大小。
此外,还提供了一种斩波前置放大器,所述斩波前置放大器由上述的斩波前置放大器的设计方法制作得到。
上述斩波前置放大器的设计方法给出了斩波频率的设计方案,前置放大器的1/f噪声拐点频率的设计方案,滤波器的截止频率的设计方案,以及如何进行迭代最终完成整个放大器的设计,基于这套设计方法和设计流程,对信号的完整性和谐波失真的影响非常小,可以设计出具有低失调、低噪声、高线性度的斩波前置放大器,并且功耗和面积都较低。基于这套设计方法和设计流程,目标明确,步骤明确,避免了传统设计方法中存在的重复试验的摸索过程。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为是基于斩波前置放大器的应用框图。
图2为本申请一实施例提供的斩波前置放大器的设计方法的具体流程图;
图3为本申请另一实施例提供的斩波前置放大器的设计方法的具体流程图;
图4a为本申请设计的斩波前置放大器不加抗混叠滤波器的输出噪声曲线图;
图4b为本申请设计的斩波前置放大器加抗混叠滤波器的输出噪声曲线图;
图5a和图5b为本申请设计的斩波前置放大器的不同RC截止频率下的输入/输出信号波形图;
图6a和图6b为本申请设计的斩波前置放大器的不同斩波频率下的输入/输出信号波形图;
图7为本申请设计的斩波前置放大器的输出噪声曲线图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
图1示出了是基于斩波前置放大器的应用框图。包括斩波前置放大级101,滤波器102,ADC103以及数字信号处理器(DSP)104。斩波前置放大级101包括前置放大器A0和置于前置放大器A0输入/输出之间的斩波开关对sw1/sw2,前置放大器A0一般包括输入缓冲和放大两部分。放大器A0有1/f噪声,还会产生失调,因此将前置放大器A0置于斩波开关对sw1/sw2之间。滤波器102是一阶RC,由电阻Rf、电阻Rf_和一个电容Cf构成,其主要功能是滤除斩波前置放大级101的大部分热噪声,避免热噪声进入ADC103内部产生混叠而呈现在信号带内。这种一阶RC抗混叠滤波器主要配合后面的Sigma-Delta型ADC103,用于低频高精度信号的处理。这正是微弱生物信号和电能信号的领域。
请参阅图2,本申请一实施例提供的斩波前置放大器的设计方的流程图,为了便于说明,仅示出了与本实施例相关的部分,斩波前置放大器的设计方法包括以下步骤:
步骤S110,获取模数转换器的采样频率Fs。
一般地,设计一种斩波前置放大器是基于其应用系统的要求来设置的,对于应用系统,其总的噪声性能指标是已知的,那么本领域技术人员通过计算并合理分配信号通路上各个模块的指标。对于如图1所示应用框图的信号处理通路,主要是计算并合理分配前置放大器A0和ADC 103的噪声性能指标。可以理解的是,对于斩波前置放大器的设计来讲,ADC103的噪声性能指标已是先被分配好的,那么ADC 103的架构和采样频率Fs是可以被确定和获取的。
步骤S120,根据模数转换器的采样频率Fs确定放大器(即斩波前置放大级101)的斩波频率fcp,使满足其中,N为2的幂次方且8≤N<OSR,OSR(Over SamplingRatio)为模数转换器的过采样率的值。
例如OSR=128,那么N可取的值为8、16、32、64,作为迭代设计的开始,初始值取N=8,也就是fcp=Fs/8。
步骤S130,根据放大器的斩波频率fcp和模数转换器的采样频率Fs确定滤波器的截止频率fb和放大器的1/f拐点频率fa,并满足:
fb≤Fs
结合fcp=Fs/N,因此得到:
步骤S140,根据上述参数(斩波频率fcp、1/f拐点频率fa及滤波截止频率fb)选取架构并设定电流大小。此时,还应该注意放大器的环路带宽要大于fcp,一般取2倍左右,太大对功耗和噪声不利。
上述斩波前置放大器的设计方法能够保证斩波起到消除低频1/f噪声和失调应有效果的同时,对信号的完整性和谐波失真的影响非常小。基于本申请的设计方法和设计流程,可以设计出具有低失调、低噪声、高线性度的斩波前置放大器,并且功耗和面积都较低。而且该设计方法目标明确,步骤明确,避免了传统设计方法中存在的重复试验的摸索过程。
请参阅图3,本申请另一实施例提供的斩波前置放大器的设计方的流程图,为了便于说明,仅示出了与本实施例相关的部分,斩波前置放大器的设计方法包括以下步骤:
步骤301,首先根据系统总的噪声性能指标,计算并合理分配信号通路上各个模块的指标。对于如图1所示信号处理通路,主要是计算并合理分配ADC103、前置放大器101以及滤波器102斩波前置放大器的噪声性能指标;
步骤302,根据ADC的性能指标,确定ADC的架构和采样频率Fs;
步骤303,选取前置放大器的斩波频率fcp=Fs/N,其中N是2的幂次方,并且N必须小于ADC的过采样率OSR的值,且N不能太小(排除2和4)。例如OSR=128,那么N可取的值为8,16,32,64,作为迭代设计的开始,初始值取N=8,也就是fcp=Fs/8;
步骤304,选取滤波器的截止频率fb,和前置放大器的1/f拐点频率fa,满足:
fb≤Fs
步骤305,结合fcp=Fs/N,因此得到:
步骤306,选取前置放大器和滤波器的架构,并选取符合应用系统需求的电流,设计斩波前置放大器。注意斩波前置放大器的环路带宽要大于fcp,一般取2倍左右够了。太大对功耗和噪声不利。
步骤307,仿真得到斩波前置放大器的输出噪声曲线。需要注意的是,要带上斩波功能进行仿真,这是一种周期稳态噪声,一般推荐采用spectre-rf的pss+pnoise进行仿真。
步骤308,从噪声曲线提取fa,检查fa是否满足约束条件:fa≤Fs/10/N。如果是,继续下一步;如果否,则转步骤306中调整放大器的架构或者电流,重复迭代过程,直至1/f拐点频率fa满足约束条件。
步骤309,检查斩波前置放大器的热噪声积分值,是否满足要求,如果是,继续步骤310;如果否,转步骤309a步。
热噪声的积分值用如下公式的第二项进行计算:
其中,bw为信号带宽,由ADC决定,S(f)为斩波前置放大器噪声仿真曲线,fs为模数转换器的采样频率,fb为滤波器截止频率,/>为对频率f积分,积分范围是0.1Hz到信号带宽bw,积分结果为1/f噪声贡献;/>为对频率f积分,积分范围是fs到无穷大,积分结果为热噪声贡献。
这是斩波前置放大器的噪声最终经过ADC及数字抽样滤波后呈现在最终输出的结果。对于低频高精度应用场合中(例如生物信号和电能信号处理),广泛使用Sigma-Delta型ADC,其OSR一般是一个很大的值(例如OSR=128)。
步骤309a,适当减小fb,继续9-b步;
步骤309b,检测fb是否仍然满足下限要求:(5/N)Fs≤fb。如果是,继续第9-c步;如果否,转步骤303中调整放大器的架构或者电流,重复迭代过程。
步骤309c,仿真得到斩波前置放大器的输出噪声曲线,转步骤309,重复迭代过程。
步骤310,仿真并检查斩波前置放大器的线性度是否满足要求,如果是,继续步骤311;如果否,转步骤310a步。
步骤310a,增大N值,例如之前为8,现在可以取16,转步骤305,重复迭代过程。
步骤311,结束。最终完成斩波前置放大器的电路设计,确定了斩波频率fcp,确定了1/f拐点频率fa及输出滤波截止频率fb。
关于以上流程,下面作出原理分析:
1)关于滤波器截止频率fb的选取。
斩波前置放大器与ADC之间的滤波器,称为抗混叠滤波器,其主要功能是滤除斩波前置放大器的大部分热噪声,避免热噪声进入ADC产生混叠而呈现在信号带内。如图1所示的这种最简单的一阶RC抗混叠滤波器,主要配合后面的Sigma-Delta型ADC,用于低速高精度信号的处理,这正是微弱生物信号和电能信号的领域。
如图4a所示,是不加抗混叠滤波器的结果,这种情形下,所有热噪声全部折叠到信号带内(英文称为foldever noise),其值往往是惊人的大,这种情形噪声性能极差,不予考虑。如图4b所示,当增加抗混叠滤波器后,适当选取RC滤波器的截止频率fb(一般来说为Fs的几分之一),可以滤除斩波前置放大器的大部分热噪声,甚至可以使热噪声的贡献忽略不计。
关于fb的选取,存在2个方面的影响:如果fb过大,则会影响噪声滤波效果;如果fb过小,则会使得信号受扰动后的恢复时间延长,影响信号的完整性问题。因此fb的选取依据是:使得热噪声的积分值小到可以接受的程度(小于某个预设值)的尽可能大的fb,记为fb_max。用公式表达为:
其中:OSR为模数转换器的过采样率的值,fs为模数转换器的采样频率,fb为滤波器截止频率,S(f)为仿真得到斩波前置放大器的输出噪声曲线,ε为热噪声积分值的预设要求。
2)关于斩波频率fcp与RC滤波器截止频率fb之间的约束关系。
对于fcp的约束条件,我们给出了上限约束条件为fcp≤fb/5,主要是基于对信号的完整性和谐波失真影响的考虑。
fcp越高,那么斩波对运放的扰动频率越快,则产生的纹波以及扰动后的恢复的问题越严重,从而对信号的完整性和谐波失真的影响越大。
考虑RC滤波器对信号扰动后的建立时间的影响。斩波会引起原始输出信号vop_和von_的抖动,经过RC滤波器之后为最终输出信号vop和von。根据RC的特性,抖动至少需要2-3个RC时间常数(τ=1/RC)才能基本恢复,由于在一个斩波时钟周期内翻转2次,因此信号每个周期有2次建立过程,因此有Tcp/2≥2.5×1/RC,得出fcp≤fb/5。
很显然,从信号受扰动后恢复角度看,fcp的取值越小越好。关于这一点,图5非常直观显示出来了。如图5所示,图5a和图5b对比显示的是不同RC截止频率下的行为,图5a中fb较大(RC较小),信号恢复快,图5b中,fb较小(RC较大),信号恢复慢。
注意观察ADC的采样点b0和b4。对于图5a来说,因为RC建立速度快,b0的值与a0几乎相等,b4的值与a4几乎相等,而a0和a4正是期望的采样值。因此对于这种情况,ADC总是采样到了正确的值,RC滤波器的延时效应几乎对信号完整性没有造成明显影响,也就是对谐波失真影响很小。
对于图5b来说,因为RC建立速度慢,很明显b0与a0不同,b4与a4不同。因此对于这种情况,ADC在b0和b4处采样到的值与期望值存在误差,这个误差正是RC滤波器的延时效应产生的,它将斩波期间发生的混乱行为记忆并传递到了b0和b4点,于是对信号的完整性造成了影响,会造成明显的谐波失真。
通过对图5b的进一步观察,我们很容易发现一个事实:该附图显示一个周期内只有b0和b4受到了明显影响(取决于RC的真实大小),而b1、b2、b3…并没有受到影响,我们可以直观认为受影响的“比例”为1/4,这种情况对应fcp=Fs/8。很显然,如果我们减小fcp(假设Fs不变),那么受影响的“比例”也会减小;例如让fcp=Fs/16(见图6b),则受影响的“比例”为1/8,理所当然对信号完整性的影响也就会越小。关于这种情形的直观理解,如图6a和6b对比所示。
3)关于斩波频率fcp与ADC采样频率Fs之间的约束关系。
fcp一般选取为fcp=Fs/N,其中N是2的幂次方,并且N必须小于ADC的过采样率OSR,且N不能太小(排除2和4)。例如OSR=128,那么N可取的值为8,16,32,64。
关于N不能太小,或者说fcp必须足够低频,从前面1)、2)点可以很明显推论出。而N取2的幂次方,主要是从频率信号fcp的产生和数字抽样滤波器滤波性能的角度考虑的。如果取N为2的幂次方,从Fs产生fcp在数字电路上非常容易实现。而ADC后面的数字抽样滤波器,其抽取率就是OSR,一般为2的幂次方(例如64、128、256等),从滤波器的波特图上看,在k·Fs/OSR(其中k为整数)这些频点上增益为0,也就是具有理论上无限好的滤波性能(称为陷波频率)。如果取fcp=Fs/N并且N满足以上约定条件,很显然OSR是N的倍数,也就是OSR=k·N,那么在fcp刚好处于数字抽样滤波器的陷波点上,具有无限好的滤波性能。由于信号在fcp频率点处携带有前置放大器的全部1/f噪声(经过斩波开关sw2的变频作用),经过陷波点良好的滤波效果,可以将1/f噪声尽可能消除干净。
4)关于斩波频率fcp与前置放大器的1/f拐点频率fa的约束关系
fcp的下限10fa≤fcp主要是从前置放大器的1/f噪声斩波效果的角度考虑。fcp不能太小,否则斩波对1/f噪声的消除效果不佳。关于这一点可以反过来考虑,假设fcp不满足这个条件,甚至极端一点,假设fcp<fa,此时fcp位于1/f噪声区间内。由于前置放大器在fcp处有大量的1/f噪声,这些噪声经过sw2的混频后(注意斩波开关sw2的斩波频率是fcp),折回到0频率附近,形成低频噪声,并通过滤波器后被保留下来了,因此最终在信号带内残留了大量的1/f噪声分量。这是所不希望的,因此为了让这一条路径的噪声影响忽略不计,需要增加约束条件,让fcp远大于fa,也就是10fa≤fcp。
5)最后一点,前置放大器的1/f拐点频率fa受哪些因素决定
fa受前置放大器的架构,设计和面积决定。在同一个架构下,面积决定了1/f噪声源的大小,面积越大1/f噪声越小;设计决定了噪声传输路径的增益,一般来说让输入对管的gm(跨导)大一些,让电流源的gm小一些,可以减小1/f噪声的增益。由于面积不可能无限大,传输增益受限于功耗和电压裕度也有下限,因此fa本质上是有限值,而且与工艺密切相关。对于我们所采用的0.18um CMOS工艺的设计经验看,fa大概在6kHz左右。
总结以上5点:
1)RC截止频率fb的选取,依赖于对斩波前置放大器的热噪声的滤除效果。fb一般为Fs的几分之一;
2)fcp的上限的选取依赖于RC截止频率fb的大小,一般至少要求fcp≤fb/5。考虑的出发点是RC滤波所引起的信号完整性问题;
3)fcp一般选取为fcp=Fs/N,其中N是2的幂次方,并且N必须小于ADC的过采样率OSR,且N不能太小(排除2和4);
4)fcp的下限的选取依赖于前置放大器的1/f拐点频率fa,要求10fa≤fcp;
5)前置放大器的1/f拐点频率fa受前置放大器的架构,设计和面积决定;
6)以上如7所示,这是一个本申请的前置放大器输出噪声谱上,各频率在图上的位置清晰给出,所满足的依赖关系为:
以上所述仅为本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本申请的保护范围之内。
Claims (9)
6.如权利要求1所述的设计方法,其特征在于,还包括:
仿真并确定斩波前置放大器的线性度是否满足预设要求;
如果斩波前置放大器的线性度不满足预设要求,则增大N值以重复迭代,直至线性度满足预设要求。
7.如权利要求1所述的设计方法,其特征在于,所述斩波前置放大器的环路带宽大于放大器的斩波频率fcp。
8.如权利要求7所述的设计方法,其特征在于,所述斩波前置放大器的环路带宽约为放大器的斩波频率fcp的两倍。
9.一种斩波前置放大器,其特征在于,所述斩波前置放大器由权利要求1至8任一项所述的斩波前置放大器的设计方法制作得到。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910691205.1A CN110474611B (zh) | 2019-07-29 | 2019-07-29 | 一种斩波前置放大器及其设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910691205.1A CN110474611B (zh) | 2019-07-29 | 2019-07-29 | 一种斩波前置放大器及其设计方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110474611A CN110474611A (zh) | 2019-11-19 |
CN110474611B true CN110474611B (zh) | 2023-07-14 |
Family
ID=68509798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910691205.1A Active CN110474611B (zh) | 2019-07-29 | 2019-07-29 | 一种斩波前置放大器及其设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110474611B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117828311A (zh) * | 2024-03-05 | 2024-04-05 | 上海海栎创科技股份有限公司 | 一种基于lms自适应滤波器的噪声频率监测方法及系统 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4939516A (en) * | 1988-06-13 | 1990-07-03 | Crystal Semiconductor | Chopper stabilized delta-sigma analog-to-digital converter |
US5148167A (en) * | 1990-04-06 | 1992-09-15 | General Electric Company | Sigma-delta oversampled analog-to-digital converter network with chopper stabilization |
US7362255B1 (en) * | 2006-03-18 | 2008-04-22 | Zilog, Inc. | Chopping and oversampling ADC having reduced low frequency drift |
WO2011063101A1 (en) * | 2009-11-18 | 2011-05-26 | Triune Ip Llc | Chopper stabilized amplifier with filtering |
CN103023502A (zh) * | 2012-11-19 | 2013-04-03 | 清华大学深圳研究生院 | 一种消除斩波纹波的方法及实现该方法的模数转换电路 |
US8917125B1 (en) * | 2012-09-05 | 2014-12-23 | IQ-Analog Corporation | Interleaving analog-to-digital converter (ADC) with background calibration |
WO2017037744A2 (en) * | 2015-09-03 | 2017-03-09 | Indian Institute Of Technology Madras | A delta sigma modulator with noise attenuating feedback filters |
CN107332521A (zh) * | 2017-05-31 | 2017-11-07 | 苏州真感微电子科技有限公司 | 高精度、低漂移、低失调、低噪声的斩波放大器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2956538B1 (fr) * | 2010-02-15 | 2012-03-16 | St Microelectronics Sa | Convertisseur analogique/numerique a temps continu |
-
2019
- 2019-07-29 CN CN201910691205.1A patent/CN110474611B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4939516A (en) * | 1988-06-13 | 1990-07-03 | Crystal Semiconductor | Chopper stabilized delta-sigma analog-to-digital converter |
US4939516B1 (en) * | 1988-06-13 | 1993-10-26 | Crystal Semiconductor Corporation | Chopper stabilized delta-sigma analog-to-digital converter |
US5148167A (en) * | 1990-04-06 | 1992-09-15 | General Electric Company | Sigma-delta oversampled analog-to-digital converter network with chopper stabilization |
US7362255B1 (en) * | 2006-03-18 | 2008-04-22 | Zilog, Inc. | Chopping and oversampling ADC having reduced low frequency drift |
WO2011063101A1 (en) * | 2009-11-18 | 2011-05-26 | Triune Ip Llc | Chopper stabilized amplifier with filtering |
US8917125B1 (en) * | 2012-09-05 | 2014-12-23 | IQ-Analog Corporation | Interleaving analog-to-digital converter (ADC) with background calibration |
CN103023502A (zh) * | 2012-11-19 | 2013-04-03 | 清华大学深圳研究生院 | 一种消除斩波纹波的方法及实现该方法的模数转换电路 |
WO2017037744A2 (en) * | 2015-09-03 | 2017-03-09 | Indian Institute Of Technology Madras | A delta sigma modulator with noise attenuating feedback filters |
CN107332521A (zh) * | 2017-05-31 | 2017-11-07 | 苏州真感微电子科技有限公司 | 高精度、低漂移、低失调、低噪声的斩波放大器 |
Non-Patent Citations (2)
Title |
---|
"Optimizing frequency compensation in chopper offset-stabilized amplifiers with symmetrical RC notch filters";Cornel Stanescu等;《2015 International Semiconductor Conference (CAS)》;20151217;第167-170页 * |
"一种低噪声前置放大器的电路设计";王彬等;《电子与封装》;20170531;第17卷(第5期);第24-27页 * |
Also Published As
Publication number | Publication date |
---|---|
CN110474611A (zh) | 2019-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7663522B2 (en) | Performance of A/D converter and receiver | |
EP2119005A1 (en) | Apparatus comprising frequency selective circuit and method | |
JP4866482B2 (ja) | 帯域通過シグマ−デルタ変調のためのシステム及び方法 | |
EP2229734B1 (en) | A multi-bit sigma-delta modulator with reduced number of bits in feedback path | |
US10924128B2 (en) | VCO-based continuous-time pipelined ADC | |
Shu et al. | LMS-Based Noise Leakage Calibration of Cascaded Continuous-Time $\Delta\Sigma $ Modulators | |
KR101149773B1 (ko) | 대역통과 델타-시그마 아날로그-디지털 변환기들 | |
EP2102987A1 (de) | Bandpass sigma-delta-analog/digital-wandler zur wandlung eines zf-signals | |
CN110474611B (zh) | 一种斩波前置放大器及其设计方法 | |
Silva et al. | An IF-to-Baseband $\Sigma\Delta $ Modulator for AM/FM/IBOC Radio Receivers With a 118 dB Dynamic Range | |
WO2006024317A1 (de) | Sigma-delta-analog-digital-wandler für eine xdsl-multistandard-eingangsstufe | |
US20020000927A1 (en) | A circuit device for cancelling out spurious pulses in a switched capacitance low-pass filter, and a filter incorporating it | |
US20060145900A1 (en) | Analog-to-digital converter arrangement and method | |
Salgado et al. | Power and area efficient comb-based decimator for sigma-delta ADCs with high decimation factors | |
US7999709B2 (en) | Continuous-time image-reject filter with discrete-time feedback | |
JP5114870B2 (ja) | フィルタ回路、フィルタリング方法およびコンピュータプログラム | |
Shibata | Continuous-Time Pipelined ADC: A Breed of Continuous-Time ADCs for Wideband Data Conversion | |
Worapishet et al. | A multirate switched-current filter using class-AB cascoded memory | |
Chi et al. | Digital interferer suppression and jitter reduction in continuous-time bandpass ΣΔ modulators | |
TW201121252A (en) | Bandpass delta-sigma modulator | |
Shamsi et al. | A novel structure for the design of 2-1-1 cascaded continuous time delta sigma modulators | |
Alvero-Gonzalez et al. | Nyquist VCO-based ADC with Programmable Pulse Shaping Filter for Mitigation of Blockers | |
Jouida et al. | Built-in filtering for out-of-channel interferers in continuous-time quadrature bandpass delta sigma modulators | |
Henkel et al. | Design and implementation of a continuous-time quadrature bandpass sigma-delta modulator for low-IF radio receivers | |
Vijjapu | RC Implementation of an Audio Frequency Band Butterworth MASH Delta-sigma Analog to Digital Data Converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |