CN110473579A - 三维阻变存储阵列、译码电路以及存储系统 - Google Patents

三维阻变存储阵列、译码电路以及存储系统 Download PDF

Info

Publication number
CN110473579A
CN110473579A CN201910623077.7A CN201910623077A CN110473579A CN 110473579 A CN110473579 A CN 110473579A CN 201910623077 A CN201910623077 A CN 201910623077A CN 110473579 A CN110473579 A CN 110473579A
Authority
CN
China
Prior art keywords
voltage
transmission gate
output end
door
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910623077.7A
Other languages
English (en)
Other versions
CN110473579B (zh
Inventor
张锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910623077.7A priority Critical patent/CN110473579B/zh
Publication of CN110473579A publication Critical patent/CN110473579A/zh
Application granted granted Critical
Publication of CN110473579B publication Critical patent/CN110473579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种三维阻变存储阵列、译码电路以及存储系统，所述三维阻变存储阵列包括：选通层，所述选通层包括按照行方向排列的M条字线、按照列方向排列的N条源线以及M行、N列呈阵列排布的场效应晶体管，其中，位于同一行的场效应晶体管的栅极连接至同一字线，位于同一列的场效应晶体管的源极连接至同一源线，M和N为正整数；设置在所述选通层上方并且平行于所述选通层的L个平面电极，L为正整数；M×N个垂直贯穿所述L个平面电极的柱状存储结构，所述柱状存储结构包括柱状电极和包裹在所述柱状电极外壁的存储介质层，每个柱状电极的一端对应连接一个场效应晶体管的漏极。本发明提供的三维阻变存储阵列，低成本的三维高密度存储。

Description

三维阻变存储阵列、译码电路以及存储系统
技术领域
本发明涉及存储器技术领域，具体涉及一种三维阻变存储阵列、译码电路以及存储系统。
背景技术
随着大数据时代的到来，超高密度、超大容量的非易失性存储技术成为了实现海量信息存储的关键。传统以平面微缩提高存储密度的二维架构已远不能满足数据爆炸式增长对高密度存储器的需求，三维集成已成为未来存储技术发展的主要趋势。在众多的新型不挥发存储器中，阻变存储器(RRAM，Resistive random access memory)由于其结构简单、易于三维堆叠等优势，被认为是最有潜力的新型存储技术之一。
1T1R(一晶体管一电阻，One Transistor One Resistor)是传统三维阻变存储器的主流单元结构。将由电阻和晶体管构成的平面存储单元进行三维堆叠，可以通过堆叠层数实现数据密度的提升，但工艺流程的复杂度也随之提升。因为每增加一层存储平面，都需要增加若干道薄膜淀积、光刻刻蚀等工序，也就是说存储密度的提升是通过制造成本的增加来实现的，这并不是经济可行的最优技术方案。因此，需要一种新的三维阻变存储结构实现三维高密度存储的目的。
发明内容
本发明所要解决的是现有的三维阻变存储结构制造成本高的问题。
本发明通过下述技术方案实现：
一种三维阻变存储阵列，包括：
选通层，所述选通层包括按照行方向排列的M条字线、按照列方向排列的N条源线以及M行、N列呈阵列排布的场效应晶体管，其中，位于同一行的场效应晶体管的栅极连接至同一字线，位于同一列的场效应晶体管的源极连接至同一源线，M和N为正整数；
设置在所述选通层上方并且平行于所述选通层的L个平面电极，L为正整数；
M×N个垂直贯穿所述L个平面电极的柱状存储结构，所述柱状存储结构包括柱状电极和包裹在所述柱状电极外壁的存储介质层，每个柱状电极的一端对应连接一个场效应晶体管的漏极。
基于同样的发明构思，本发明还提供一种译码电路，用于向上述三维阻变存储阵列提供操作电压，其特征在于，包括：
行译码模块，用于向被选中的字线提供第一操作电压，向未被选中的字线提供第二操作电压；
列译码模块，用于向被选中的源线提供第三操作电压，向未被选中的源线提供第四操作电压；
层译码模块，用于向被选中的平面电极提供第五操作电压，向未被选中的平面电极提供第六操作电压；
在对所述三维阻变存储阵列进行读操作、置位操作以及初始化操作时，所述第二操作电压的电压值和所述第三操作电压的电压值相等，所述第四操作电压的电压值和所述第六操作电压的电压值相等，且所述第四操作电压的电压值为所述第五操作电压的电压值的二分之一；
在对所述三维阻变存储阵列进行复位操作时，所述第二操作电压的电压值和所述第五操作电压的电压值相等，所述第四操作电压的电压值和所述第六操作电压的电压值相等，且所述第四操作电压的电压值为所述第三操作电压的电压值的二分之一。
可选的，在对所述三维阻变存储阵列进行读操作时，所述第一操作电压的电压值为1.5V～1.8V，所述第二操作电压的电压值为0V，所述第五操作电压的电压值为0.3V～0.8V；
在对所述三维阻变存储阵列进行置位操作时，所述第一操作电压的电压值为2V～2.5V，所述第二操作电压的电压值为0V，所述第五操作电压的电压值为2V～2.5V；
在对所述三维阻变存储阵列进行复位操作时，所述第一操作电压的电压值为3V～3.5V，所述第二操作电压的电压值为0V，所述第三操作电压的电压值为2.5V～3V；
在对所述三维阻变存储阵列进行初始化操作时，所述第一操作电压的电压值为1.2V～1.5V，所述第二操作电压的电压值为0V，所述第五操作电压的电压值为4V～4.5V。
可选的，所述行译码模块包括X线-M线译码器、第一选择电路以及M个第一电平移位电路，2X＝M；
所述X线-M线译码器的每个输入端对应连接一条行地址线，所述X线-M线译码器的每个输出端对应连接一个第一电平移位电路的输入端；
所述第一选择电路用于在不同操作使能信号的控制下，选择第一字线电压、第二字线电压、第三字线电压或者第四字线电压输出；
每个第一电平移位电路的高压电源端连接所述第一选择电路的输出端，每个第一电平移位电路的低压电源端用于接收第五字线电压，每个电平移位电路的输出端对应连接一条字线。
可选的，所述第一选择电路包括第一传输门、第二传输门、第三传输门以及第四传输门；
所述第一传输门的输入端用于接收所述第一字线电压，所述第一传输门的第一控制端用于接收读操作使能信号，所述第一传输门的第二控制端用于接收所述读操作使能信号的反相信号，所述第一传输门的输出端连接所述第二传输门的输出端、所述第三传输门的输出端以及所述第四传输门的输出端并作为所述第一选择电路的输出端；
所述第二传输门的输入端用于接收所述第二字线电压，所述第二传输门的第一控制端用于接收置位操作使能信号，所述第二传输门的第二控制端用于接收所述置位操作使能信号的反相信号；
所述第三传输门的输入端用于接收所述第三字线电压，所述第三传输门的第一控制端用于接收复位操作使能信号，所述第三传输门的第二控制端用于接收所述复位操作使能信号的反相信号；
所述第四传输门的输入端用于接收所述第四字线电压，所述第四传输门的控制端用于接收初始化操作使能信号，所述第四传输门的第一控制端用于接收所述初始化操作使能信号的反相信号。
可选的，所述列译码模块包括Y线-N线译码器、第二选择电路、N个第三选择电路、N个第一反相器以及N个第二电平移位电路，2Y＝N；
所述Y线-N线译码器的每个输入端对应连接一条列地址线，所述Y线-N线译码器的每个输出端对应连接一个第一反相器的输入端；
所述第二选择电路用于在不同操作使能信号的控制下，选择第一源线电压、第二源线电压、第三源线电压或者第四源线电压输出；
每个第三选择电路用于在不同操作使能信号的控制下，选择第五源线电压或者第六源线电压输出；
每个第一反相器的输出端对应连接一个第二电平移位电路的输入端；
每个第二电平移位电路的高压电源端连接所述第二选择电路的输出端，每个第二电平移位电路的低压电源端接地，每个第二电平移位电路的输出端对应连接一条源线和一个第三选择电路的输出端。
可选的，所述第三选择电路包括第五传输门、第六传输门、第七传输门、第八传输门、或门、第一与门、第二与门以及第一开关；
所述第五传输门的输入端连接所述第六传输门的输入端以及所述第七传输门的输入端并用于接收所述第五源线电压，所述第五传输门的第一控制端连接所述或门的第一输入端并用于接收读操作使能信号，所述第五传输门的第二控制端用于接收所述读操作使能信号的反相信号，所述第五传输门的输出端连接所述第六传输门的输出端、所述第七传输门的输出端、所述第八传输门的输出端以及所述第一开关的一端；
所述第六传输门的第一控制端连接所述或门的第二输入端并用于接收置位操作使能信号，所述第六传输门的第二控制端用于接收所述置位操作使能信号的反相信号；
所述第七传输门的第一控制端连接所述或门的第三输入端并用于接收初始化操作使能信号，所述第七传输门的第二控制端用于接收所述初始化操作使能信号的反相信号；
所述第八传输门的输入端用于接收所述第六源线电压，所述第八传输门的第一控制端连接所述第一与门的第一输入端并用于接收复位操作使能信号，所述第八传输门的第二控制端用于接收所述复位操作使能信号的反相信号；
所述第一与门的第二输入端连接所述第二与门的第一输入端和所述Y线-N线译码器的一个输出端，所述第一与门的输出端连接所述第二与门的输出端和所述第一开关的控制端；
所述或门的输出端连接所述第二与门的第二输入端；
所述第一开关的另一端作为所述第三选择电路的输出端。
可选的，所述层译码模块包括Z线-L线译码器、第四选择电路、L个第五选择电路、L个第二反相器以及L个第三电平移位电路，2Z＝L；
所述Z线-L线译码器的每个输入端对应连接一条层地址线，所述Z线-L线译码器的每个输出端对应连接一个第二反相器的输入端；
所述第四选择电路用于在不同操作使能信号的控制下，选择第一平面电极电压、第二平面电极电压、第三平面电极电压或者第四平面电极电压输出；
每个第五选择电路用于在不同操作使能信号的控制下，选择第五平面电极电压、第六平面电极电压、第七平面电极电压或者第八平面电极电压输出；
每个第二反相器的输出端对应连接一个第三电平移位电路的输入端；
每个第三电平移位电路的高压电源端连接所述第四选择电路的输出端，每个第三电平移位电路的低压电源端接地，每个第三电平移位电路的输出端对应连接一个平面电极和一个第五选择电路的输出端。
可选的，所述第五选择电路包括第九传输门、第十传输门、第十一传输门、第十二传输门、第十三传输门、第三与门、第四与门、第五与门、第六与门以及第二开关；
所述第九传输门的输入端用于接收所述第五源线电压，所述第九传输门的第一控制端连接所述第三与门的第一输入端和所述第十三传输门的第一控制端并用于接收读操作使能信号，所述第九传输门的第二控制端和所述第十三传输门的第二控制端用于接收所述读操作使能信号的反相信号，所述第九传输门的输出端连接所述第十传输门的输出端、所述第十一传输门的输出端、所述第十二传输门的输出端以及所述第二开关的一端；
所述第十传输门的输入端用于接收所述第六源线电压，所述第十传输门的第一控制端连接所述第四与门的第一输入端并用于接收置位操作使能信号，所述第十传输门的第二控制端用于接收所述置位操作使能信号的反相信号；
所述第十一传输门的输入端用于接收所述第七源线电压，所述第十一传输门的第一控制端连接所述第五与门的第一输入端并用于接收复位操作使能信号，所述第十一传输门的第二控制端用于接收所述复位操作使能信号的反相信号；
所述第十二传输门的输入端用于接收所述第八源线电压，所述第十二传输门的第一控制端连接所述第六与门的第一输入端并用于接收初始化操作使能信号，所述第十二传输门的第二控制端用于接收所述初始化操作使能信号的反相信号；
所述第三与门的第二输入端连接所述第四与门的第二输入端、所述第五与门的第二输入端、所述第六与门的第二输入端以及所述Y线-N线译码器的一个输出端；
所述第二开关的控制端连接所述第三与门的输出端、所述第四与门的输出端、所述第五与门的输出端以及所述第六与门的输出端，所述第二开关的另一端连接所述第十三传输门的输入端并作为所述第五选择电路的输出端；
所述第十三传输门的输出端对应连接一条读出线。
基于同样的发明构思，本发明还提供一种存储系统，包括上述三维阻变存储阵列以及上述译码电路。
本发明与现有技术相比，具有如下的优点和有益效果：
本发明提供的三维阻变存储阵列，包括选通层、位于所述选通层上方并且平行于所述选通层的L个平面电极以及M×N个垂直贯穿所述L个平面电极的柱状存储结构。所述选通层包括按照行方向排列的M条字线、按照列方向排列的N条源线以及M行、N列呈阵列排布的场效应晶体管，所述柱状存储结构包括柱状电极和包裹在所述柱状电极外壁的存储介质层，并且，位于同一行的场效应晶体管的栅极连接至同一字线，位于同一列的场效应晶体管的源极连接至同一源线，每个柱状电极的一端对应连接一个场效应晶体管的漏极，因此，所述柱状电极相当于阻变存储单元的一个电极，平面电极相当于阻变存储单元的另一个电极。本发明提供的三维阻变存储阵列的阻变存储单元的尺寸缩小受工艺极限，特别是受光刻刻蚀工艺的限制大大降低；每个阻变存储单元的尺寸由平面电极的厚度决定，而平面电极的厚度取决于电极材料的薄膜沉积工艺，现在的CMOS工艺已经可以轻松实现低厚度的高质量薄膜生长，因此单个阻变存储单元的尺寸可以做得很小。因此，本发明提供的三维阻变存储阵列实现了低成本的三维高密度存储。
本发明提供的译码电路，包括行译码模块、列译码模块以及层译码模块，分别向本发明的三维阻变存储阵列的字线、源线以及平面电极提供操作电压。在对所述三维阻变存储阵列进行读操作、置位操作以及初始化操作时，所述行译码模块向未被选中的字线提供的操作电压和所述列译码模块向被选中的源线提供的操作电压相等，所述列译码模块向未被选中的源线提供的操作电压和所述层译码模块向未被选中的平面电极提供的操作电压相等，且所述列译码模块向未被选中的源线提供的操作电压为所述层译码模块向被选中的平面电极提供的操作电压的二分之一；在对所述三维阻变存储阵列进行复位操作时，所述行译码模块向未被选中的字线提供的操作电压和所述层译码模块向被选中的平面电极提供的操作电压相等，所述列译码模块向未被选中的源线提供的操作电压和所述层译码模块向未被选中的平面电极提供的操作电压相等，且所述列译码模块向未被选中的源线提供的操作电压为所述列译码模块向被选中的源线提供的操作电压的二分之一。由于未被选中的源线和未被选中的平面电极的操作电压不为0V，与被选中的源线和被选中的平面电极的操作电压的压差减小，因而可以减少串扰的存在。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：
图1为本发明实施例的三维阻变存储阵列的结构示意图；
图2为本发明实施例的译码电路的电路结构示意图；
图3为本发明实施例的行译码模块的电路结构示意图；
图4为本发明实施例的第一选择电路的电路图；
图5为本发明实施例的第一电平移位电路的电路图；
图6为本发明实施例的列译码模块的电路结构示意图；
图7为本发明实施例的第三选择电路的电路图；
图8为本发明实施例的层译码模块的电路结构示意图；
图9为本发明实施例的第五选择电路的电路图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例1
本实施例提供一种三维阻变存储阵列，图1是所述三维阻变存储阵列的结构示意图，所述三维阻变存储阵列包括：
选通层，所述选通层包括按照行方向排列的M条字线WL、按照列方向排列的N条源线SL以及M行、N列呈阵列排布的场效应晶体管ST，其中，位于同一行的场效应晶体管ST的栅极连接至同一字线WL，位于同一列的场效应晶体管ST的源极连接至同一源线SL，M和N为正整数；
设置在所述选通层上方并且平行于所述选通层的L个平面电极HL，L为正整数；
M×N个垂直贯穿所述L个平面电极HL的柱状存储结构，所述柱状存储结构包括柱状电极PE和包裹在所述柱状电极PE外壁的存储介质层MO，每个柱状电极的一端对应连接一个场效应晶体管ST的漏极。
在本实施例中，所述场效应晶体管ST作为选通开关，所述柱状电极PE相当于阻变存储单元的一个电极，所述平面电极HL相当于阻变存储单元的另一个电极。进一步。所述柱状电极PE的材料可以为TiN、TaN、Pt、Al、重掺杂的多晶Si等导电材料；所述存储介质层MO的材料可以为HfOx、AlOx、TaOx、TiOx等具有稳定阻变存储功能的材料；所述平面电极HL的材料可以为TiN、TaN、Pt、Al、重掺杂的多晶Si等导电材料；所述字线WL和所述源线SL的材料可以为CMOS工艺常用的Al、Pt、TiN、重掺杂的多晶Si等导电材料。
本实施例提供的三维阻变存储阵列的阻变存储单元的尺寸缩小受工艺极限，特别是受光刻刻蚀工艺的限制大大降低；每个阻变存储单元的尺寸由所述平面电极HL的厚度决定，而所述平面电极HL的厚度取决于电极材料的薄膜沉积工艺，现在的CMOS工艺已经可以轻松实现低厚度的高质量薄膜生长，因此单个阻变存储单元的尺寸可以做得很小。因此，本实施例提供的三维阻变存储阵列实现了低成本的三维高密度存储。
实施例2
由于在单层的RRAM阵列中就有漏电流现象的存在，对于三维的RRAM阵列，随着对超高密度、超大容量需求的增加，存储层数也会不断增加。存储单元越来越多，存储的密度越来越大，存在的串扰就更加严重。因此，为了减小串扰问题，本实施例提供一种结构如图2所示的译码电路，用于向实施例1的三维阻变存储阵列20提供操作电压。参考图2，所述译码电路包括行译码模块21、列译码模块22以及层译码模块23。
具体地，所述行译码模块21用于向被选中的字线提供第一操作电压，向未被选中的字线提供第二操作电压；所述列译码模块22用于向被选中的源线提供第三操作电压，向未被选中的源线提供第四操作电压；所述层译码模块23用于向被选中的平面电极提供第五操作电压，向未被选中的平面电极提供第六操作电压。对所述三维阻变存储阵列20进行操作，包括对被选中的阻变存储单元进行读(READ)操作、置位(SET)操作、复位(RESET)操作以及初始化(FORMING)操作，其中，读操作是读取被选中的阻变存储单元存储的电荷，置位操作是将被选中的阻变存储单元由高阻态转换为低阻态，复位操作是将被选中的阻变存储单元由低阻态转换为高阻态，初始化操作是将所有的阻变存储单元变为高阻态。在对所述三维阻变存储阵列20进行读操作、置位操作以及初始化操作时，所述第二操作电压的电压值和所述第三操作电压的电压值相等，所述第四操作电压的电压值和所述第六操作电压的电压值相等，且所述第四操作电压的电压值为所述第五操作电压的电压值的二分之一；在对所述三维阻变存储阵列进行复位操作时，所述第二操作电压的电压值和所述第五操作电压的电压值相等，所述第四操作电压的电压值和所述第六操作电压的电压值相等，且所述第四操作电压的电压值为所述第三操作电压的电压值的二分之一。
下面结合表一说明如何对所述三维阻变存储阵列20进行读操作、置位操作、复位操作以及初始化操作：
表一
读操作 置位操作 复位操作 初始化操作
第一操作电压 1.5V～1.8V 2V～2.5V 3V～3.5V 1.2V～1.5V
第二操作电压 0V 0V 0V 0V
第三操作电压 0V 0V 2.5V～3V 0V
第四操作电压 0.15V～0.4V 1V～1.25V 1.25V～1.5V 2V～2.25V
第五操作电压 0.3V～0.8V 2V～2.5V 0V 4V～4.5V
第六操作电压 0.15V～0.4V 1V～1.25V 1.25V～1.5V 2V～2.25V
在对所述三维阻变存储阵列进行读操作时，所述第一操作电压的电压值为1.5V～1.8V，所述第二操作电压的电压值和所述第三操作电压的电压值为0V，所述第四操作电压的电压值和所述第六操作电压的电压值为0.15V～0.4V，所述第五操作电压的电压值为0.3V～0.8V；
在对所述三维阻变存储阵列进行置位操作时，所述第一操作电压的电压值为2V～2.5V，所述第二操作电压的电压值和所述第三操作电压的电压值为0V，所述第四操作电压的电压值和所述第六操作电压的电压值为1V～1.25V，所述第五操作电压的电压值为2V～2.5V；
在对所述三维阻变存储阵列进行复位操作时，所述第一操作电压的电压值为3V～3.5V，所述第二操作电压的电压值和所述第五操作电压的电压值为0V，所述第三操作电压的电压值为2.5V～3V，所述第四操作电压的电压值和所述第六操作电压的电压值为1.25V～1.5V；
在对所述三维阻变存储阵列进行初始化操作时，所述第一操作电压的电压值为1.2V～1.5V，所述第二操作电压的电压值和所述第三操作电压的电压值为0V，所述第四操作电压的电压值和所述第六操作电压的电压值为2V～2.25V，所述第五操作电压的电压值为4V～4.5V。
进一步，本实施例还提供一种所述行译码模块21的具体电路结构，图3是所述行译码模块21的电路结构示意图，所述行译码模块21包括X线-M线译码器31、第一选择电路32以及M个第一电平移位电路33，2X＝M。
具体地，所述X线-M线译码器31的每个输入端对应连接一条行地址线，所述X线-M线译码器31的每个输出端对应连接一个第一电平移位电路33的输入端。所述第一选择电路32用于在不同操作使能信号的控制下，选择第一字线电压、第二字线电压、第三字线电压或者第四字线电压输出。每个第一电平移位电路33的高压电源端连接所述第一选择电路32的输出端，每个第一电平移位电路33的低压电源端用于接收第五字线电压，每个电平移位电路33的输出端对应连接一条字线。
在进行读操作时，所述第一选择电路32在读操作使能信号的控制下，选择所述第一字线电压输出。所述X线-M线译码器31输出高电平“1”的输出端连接的第一电平移位电路33输出所述第一字线电压至被选中的字线，其余输出端连接的第一电平移位电路33输出所述第五字线电压至未被选中的字线；
在进行置位操作时，所述第一选择电路32在置位操作使能信号的控制下，选择所述第二字线电压输出。所述X线-M线译码器31输出高电平“1”的输出端连接的第一电平移位电路33输出所述第二字线电压至被选中的字线，其余输出端连接的第一电平移位电路33输出所述第五字线电压至未被选中的字线；
在进行复位操作时，所述第一选择电路32在复位操作使能信号的控制下，选择所述第三字线电压输出。所述X线-M线译码器31输出高电平“1”的输出端连接的第一电平移位电路33输出所述第三字线电压至被选中的字线，其余输出端连接的第一电平移位电路33输出所述第五字线电压至未被选中的字线；
在进行初始化操作时，所述第一选择电路32在初始化操作使能信号的控制下，选择所述第四字线电压输出。所述X线-M线译码器31输出高电平“1”的输出端连接的第一电平移位电路33输出所述第四字线电压至被选中的字线，其余输出端连接的第一电平移位电路33输出所述第五字线电压至未被选中的字线。
因此，所述第一字线电压的电压值与进行读操作时的所述第一操作电压的电压值相等，即所述第一字线电压的电压值为1.5V～1.8V；所述第二字线电压的电压值与进行置位操作时的所述第一操作电压的电压值相等，即所述第二字线电压的电压值为2V～2.5V；所述第三字线电压的电压值与进行复位操作时的所述第一操作电压的电压值相等，即所述第三字线电压的电压值为3V～3.5V；所述第四字线电压的电压值与进行初始化操作时的所述第一操作电压的电压值相等，即所述第四字线电压的电压值为1.2V～1.5V；所述第五字线电压的电压值与所述第二操作电压的电压值相等，即所述第五字线电压的电压值为0V。
在本实施例中，通过在不同操作使能信号的控制下，选择不同的字线电压输出至被选中的字线，可以达到限流的目的。
参考图4，本实施例还提供一种所述第一选择电路32的具体电路，所述第一选择电路32包括第一传输门TG1、第二传输门TG2、第三传输门TG3以及第四传输门TG4。
具体地，所述第一传输门TG1的输入端用于接收第一字线电压Vw1，所述第一传输门TG1的第一控制端用于接收读操作使能信号Rd，所述第一传输门TG1的第二控制端用于接收所述读操作使能信号Rd的反相信号所述第一传输门TG1的输出端连接所述第二传输门TG2的输出端、所述第三传输门TG3的输出端以及所述第四传输门TG4的输出端并作为所述第一选择电路32的输出端；所述第二传输门TG2的输入端用于接收第二字线电压Vw2，所述第二传输门TG2的第一控制端用于接收置位操作使能信号S，所述第二传输门TG2的第二控制端用于接收所述置位操作使能信号S的反相信号所述第三传输门TG3的输入端用于接收第三字线电压Vw3，所述第三传输门TG3的第一控制端用于接收复位操作使能信号Rs，所述第三传输门TG3的第二控制端用于接收所述复位操作使能信号Rs的反相信号所述第四传输门TG4的输入端用于接收第四字线电压Vw4，所述第四传输门TG4的控制端用于接收初始化操作使能信号Fm，所述第四传输门TG4的第一控制端用于接收所述初始化操作使能信号Fm的反相信号
在进行读操作时，所述读操作使能信号Rd有效，所述置位操作使能信号S、所述复位操作使能信号Rs以及所述初始化操作使能信号Fm无效，使所述第一传输门TG1导通，使所述第二传输门TG2、所述第三传输门TG3以及所述第四传输门TG4关闭，所述第一字线电压Vw1通过所述第一传输门TG1传输至每个第一电平移位电路33的高压电源端；
在进行置位操作时，所述置位操作使能信号S有效，所述读操作使能信号Rd、所述复位操作使能信号Rs以及所述初始化操作使能信号Fm无效，使所述第二传输门TG2导通，使所述第一传输门TG1、所述第三传输门TG3以及所述第四传输门TG4关闭，所述第二字线电压Vw2通过所述第二传输门TG2传输至每个第一电平移位电路33的高压电源端；
在进行复位操作时，所述复位操作使能信号Rs有效，所述置位操作使能信号S、所述读操作使能信号Rd以及所述初始化操作使能信号Fm无效，使所述第三传输门TG3导通，使所述第二传输门TG2、所述第一传输门TG1以及所述第四传输门TG4关闭，所述第三字线电压Vw3通过所述第三传输门TG3传输至每个第一电平移位电路33的高压电源端；
在进行初始化操作时，所述初始化操作使能信号Fm有效，所述置位操作使能信号S、所述复位操作使能信号Rs以及所述读操作使能信号Rd无效，使所述第四传输门TG4导通，使所述第二传输门TG2、所述第三传输门TG3以及所述第一传输门TG1关闭，所述第四字线电压Vw4通过所述第四传输门TG4传输至每个第一电平移位电路33的高压电源端。
参考图5，本实施例还提供一种所述第一电平移位电路33的具体电路结构，所述第一电平移位电路33包括第一NMOS管N1、第二NMOS管N2、第一PMOS管P1、第二PMOS管P2以及第三反相器A3。
具体地，所述第一NMOS管N1的栅极连接所述第三反相器A3的输入端并作为所述电平移位电路的输入端VI，所述第一NMOS管N1的源极连接所述第二NMOS管N2的源极并作为所述电平移位电路的低压电源端VSS，所述第一NMOS管N1的漏极连接所述第一PMOS管P1的漏极、所述第二PMOS管P2的栅极并作为所述电平移位电路的输出端VO；所述第二NMOS管N2的栅极连接所述第三反相器A3的输出端，所述第二NMOS管N2的漏极连接所述第二PMOS管P2的漏极以及所述第一PMOS管P1的栅极；所述第一PMOS管P1的源极连接所述第二PMOS管P2的源极并作为所述电平移位电路的高压电源端VDD。所述电平移位电路的工作原理如下：
当所述输入端VI接收逻辑低电平信号“0”时，所述第一NMOS管N1和所述第二PMOS管P2截止，所述第二NMOS管N2和所述第一PMOS管P1导通，所述输出端VO的电压被拉高至所述高压电源端VDD提供的高电源电压；
当所述输入端VI接收逻辑低电平信号“1”时，所述第一NMOS管N1和所述第二PMOS管P2导通，所述第二NMOS管N2和所述第一PMOS管P1截止，所述输出端VO的电压被拉低至所述电压电源端VSS提供的低电源电压。
进一步，本实施例还提供一种所述列译码模块22的具体电路结构，图6是所述列译码模块22的电路结构示意图，所述列译码模块22包括Y线-N线译码器61、第二选择电路62、N个第三选择电路63、N个第一反相器A1以及N个第二电平移位电路62，2Y＝N。
具体地，所述Y线-N线译码器61的每个输入端对应连接一条列地址线，所述Y线-N线译码器61的每个输出端对应连接一个第一反相器A1的输入端；所述第二选择电路62用于在不同操作使能信号的控制下，选择第一源线电压、第二源线电压、第三源线电压或者第四源线电压输出；每个第三选择电路63用于在不同操作使能信号的控制下，选择第五源线电压或者第六源线电压输出；每个第一反相器A1的输出端对应连接一个第二电平移位电路64的输入端；每个第二电平移位电路64的高压电源端连接所述第二选择电路62的输出端，每个第二电平移位电路64的低压电源端接地，每个第二电平移位电路64的输出端对应连接一条源线和一个第三选择电路63的输出端。
在进行读操作时，在读操作使能信号的控制下，所述第二选择电路62选择所述第一源线电压输出，所述第三选择电路63选择所述第五源线电压输出。所述Y线-N线译码器61输出高电平“1”的输出端连接的第二电平移位电路64的输出端被拉高至所述第五源线电压，即施加所述第五源线电压至被选中的源线，其余输出端连接的第二电平移位电路64输出所述第一源线电压至未被选中的源线；
在进行置位操作时，在置位操作使能信号的控制下，所述第二选择电路62选择所述第二源线电压输出，所述第三选择电路63选择所述第五源线电压输出。所述Y线-N线译码器61输出高电平“1”的输出端连接的第二电平移位电路64的输出端被拉高至所述第五源线电压，即施加所述第五源线电压至被选中的源线，其余输出端连接的第二电平移位电路64输出所述第二源线电压至未被选中的源线；
在进行复位操作时，在复位操作使能信号的控制下，所述第二选择电路62选择所述第三源线电压输出，所述第三选择电路63选择所述第六源线电压输出。所述Y线-N线译码器61输出高电平“1”的输出端连接的第二电平移位电路64的输出端被拉高至所述第六源线电压，即施加所述第六源线电压至被选中的源线，其余输出端连接的第二电平移位电路64输出所述第三源线电压至未被选中的源线；
在进行初始化操作时，在初始化操作使能信号的控制下，所述第二选择电路62选择所述第四源线电压输出，所述第三选择电路63选择所述第五源线电压输出。所述Y线-N线译码器61输出高电平“1”的输出端连接的第二电平移位电路64的输出端被拉高至所述第五源线电压，即施加所述第五源线电压至被选中的源线，其余输出端连接的第二电平移位电路64输出所述第四源线电压至未被选中的源线。
因此，所述第一源线电压的电压值与进行读操作时的所述第四操作电压的电压值相等，即所述第一源线电压的电压值为0.15V～0.4V；所述第二源线电压的电压值与进行置位操作时的所述第四操作电压的电压值相等，即所述第二源线电压的电压值为1V～1.25V；所述第三源线电压的电压值与进行复位操作时的所述第四操作电压的电压值相等，即所述第三源线电压的电压值为1.25V～1.5V；所述第四源线电压的电压值与进行初始化操作时的所述第四操作电压的电压值相等，即所述第四源线电压的电压值为2V～2.25V；所述第五源线电压的电压值与进行读操作、置位操作以及初始化操作时所述第三操作电压的电压值相等，即所述第五源线电压的电压值为0V；所述第六源线电压的电压值与进行复位操作时所述第三操作电压的电压值相等，即所述第五源线电压的电压值为2.5V～3V。
所述第二选择电路62的具体电路可以与图4所示的所述第一选择电路32的具体电路相同，所述第二电平移位电路64的具体电路可以与图5所示的所述第一电平移位电路33的具体电路相同。参考图7，本实施例还提供一种所述第三选择电路63的具体电路，所述第三选择电路63包括第五传输门TG5、第六传输门TG6、第七传输门TG7、第八传输门TG8、或门OR、第一与门AN1、第二与门AN2以及第一开关K1。
具体地，所述第五传输门TG5的输入端连接所述第六传输门TG6的输入端以及所述第七传输门TG7的输入端并用于接收所述第五源线电压Vs5，所述第五传输门TG5的第一控制端连接所述或门OR的第一输入端并用于接收读操作使能信号Rd，所述第五传输门TG5的第二控制端用于接收所述读操作使能信号Rd的反相信号所述第五传输门TG5的输出端连接所述第六传输门TG6的输出端、所述第七传输门TG7的输出端、所述第八传输门TG8的输出端以及所述第一开关K1的一端；
所述第六传输门TG6的第一控制端连接所述或门OR的第二输入端并用于接收置位操作使能信号S，所述第六传输门TG6的第二控制端用于接收所述置位操作使能信号S的反相信号
所述第七传输门TG7的第一控制端连接所述或门OR的第三输入端并用于接收初始化操作使能信号Fm，所述第七传输门TG7的第二控制端用于接收所述初始化操作使能信号Fm的反相信号
所述第八传输门TG8的输入端用于接收所述第六源线电压Vs6，所述第八传输门TG8的第一控制端连接所述第一与门AN1的第一输入端并用于接收复位操作使能信号Rs，所述第八传输门TG8的第二控制端用于接收所述复位操作使能信号Rs的反相信号
所述第一与门AN1的第二输入端连接所述第二与门AN2的第一输入端和所述Y线-N线译码器61的一个输出端，所述第一与门AN1的输出端连接所述第二与门AN2的输出端和所述第一开关K1的控制端；
所述或门OR的输出端连接所述第二与门AN2的第二输入端；
所述第一开关K1的另一端作为所述第三选择电路63的输出端。
本领域技术人员知晓所述第三选择电路63的工作原理，在此不再赘述。
进一步，本实施例还提供一种所述层译码模块23的具体电路结构，图8是所述层译码模块23的电路结构示意图，所述层译码模块23包括Z线-L线译码器81、第四选择电路82、L个第五选择电路83、L个第二反相器A2以及L个第三电平移位电路84，2Z＝L。
具体地，所述Z线-L线译码器81的每个输入端对应连接一条层地址线，所述Z线-L线译码器81的每个输出端对应连接一个第二反相器A2的输入端；所述第四选择电路82用于在不同操作使能信号的控制下，选择第一平面电极电压、第二平面电极电压、第三平面电极电压或者第四平面电极电压输出；每个第五选择电路83用于在不同操作使能信号的控制下，选择第五平面电极电压、第六平面电极电压、第七平面电极电压或者第八平面电极电压输出；每个第二反相器A2的输出端对应连接一个第三电平移位电路84的输入端；每个第三电平移位电路84的高压电源端连接所述第四选择电路82的输出端，每个第三电平移位电路84的低压电源端接地，每个第三电平移位电路84的输出端对应连接一个平面电极和一个第五选择电路83的输出端。
在进行读操作时，在读操作使能信号的控制下，所述第四选择电路82选择所述第一平面电极电压输出，所述第五选择电路83选择所述第五平面电极电压输出。所述Z线-L线译码器81输出高电平“1”的输出端连接的第三电平移位电路84的输出端被拉高至所述第五平面电极电压，即施加所述第五平面电极电压至被选中的平面电极，其余输出端连接的第三电平移位电路84输出所述第一平面电极电压至未被选中的平面电极；
在进行置位操作时，在置位操作使能信号的控制下，所述第四选择电路82选择所述第二平面电极电压输出，所述第五选择电路83选择所述第六平面电极电压输出。所述Z线-L线译码器81输出高电平“1”的输出端连接的第三电平移位电路84的输出端被拉高至所述第六平面电极电压，即施加所述第六平面电极电压至被选中的平面电极，其余输出端连接的第三电平移位电路84输出所述第二平面电极电压至未被选中的平面电极；
在进行复位操作时，在复位操作使能信号的控制下，所述第四选择电路82选择所述第三平面电极电压输出，所述第五选择电路83选择所述第七平面电极电压输出。所述Z线-L线译码器81输出高电平“1”的输出端连接的第三电平移位电路84的输出端被拉高至所述第七平面电极电压，即施加所述第七平面电极电压至被选中的平面电极，其余输出端连接的第三电平移位电路84输出所述第三平面电极电压至未被选中的平面电极；
在进行初始化操作时，在初始化操作使能信号的控制下，所述第四选择电路82选择所述第四平面电极电压输出，所述第五选择电路83选择所述第八平面电极电压输出。所述Z线-L线译码器81输出高电平“1”的输出端连接的第三电平移位电路84的输出端被拉高至所述第八平面电极电压，即施加所述第八平面电极电压至被选中的平面电极，其余输出端连接的第三电平移位电路84输出所述第四平面电极电压至未被选中的平面电极。
因此，所述第一平面电极的电压值与进行读操作时的所述第六操作电压的电压值相等，所述第五平面电极的电压值与进行读操作时的所述第五操作电压的电压值相等，即所述第一平面电极电压的电压值为0.15V～0.4V，所述第五平面电极的电压值为0.3V～0.8V；所述第二平面电极的电压值与进行置位操作时的所述第六操作电压的电压值相等，所述第六平面电极的电压值与进行置位操作时的所述第五操作电压的电压值相等，即所述第二平面电极电压的电压值为1V～1.25V，所述第六平面电极的电压值为2V～2.5V；所述第三平面电极的电压值与进行复位操作时的所述第六操作电压的电压值相等，所述第七平面电极的电压值与进行复位操作时的所述第五操作电压的电压值相等，即所述第三平面电极电压的电压值为1.25V～1.5V，所述第七平面电极的电压值为0V；所述第四平面电极的电压值与进行初始化操作时的所述第六操作电压的电压值相等，所述第八平面电极的电压值与进行初始化操作时的所述第五操作电压的电压值相等，即所述第四平面电极电压的电压值为2V～2.25V，所述第八平面电极的电压值为4V～4.5V。
所述第四选择电路82的具体电路可以与图4所示的所述第一选择电路32的具体电路相同，所述第三电平移位电路84的具体电路可以与图5所示的所述第一电平移位电路33的具体电路相同。参考图9，本实施例还提供一种所述第五选择电路83的具体电路，所述第五选择电路83包括第九传输门TG9、第十传输门TG10、第十一传输门TG11、第十二传输门TG12、第十三传输门TG13、第三与门AN3、第四与门AN4、第五与门AN5、第六与门AN6以及第二开关K2。
所述第九传输门TG9的输入端用于接收所述第五源线电压Vh5，所述第九传输门TG9的第一控制端连接所述第三与门AN3的第一输入端和所述第十三传输门TG13的第一控制端并用于接收读操作使能信号Rd，所述第九传输门TG9的第二控制端和所述第十三传输门TG13的第二控制端用于接收所述读操作使能信号Rd的反相信号所述第九传输门TG9的输出端连接所述第十传输门TG10的输出端、所述第十一传输门TG11的输出端、所述第十二传输门TG12的输出端以及所述第二开关K2的一端；
所述第十传输门TG10的输入端用于接收所述第六源线电压Vh6，所述第十传输门TG10的第一控制端连接所述第四与门AN4的第一输入端并用于接收置位操作使能信号S，所述第十传输门TG10的第二控制端用于接收所述置位操作使能信号S的反相信号
所述第十一传输门TG11的输入端用于接收所述第七源线电压Vh7，所述第十一传输门TG11的第一控制端连接所述第五与门AN5的第一输入端并用于接收复位操作使能信号Rs，所述第十一传输门TG11的第二控制端用于接收所述复位操作使能信号Rs的反相信号
所述第十二传输门TG12的输入端用于接收所述第八源线电压Vh8，所述第十二传输门TG12的第一控制端连接所述第六与门AN6的第一输入端并用于接收初始化操作使能信号Fm，所述第十二传输门TG12的第二控制端用于接收所述初始化操作使能信号Fm的反相信号
所述第三与门AN3的第二输入端连接所述第四与门AN4的第二输入端、所述第五与门AN5的第二输入端、所述第六与门AN6的第二输入端以及所述Y线-N线译码器81的一个输出端；
所述第二开关K2的控制端连接所述第三与门AN3的输出端、所述第四与门AN4的输出端、所述第五与门AN5的输出端以及所述第六与门AN6的输出端，所述第二开关K2的另一端连接所述第十三传输门TG13的输入端并作为所述第五选择电路83的输出端；
所述第十三传输门TG13的输出端对应连接一条读出线Readline。
本领域技术人员知晓所述第五选择电路83的工作原理，在此不再赘述。
本实施例提供的译码电路，由于未被选中的源线和未被选中的平面电极的操作电压不为0V，与被选中的源线和被选中的平面电极的操作电压的压差减小，因而可以减少串扰的存在。
实施例3
本实施例提供一种存储系统，包括实施例1提供的三维阻变存储阵列以及实施例2提供的译码电路。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种三维阻变存储阵列，其特征在于，包括：
选通层，所述选通层包括按照行方向排列的M条字线、按照列方向排列的N条源线以及M行、N列呈阵列排布的场效应晶体管，其中，位于同一行的场效应晶体管的栅极连接至同一字线，位于同一列的场效应晶体管的源极连接至同一源线，M和N为正整数；
设置在所述选通层上方并且平行于所述选通层的L个平面电极，L为正整数；
M×N个垂直贯穿所述L个平面电极的柱状存储结构，所述柱状存储结构包括柱状电极和包裹在所述柱状电极外壁的存储介质层，每个柱状电极的一端对应连接一个场效应晶体管的漏极。
2.一种译码电路，用于向权利要求1所述的三维阻变存储阵列提供操作电压，其特征在于，包括：
行译码模块，用于向被选中的字线提供第一操作电压，向未被选中的字线提供第二操作电压；
列译码模块，用于向被选中的源线提供第三操作电压，向未被选中的源线提供第四操作电压；
层译码模块，用于向被选中的平面电极提供第五操作电压，向未被选中的平面电极提供第六操作电压；
在对所述三维阻变存储阵列进行读操作、置位操作以及初始化操作时，所述第二操作电压的电压值和所述第三操作电压的电压值相等，所述第四操作电压的电压值和所述第六操作电压的电压值相等，且所述第四操作电压的电压值为所述第五操作电压的电压值的二分之一；
在对所述三维阻变存储阵列进行复位操作时，所述第二操作电压的电压值和所述第五操作电压的电压值相等，所述第四操作电压的电压值和所述第六操作电压的电压值相等，且所述第四操作电压的电压值为所述第三操作电压的电压值的二分之一。
3.根据权利要求2所述的译码电路，其特征在于，在对所述三维阻变存储阵列进行读操作时，所述第一操作电压的电压值为1.5V～1.8V，所述第二操作电压的电压值为0V，所述第五操作电压的电压值为0.3V～0.8V；
在对所述三维阻变存储阵列进行置位操作时，所述第一操作电压的电压值为2V～2.5V，所述第二操作电压的电压值为0V，所述第五操作电压的电压值为2V～2.5V；
在对所述三维阻变存储阵列进行复位操作时，所述第一操作电压的电压值为3V～3.5V，所述第二操作电压的电压值为0V，所述第三操作电压的电压值为2.5V～3V；
在对所述三维阻变存储阵列进行初始化操作时，所述第一操作电压的电压值为1.2V～1.5V，所述第二操作电压的电压值为0V，所述第五操作电压的电压值为4V～4.5V。
4.根据权利要求2所述的译码电路，其特征在于，所述行译码模块包括X线-M线译码器、第一选择电路以及M个第一电平移位电路，2X＝M；
所述X线-M线译码器的每个输入端对应连接一条行地址线，所述X线-M线译码器的每个输出端对应连接一个第一电平移位电路的输入端；
所述第一选择电路用于在不同操作使能信号的控制下，选择第一字线电压、第二字线电压、第三字线电压或者第四字线电压输出；
每个第一电平移位电路的高压电源端连接所述第一选择电路的输出端，每个第一电平移位电路的低压电源端用于接收第五字线电压，每个电平移位电路的输出端对应连接一条字线。
5.根据权利要求4所述的译码电路，其特征在于，所述第一选择电路包括第一传输门、第二传输门、第三传输门以及第四传输门；
所述第一传输门的输入端用于接收所述第一字线电压，所述第一传输门的第一控制端用于接收读操作使能信号，所述第一传输门的第二控制端用于接收所述读操作使能信号的反相信号，所述第一传输门的输出端连接所述第二传输门的输出端、所述第三传输门的输出端以及所述第四传输门的输出端并作为所述第一选择电路的输出端；
所述第二传输门的输入端用于接收所述第二字线电压，所述第二传输门的第一控制端用于接收置位操作使能信号，所述第二传输门的第二控制端用于接收所述置位操作使能信号的反相信号；
所述第三传输门的输入端用于接收所述第三字线电压，所述第三传输门的第一控制端用于接收复位操作使能信号，所述第三传输门的第二控制端用于接收所述复位操作使能信号的反相信号；
所述第四传输门的输入端用于接收所述第四字线电压，所述第四传输门的控制端用于接收初始化操作使能信号，所述第四传输门的第一控制端用于接收所述初始化操作使能信号的反相信号。
6.根据权利要求2所述的译码电路，其特征在于，所述列译码模块包括Y线-N线译码器、第二选择电路、N个第三选择电路、N个第一反相器以及N个第二电平移位电路，2Y＝N；
所述Y线-N线译码器的每个输入端对应连接一条列地址线，所述Y线-N线译码器的每个输出端对应连接一个第一反相器的输入端；
所述第二选择电路用于在不同操作使能信号的控制下，选择第一源线电压、第二源线电压、第三源线电压或者第四源线电压输出；
每个第三选择电路用于在不同操作使能信号的控制下，选择第五源线电压或者第六源线电压输出；
每个第一反相器的输出端对应连接一个第二电平移位电路的输入端；
每个第二电平移位电路的高压电源端连接所述第二选择电路的输出端，每个第二电平移位电路的低压电源端接地，每个第二电平移位电路的输出端对应连接一条源线和一个第三选择电路的输出端。
7.根据权利要求6所述的译码电路，其特征在于，所述第三选择电路包括第五传输门、第六传输门、第七传输门、第八传输门、或门、第一与门、第二与门以及第一开关；
所述第五传输门的输入端连接所述第六传输门的输入端以及所述第七传输门的输入端并用于接收所述第五源线电压，所述第五传输门的第一控制端连接所述或门的第一输入端并用于接收读操作使能信号，所述第五传输门的第二控制端用于接收所述读操作使能信号的反相信号，所述第五传输门的输出端连接所述第六传输门的输出端、所述第七传输门的输出端、所述第八传输门的输出端以及所述第一开关的一端；
所述第六传输门的第一控制端连接所述或门的第二输入端并用于接收置位操作使能信号，所述第六传输门的第二控制端用于接收所述置位操作使能信号的反相信号；
所述第七传输门的第一控制端连接所述或门的第三输入端并用于接收初始化操作使能信号，所述第七传输门的第二控制端用于接收所述初始化操作使能信号的反相信号；
所述第八传输门的输入端用于接收所述第六源线电压，所述第八传输门的第一控制端连接所述第一与门的第一输入端并用于接收复位操作使能信号，所述第八传输门的第二控制端用于接收所述复位操作使能信号的反相信号；
所述第一与门的第二输入端连接所述第二与门的第一输入端和所述Y线-N线译码器的一个输出端，所述第一与门的输出端连接所述第二与门的输出端和所述第一开关的控制端；
所述或门的输出端连接所述第二与门的第二输入端；
所述第一开关的另一端作为所述第三选择电路的输出端。
8.根据权利要求2所述的译码电路，其特征在于，所述层译码模块包括Z线-L线译码器、第四选择电路、L个第五选择电路、L个第二反相器以及L个第三电平移位电路，2Z＝L；
所述Z线-L线译码器的每个输入端对应连接一条层地址线，所述Z线-L线译码器的每个输出端对应连接一个第二反相器的输入端；
所述第四选择电路用于在不同操作使能信号的控制下，选择第一平面电极电压、第二平面电极电压、第三平面电极电压或者第四平面电极电压输出；
每个第五选择电路用于在不同操作使能信号的控制下，选择第五平面电极电压、第六平面电极电压、第七平面电极电压或者第八平面电极电压输出；
每个第二反相器的输出端对应连接一个第三电平移位电路的输入端；
每个第三电平移位电路的高压电源端连接所述第四选择电路的输出端，每个第三电平移位电路的低压电源端接地，每个第三电平移位电路的输出端对应连接一个平面电极和一个第五选择电路的输出端。
9.根据权利要求8所述的译码电路，其特征在于，所述第五选择电路包括第九传输门、第十传输门、第十一传输门、第十二传输门、第十三传输门、第三与门、第四与门、第五与门、第六与门以及第二开关；
所述第九传输门的输入端用于接收所述第五源线电压，所述第九传输门的第一控制端连接所述第三与门的第一输入端和所述第十三传输门的第一控制端并用于接收读操作使能信号，所述第九传输门的第二控制端和所述第十三传输门的第二控制端用于接收所述读操作使能信号的反相信号，所述第九传输门的输出端连接所述第十传输门的输出端、所述第十一传输门的输出端、所述第十二传输门的输出端以及所述第二开关的一端；
所述第十传输门的输入端用于接收所述第六源线电压，所述第十传输门的第一控制端连接所述第四与门的第一输入端并用于接收置位操作使能信号，所述第十传输门的第二控制端用于接收所述置位操作使能信号的反相信号；
所述第十一传输门的输入端用于接收所述第七源线电压，所述第十一传输门的第一控制端连接所述第五与门的第一输入端并用于接收复位操作使能信号，所述第十一传输门的第二控制端用于接收所述复位操作使能信号的反相信号；
所述第十二传输门的输入端用于接收所述第八源线电压，所述第十二传输门的第一控制端连接所述第六与门的第一输入端并用于接收初始化操作使能信号，所述第十二传输门的第二控制端用于接收所述初始化操作使能信号的反相信号；
所述第三与门的第二输入端连接所述第四与门的第二输入端、所述第五与门的第二输入端、所述第六与门的第二输入端以及所述Y线-N线译码器的一个输出端；
所述第二开关的控制端连接所述第三与门的输出端、所述第四与门的输出端、所述第五与门的输出端以及所述第六与门的输出端，所述第二开关的另一端连接所述第十三传输门的输入端并作为所述第五选择电路的输出端；
所述第十三传输门的输出端对应连接一条读出线。
10.一种存储系统，其特征在于，包括权利要求1所述的三维阻变存储阵列以及权利要求2至9任一项所述的译码电路。
CN201910623077.7A 2019-07-11 2019-07-11 三维阻变存储阵列、译码电路以及存储系统 Active CN110473579B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910623077.7A CN110473579B (zh) 2019-07-11 2019-07-11 三维阻变存储阵列、译码电路以及存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910623077.7A CN110473579B (zh) 2019-07-11 2019-07-11 三维阻变存储阵列、译码电路以及存储系统

Publications (2)

Publication Number Publication Date
CN110473579A true CN110473579A (zh) 2019-11-19
CN110473579B CN110473579B (zh) 2021-07-13

Family

ID=68507223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910623077.7A Active CN110473579B (zh) 2019-07-11 2019-07-11 三维阻变存储阵列、译码电路以及存储系统

Country Status (1)

Country Link
CN (1) CN110473579B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906700A (zh) * 2003-12-05 2007-01-31 桑迪士克3D公司 包含多个串联选择装置的nand存储阵列及其操作方法
CN101847647A (zh) * 2009-02-27 2010-09-29 夏普株式会社 非易失性半导体存储装置及其制造方法
US20120236620A1 (en) * 2011-03-15 2012-09-20 Jai-Hoon Sim Nonvolatile Memory Device and Manufacturing Method Thereof
CN102751436A (zh) * 2012-06-12 2012-10-24 清华大学 垂直选择管、存储单元、三维存储器阵列及其操作方法
US20140092671A1 (en) * 2012-03-29 2014-04-03 Panasonic Corporation Cross-point variable resistance nonvolatile memory device
CN104241521A (zh) * 2013-06-18 2014-12-24 北京大学 存储阵列及其操作方法和制造方法
CN105869670A (zh) * 2015-01-19 2016-08-17 华邦电子股份有限公司 电阻式随机存取存储器
US9715925B2 (en) * 2014-09-30 2017-07-25 Sandisk Technologies Llc Methods and apparatus for vertical cross point re-RAM array bias calibration
CN107644664A (zh) * 2017-09-27 2018-01-30 中国科学院上海微系统与信息技术研究所 三维垂直型存储器电路及位线与字线电压配置方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906700A (zh) * 2003-12-05 2007-01-31 桑迪士克3D公司 包含多个串联选择装置的nand存储阵列及其操作方法
CN101847647A (zh) * 2009-02-27 2010-09-29 夏普株式会社 非易失性半导体存储装置及其制造方法
US20120236620A1 (en) * 2011-03-15 2012-09-20 Jai-Hoon Sim Nonvolatile Memory Device and Manufacturing Method Thereof
US20140092671A1 (en) * 2012-03-29 2014-04-03 Panasonic Corporation Cross-point variable resistance nonvolatile memory device
CN102751436A (zh) * 2012-06-12 2012-10-24 清华大学 垂直选择管、存储单元、三维存储器阵列及其操作方法
CN104241521A (zh) * 2013-06-18 2014-12-24 北京大学 存储阵列及其操作方法和制造方法
US9715925B2 (en) * 2014-09-30 2017-07-25 Sandisk Technologies Llc Methods and apparatus for vertical cross point re-RAM array bias calibration
CN105869670A (zh) * 2015-01-19 2016-08-17 华邦电子股份有限公司 电阻式随机存取存储器
CN107644664A (zh) * 2017-09-27 2018-01-30 中国科学院上海微系统与信息技术研究所 三维垂直型存储器电路及位线与字线电压配置方法

Also Published As

Publication number Publication date
CN110473579B (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
CN106486152B (zh) 升压电压发生器及电压发生器
US8514605B2 (en) MRAM diode array and access method
CN102714057B (zh) 合并1t-1r近4f2存储器单元的非易失性存储器阵列体系结构
CN105814636B (zh) 用于识别存储于存储器单元阵列中的极值的设备及方法
TW584851B (en) MTJ MRAM parallel-parallel architecture
US8199558B2 (en) Apparatus for variable resistive memory punchthrough access method
KR102408216B1 (ko) 가변 필터 커패시턴스
CN105070735B (zh) 三维阻变存储器件及其操作方法
US9928899B2 (en) Flying and twisted bit line architecture for dual-port static random-access memory (DP SRAM)
CN106409334A (zh) 用于阻变元件阵列的ddr兼容的存储器电路架构
US8885386B2 (en) Write driver in sense amplifier for resistive type memory
TW200301561A (en) Magnetic random access memory and the manufacturing method thereof
CN105070315B (zh) Sram存储单元、sram电路及其读写方法
CN105556608A (zh) 半导体存储装置
EP3198603A1 (en) Magnetic field-assisted memory operation
Zhao et al. Design and analysis of crossbar architecture based on complementary resistive switching non-volatile memory cells
CN110021317A (zh) 用于单板配置和存储器阵列操作的设备和方法
CN112382319A (zh) 一种自参考存储结构和存算一体电路
CN113517008A (zh) 一种动态钳位存内计算电路、存储器以及电子设备
CN110473579A (zh) 三维阻变存储阵列、译码电路以及存储系统
Levisse et al. Functionality enhanced memories for edge-AI embedded systems
CN100476993C (zh) 磁扰降低的半导体存储装置
CN115035928A (zh) 基于单个mtj的超紧凑cam阵列及其操作方法
CN106256004B (zh) 半导体存储设备
CN107644664A (zh) 三维垂直型存储器电路及位线与字线电压配置方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Zhang Feng

Inventor after: Gao Qi

Inventor after: Chen Feihong

Inventor before: Zhang Feng

GR01 Patent grant
GR01 Patent grant