CN110444588A - 能降低正向导通压降的沟槽igbt器件 - Google Patents
能降低正向导通压降的沟槽igbt器件 Download PDFInfo
- Publication number
- CN110444588A CN110444588A CN201910773747.3A CN201910773747A CN110444588A CN 110444588 A CN110444588 A CN 110444588A CN 201910773747 A CN201910773747 A CN 201910773747A CN 110444588 A CN110444588 A CN 110444588A
- Authority
- CN
- China
- Prior art keywords
- conduction type
- region
- conduction
- floating
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007667 floating Methods 0.000 claims abstract description 102
- 230000001413 cellular effect Effects 0.000 claims abstract description 80
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 230000003834 intracellular effect Effects 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种能降低正向导通压降的沟槽IGBT器件，其每个元胞内包括两个相邻的元胞沟槽，元胞内相邻的元胞沟槽间设置第二导电类型第二发射区以及第一导电类型载流子存贮区；在第一导电类型载流子存贮区的下方设置浮空区域，所述浮空区域的两端与元胞内两元胞沟槽的外侧壁接触，所述浮空区域包括第一导电类型浮空区以及第二导电类型浮空区，第二导电类型第二发射区、第一导电类型载流子存贮区的两端分别与两元胞沟槽的侧壁接触；发射极金属与第一导电类型发射区、第二导电类型第一发射区以及第二导电类型第二发射区欧姆接触。本发明提高载流子存贮层的掺杂浓度，能有效降低正向导通压降以及开关损耗。
Description
技术领域
本发明涉及一种沟槽型IGBT器件，尤其是一种能降低正向导通压降的沟槽IGBT器件，属于沟槽IGBT器件的技术领域。
背景技术
绝缘栅双极型晶体管(IGBT)是一种MOS场效应与双极型晶体管复合的新型电力电子器件。它不但具有MOSFET输入电阻大，易于驱动，控制简单的优点；又具有双极型晶体管导通压降低，通态电流大的优点。现已成为现代电力电子电路中的核心元器件之一，广泛应用于交通、能源、工业、家用电器等领域。
从IGBT发明以来，人们不断致力于改善IGBT的特性，目前英飞凌商用的IGBT已发展至第七代，从最初的PT型发展至NPT型，后来又发展到FS型。栅极结构也从最初的平面型发展到沟槽型结构。IGBT性能的改善主要围绕导通压降VCE，关断损耗EOFF和安全工作区SOA三方面展开。
为降低导通压降VCE，提出了具有载流子存贮层的CSTBT结构，使IGBT发射极一侧载流子浓度分布得到极大的改善，从而降低IGBT器件的正向导通压降。对于CSTBT结构，载流子存贮层的掺杂浓度越高，导通压降越低，但会使得IGBT器件的耐压也越低。对于N型IGBT器件，为解决上述矛盾，提出了具有浮空P层的CSTBT结构，但相关结构的载流子存贮层位于P型基区下方，载流子存贮层不但影响P型基区浓度分布，而且由于P型基区结深较大，因此要形成深而浓度高的载流子存贮层具有技术困难。而浮空P区则位于有效沟道附近，影响IGBT的器件性能。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种能降低正向导通压降的沟槽IGBT器件，其提高载流子存贮层的掺杂浓度，能有效降低正向导通压降以及开关损耗。
按照本发明提供的技术方案，所述能降低正向导通压降的沟槽IGBT器件，包括具有第一导电类型的半导体基板以及设置于所述半导体基板中心区的元胞区，元胞区内的元胞采用沟槽结构，元胞沟槽位于半导体基板内；
在沟槽IGBT器件的截面上，每个元胞内包括两个相邻的元胞沟槽，在元胞沟槽内的侧壁以及底壁上均生长有绝缘氧化层，在生长有绝缘氧化层的元胞沟槽内填充栅极多晶硅；所述栅极多晶硅通过覆盖元胞沟槽槽口的绝缘介质层与半导体基板正面上的发射极金属绝缘隔离；
在每个元胞沟槽的外侧设置第二导电类型基区，第二导电类型基区与相邻元胞沟槽的外侧接触；在第二导电类型基区内设置第一导电类型发射区以及第二导电类型第一发射区，第二导电类型第一发射区位于第一导电类型发射区的外侧，且第一导电类型发射区与相邻元胞沟槽的外侧壁接触；
元胞内相邻的元胞沟槽间设置第二导电类型第二发射区以及设置于所述第二导电类型第二发射区正下方的第一导电类型载流子存贮区，所述第二导电类型第二发射区在半导体基板内的结深小于第二导电类型基区在半导体基板内的结深；
在第一导电类型载流子存贮区的下方设置浮空区域，所述浮空区域的两端与元胞内两元胞沟槽的外侧壁接触，所述浮空区域包括第一导电类型浮空区以及第二导电类型浮空区，第二导电类型第二发射区、第一导电类型载流子存贮区的两端分别与两元胞沟槽的侧壁接触；发射极金属与第一导电类型发射区、第二导电类型第一发射区以及第二导电类型第二发射区欧姆接触。
第二导电类型基区、浮空区域均位于元胞沟槽槽底的上方；所述浮空区域内包括两个第一导电类型浮空区以及一个第二导电类型浮空区，两个第一导电类型浮空区位于第二导电类型浮空区的两端且与第二导电类型浮空区接触，第一导电类型浮空区还与相邻元胞沟槽的外侧壁接触。
所述第一导电类型载流子存贮区的掺杂浓度为1e16cm-3～1e18cm-3，第一导电类型载流子存贮区的结深为1μm～5μm。
所述第二导电类型浮空区的掺杂浓度为1e17cm-3～5e18cm-3，第一导电类型浮空区的掺杂浓度为5e13cm-3～1e16cm-3。
所述半导体基板包括第一导电类型漂移区以及与所述第一导电类型漂移区邻接的第一导电类型场截止层，元胞沟槽位于第一导电类型漂移区内，发射极金属支撑于第一导电类型漂移区上；
在第一导电类型场截止层上设置第二导电类型集电区，在第二导电类型集电区上设置集电极金属层，所述集电极金属层与第二导电类型集电区欧姆接触，第一导电类型场截止层位于第二导电类型集电区与第一导电类型漂移区间。
所述半导体基板的材料包括体硅、碳化硅、砷化镓或磷化铟；所述第二导电类型第一发射区的掺杂浓度大于第二导电类型基区的掺杂浓度。
所述浮空区域内包括若干第一导电类型浮空区以及第二导电类型浮空区，第一导电类型浮空区与第二导电类型浮空区交替分布，第一导电类型浮空区与半导体基板的掺杂浓度相同。
所述“第一导电类型”和“第二导电类型”两者中，对于N型IGBT器件，第一导电类型指N型，第二导电类型为P型；对于P型IGBT件，第一导电类型与第二导电类型所指的类型与N型功率半导体器件正好相反。
本发明的优点：第一导电类型载流子存贮区位于第二导电类型第二发射区的正下方，由于第二导电类型第二发射区的结深比第二导电类型基区浅，因此，使得第一导电类型载流子存贮区更有利于形成高浓度，深结深的浓度分布。第一导电类型载流子存贮区的下方具有第二导电类型浮空区和第一导电类型浮空区，第二导电类型浮空区在阻断状态下，辅助耗尽第一导电类型浮空区，从而防止因第一导电类型载流子存贮区浓度的增加而导致的耐压降低；与现有的IGBT器件相比，能有效提高载流子存贮层的掺杂浓度，能有效降低正向导通压降以及开关损耗。
附图说明
图1为本发明的一种实施结构示意图。
图2为本发明的另一种实施结构示意图。
附图标记说明：1-发射极金属、2-绝缘介质层、3-N+发射区、4-P+第一发射区、5-P+第二发射区、6-绝缘氧化层、7-栅极多晶硅、8-P型基区、9-N型载流子存贮区、10-P型浮空区、11-N型浮空区、12-N型漂移区、13-N+场截止层、14-P+集电区、15-集电极金属层以及16-元胞沟槽。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1所示：为了提高载流子存贮层的掺杂浓度，能有效降低正向导通压降以及开关损耗，以N型IGBT器件为例，本发明包括具有N导电类型的半导体基板以及设置于所述半导体基板中心区的元胞区，元胞区内的元胞采用沟槽结构，元胞沟槽16位于半导体基板内；
在沟槽IGBT器件的截面上，每个元胞内包括两个相邻的元胞沟槽16，在元胞沟槽16内的侧壁以及底壁上均生长有绝缘氧化层6，在生长有绝缘氧化层6的元胞沟槽16内填充栅极多晶硅7；所述栅极多晶硅7通过覆盖元胞沟槽16槽口的绝缘介质层2与半导体基板正面上的发射极金属1绝缘隔离；
在每个元胞沟槽15的外侧设置P型基区8，P型基区8与相邻元胞沟槽16的外侧接触；在P型基区8内设置N+发射区3以及P+第一发射区4，P+第一发射区4位于N+发射区3的外侧，且N+发射区3与相邻元胞沟槽15的外侧壁接触；
元胞内相邻的元胞沟槽16间设置P+第二发射区5以及设置于所述P+第二发射区5正下方的N型载流子存贮区9，所述P+第二发射区5在半导体基板内的结深小于P型基区8在半导体基板内的结深；
在N型载流子存贮区9的下方设置浮空区域，所述浮空区域的两端与元胞内两元胞沟槽16的外侧壁接触，所述浮空区域包括N型浮空区11以及P型浮空区10，P+第二发射区5、N型载流子存贮区9的两端分别与两元胞沟槽16的侧壁接触；发射极金属1与N+发射区3、P+第一发射区4以及P+第二发射区5欧姆接触。
具体地，所述半导体基板的材料包括体硅、碳化硅、砷化镓或磷化铟；半导体基板的材料可以根据实际需要进行选择，此处不再赘述。元胞区一般位于半导体基板的中心区，当然，对于IGBT器件，在元胞区的外圈还需要有终端保护区，利用终端保护区能提高元胞区的耐压，终端保护区的具体可以选用现有常用的结构形式，终端保护区、元胞区间的具体配合以及位置关系均与现有相一致，具体为本技术领域的技术人员所熟知，此处不再赘述。
本发明实施例中，元胞区内包括若干元胞，元胞区内的元胞采用沟槽结构，元胞沟槽16位于半导体基板内，元胞沟槽16的深度小于半导体基板的厚度，元胞沟槽16的槽口与半导体基板的正面对应。具体实施时，每个元胞内包括两个元胞沟槽16，其中，在每个元胞沟槽16内的侧壁以及底壁均生长绝缘氧化层6，所述绝缘氧化层6为二氧化硅层，绝缘氧化层6可以通过热氧化生长得到，具体得到绝缘氧化层6的过程与现有相一致，具体为本技术领域的技术人员所熟知，此处不再赘述。在每个元胞沟槽16内均填充有栅极多晶硅7，所述栅极多晶硅7为导电多晶硅，栅极多晶硅7通过绝缘氧化层6能与元胞沟槽16的侧壁以及底壁绝缘隔离，通过栅极多晶硅7能形成IGBT器件的栅电极。在半导体基板的正面设置发射极金属1，发射极金属1通过绝缘介质层2与栅极多晶硅7绝缘隔离，绝缘介质层2可以采用现有常用的绝缘材料。
在每个元胞沟槽16的外侧均设置P型基区8，P型基区8位于元胞沟槽16槽底的上方，P型基区8与相邻元胞沟槽16的外侧壁接触。在P型基区8内设置N+发射区3以及P+第一发射区4，所述P+第一发射区4的掺杂浓度大于P型基区8的掺杂浓度。在P型基区8内，P+第一发射区4位于N+发射区3的外侧，N+发射区3与P+第一发射区4接触，且N+发射区3与相邻元胞沟槽16的外侧壁接触。
元胞内两个元胞沟槽16之间设置P+第二发射区5，在P+第二发射区5的下方设置N型载流子存贮区9，P+第二发射区5、N型载流子存贮区9相应的两端分别与元胞内两个元胞沟槽16的外侧壁接触，P+第二发射区5的结深小于P型基区8的结深。P+第二发射区5的掺杂浓度可与P+第一发射区4相同。
在N型载流子存贮区9的下方设置浮空区域(浮空区域与P型基区8位置无关，但是浮空区域的结深小于元胞沟槽16的深度)，浮空区域的两端分别与元胞内两元胞沟槽16相应的外侧壁接触，浮空区域包括N型浮空区11以及P型浮空区10，N型浮空区11与P型浮空区10相邻。
发射极金属1与N+发射区3、P+第一发射区4以及P+第二发射区5欧姆接触，从而通过发射极金属1能形成IGBT器件的发射极，通过发射极金属1能将元胞区内的元胞相互连接成一体。
具体实施时，所述N型载流子存贮区9的掺杂浓度为1e16cm-3～1e18cm-3，N型载流子存贮区9的结深为1μm～5μm。所述P型浮空区10的掺杂浓度为1e17cm-3～5e18cm-3，N型浮空区11的掺杂浓度为5e13cm-3～1e16cm-3。
图1中，浮空区域均位于元胞沟槽16槽底的上方，浮空区域具有一P型浮空区10以及一N型浮空区11，其中，P型浮空区10的长度大于N型浮空区11的长度，P型浮空区10的一端与一元胞沟槽16的外侧壁接触，P型浮空区10的另一端与N型浮空区11的一端连接，N型浮空区11的另一端与元胞沟槽16的外侧壁接触。
如图2所示，所述浮空区域内包括两个N型浮空区11以及一个P型浮空区10，两个N型浮空区11位于P型浮空区10的两端且与P型浮空区10接触，N型浮空区11还与相邻元胞沟槽16的外侧壁接触。具体实施时，所述浮空区域内包括若干N型浮空区11以及P型浮空区11，N型浮空区11与P型浮空区10交替分布，N型浮空区11可与半导体基板的掺杂浓度相同。浮空区域内N型浮空区11以及P型浮空区10的数量可以根据需要进行选择，此处不再赘述。
进一步地，所述半导体基板包括N型漂移区12以及与所述N类型漂移区12邻接的N+场截止层13，元胞沟槽16位于N型漂移区12内，发射极金属1支撑于N型漂移区12上；
在N+场截止层13上设置P+集电区14，在P+集电区14上设置集电极金属层15，所述集电极金属层15与第二导电类型集电区欧姆接触，第一导电类型场截止层位于第二导电类型集电区与第一导电类型漂移区间。
本发明实施例中，N型漂移区12的厚度大于N+场截止层13的厚度，N型漂移区12的掺杂浓度低于N+场截止层13的掺杂浓度。元胞沟槽16在N型漂移区12内，元胞沟槽16的深度小于N型漂移区12的厚度，同时，P型基区8、N+发射区3、P+第一发射区4、P+第二发射区5、N型载流子存贮区9以及浮空区域均位于N型漂移区12内。具体实施时，通过P+集电区14以及集电极金属层15能形成IGBT器件的集电极。
本发明N型载流子存贮区9位于P+第二发射区5的正下方，由于P+第二发射区5的结深比P型基区8浅，因此，使得N型载流子存贮区9更有利于形成高浓度，深结深的浓度分布。本发明N型载流子存贮区9的下方具有P型浮空区10和N型浮空区11，P型浮空区10在阻断状态下，辅助耗尽N型浮空区11，从而防止因N型载流子存贮区9浓度的增加而导致的耐压降低；与现有的IGBT器件相比，能有效提高载流子存贮层的掺杂浓度，能有效降低正向导通压降以及开关损耗。
Claims (7)
1.一种能降低正向导通压降的沟槽IGBT器件，包括具有第一导电类型的半导体基板以及设置于所述半导体基板中心区的元胞区，元胞区内的元胞采用沟槽结构，元胞沟槽位于半导体基板内；其特征是：
在沟槽IGBT器件的截面上，每个元胞内包括两个相邻的元胞沟槽，在元胞沟槽内的侧壁以及底壁上均生长有绝缘氧化层，在生长有绝缘氧化层的元胞沟槽内填充栅极多晶硅；所述栅极多晶硅通过覆盖元胞沟槽槽口的绝缘介质层与半导体基板正面上的发射极金属绝缘隔离；
在每个元胞沟槽的外侧设置第二导电类型基区，第二导电类型基区与相邻元胞沟槽的外侧接触；在第二导电类型基区内设置第一导电类型发射区以及第二导电类型第一发射区，第二导电类型第一发射区位于第一导电类型发射区的外侧，且第一导电类型发射区与相邻元胞沟槽的外侧壁接触；
元胞内相邻的元胞沟槽间设置第二导电类型第二发射区以及设置于所述第二导电类型第二发射区正下方的第一导电类型载流子存贮区，所述第二导电类型第二发射区在半导体基板内的结深小于第二导电类型基区在半导体基板内的结深；
在第一导电类型载流子存贮区的下方设置浮空区域，所述浮空区域的两端与元胞内两元胞沟槽的外侧壁接触，所述浮空区域包括第一导电类型浮空区以及第二导电类型浮空区，第二导电类型第二发射区、第一导电类型载流子存贮区的两端分别与两元胞沟槽的侧壁接触；发射极金属与第一导电类型发射区、第二导电类型第一发射区以及第二导电类型第二发射区欧姆接触。
2.根据权利要求1所述的能降低正向导通压降的沟槽IGBT器件，其特征是：第二导电类型基区、浮空区域均位于元胞沟槽槽底的上方；所述浮空区域内包括两个第一导电类型浮空区以及一个第二导电类型浮空区，两个第一导电类型浮空区位于第二导电类型浮空区的两端且与第二导电类型浮空区接触，第一导电类型浮空区还与相邻元胞沟槽的外侧壁接触。
3.根据权利要求1所述的能降低正向导通压降的沟槽IGBT器件，其特征是：所述第一导电类型载流子存贮区的掺杂浓度为1e16cm-3～1e18cm-3，第一导电类型载流子存贮区的结深为1μm～5μm。
4.根据权利要求1或3所述的能降低正向导通压降的沟槽IGBT器件，其特征是：所述第二导电类型浮空区的掺杂浓度为1e17cm-3～5e18cm-3，第一导电类型浮空区的掺杂浓度为5e13cm-3～1e16cm-3。
5.根据权利要求1所述的能降低正向导通压降的沟槽IGBT器件，其特征是：所述半导体基板包括第一导电类型漂移区以及与所述第一导电类型漂移区邻接的第一导电类型场截止层，元胞沟槽位于第一导电类型漂移区内，发射极金属支撑于第一导电类型漂移区上；
在第一导电类型场截止层上设置第二导电类型集电区，在第二导电类型集电区上设置集电极金属层，所述集电极金属层与第二导电类型集电区欧姆接触，第一导电类型场截止层位于第二导电类型集电区与第一导电类型漂移区间。
6.根据权利要求5所述的能降低正向导通压降的沟槽IGBT器件，其特征是：所述半导体基板的材料包括体硅、碳化硅、砷化镓或磷化铟；所述第二导电类型第一发射区的掺杂浓度大于第二导电类型基区的掺杂浓度。
7.根据权利要求1所述的能降低正向导通压降的沟槽IGBT器件，其特征是：所述浮空区域内包括若干第一导电类型浮空区以及第二导电类型浮空区，第一导电类型浮空区与第二导电类型浮空区交替分布，第一导电类型浮空区与半导体基板的掺杂浓度相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910773747.3A CN110444588B (zh) | 2019-08-21 | 2019-08-21 | 能降低正向导通压降的沟槽igbt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910773747.3A CN110444588B (zh) | 2019-08-21 | 2019-08-21 | 能降低正向导通压降的沟槽igbt器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110444588A true CN110444588A (zh) | 2019-11-12 |
| CN110444588B CN110444588B (zh) | 2022-11-25 |
Family
ID=68436880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910773747.3A Active CN110444588B (zh) | 2019-08-21 | 2019-08-21 | 能降低正向导通压降的沟槽igbt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110444588B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266133A (ja) * | 2006-03-27 | 2007-10-11 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| CN101694850A (zh) * | 2009-10-16 | 2010-04-14 | 电子科技大学 | 一种具有p型浮空层的载流子存储槽栅igbt |
| CN107799582A (zh) * | 2017-10-20 | 2018-03-13 | 电子科技大学 | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 |
| CN107799587A (zh) * | 2017-10-20 | 2018-03-13 | 电子科技大学 | 一种逆阻型igbt及其制造方法 |
| CN108899363A (zh) * | 2018-08-29 | 2018-11-27 | 江苏中科君芯科技有限公司 | 能降低导通压降和关断损耗的沟槽栅igbt器件 |
| CN108899370A (zh) * | 2018-08-22 | 2018-11-27 | 江苏中科君芯科技有限公司 | 集成电阻区的vdmos器件 |
-
2019
- 2019-08-21 CN CN201910773747.3A patent/CN110444588B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266133A (ja) * | 2006-03-27 | 2007-10-11 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| CN101694850A (zh) * | 2009-10-16 | 2010-04-14 | 电子科技大学 | 一种具有p型浮空层的载流子存储槽栅igbt |
| CN107799582A (zh) * | 2017-10-20 | 2018-03-13 | 电子科技大学 | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 |
| CN107799587A (zh) * | 2017-10-20 | 2018-03-13 | 电子科技大学 | 一种逆阻型igbt及其制造方法 |
| CN108899370A (zh) * | 2018-08-22 | 2018-11-27 | 江苏中科君芯科技有限公司 | 集成电阻区的vdmos器件 |
| CN108899363A (zh) * | 2018-08-29 | 2018-11-27 | 江苏中科君芯科技有限公司 | 能降低导通压降和关断损耗的沟槽栅igbt器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110444588B (zh) | 2022-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102683403B (zh) | 一种沟槽栅电荷存储型igbt | |
| CN103383958B (zh) | 一种rc-igbt器件及其制作方法 | |
| CN106067480B (zh) | 一种双通道rc-ligbt器件及其制备方法 | |
| CN105322002B (zh) | 反向传导igbt | |
| KR101811895B1 (ko) | 전력 반도체 소자 | |
| CN108389901A (zh) | 一种载流子存储增强型超结igbt | |
| CN107275381B (zh) | 一种双重载流子存储增强的igbt | |
| CN107195678B (zh) | 一种载流子存储增强的超结igbt | |
| CN110379852A (zh) | 能降低米勒电容的沟槽型igbt器件 | |
| CN109427869A (zh) | 一种半导体器件 | |
| CN104701380B (zh) | 一种双向mos型器件及其制造方法 | |
| CN102842612A (zh) | 具有埋岛结构的绝缘栅双极型晶体管 | |
| CN106098762A (zh) | 一种rc‑igbt器件及其制备方法 | |
| CN105993076B (zh) | 一种双向mos型器件及其制造方法 | |
| CN109192774A (zh) | 栅极双箝位的igbt器件 | |
| CN104319287A (zh) | 一种沟槽栅型半导体器件结构及其制作方法 | |
| CN112201690A (zh) | Mosfet晶体管 | |
| CN208580747U (zh) | 栅极双箝位的igbt器件 | |
| CN107134488B (zh) | 一种载流子存储增强的绝缘栅双极型晶体管 | |
| CN102354706A (zh) | 一种具有p型埋岛结构的沟槽型绝缘栅双极型晶体管 | |
| CN109801911A (zh) | 一种混合元胞型集成igbt器件 | |
| CN106098764A (zh) | 一种双通道rc‑ligbt器件及其制备方法 | |
| CN112271208A (zh) | 碳化硅单栅极双沟道晶闸管输运igbt及制造方法 | |
| CN207602575U (zh) | 提升抗闩锁能力的低通态压降igbt | |
| CN208570614U (zh) | 一种绝缘栅双极型半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |