CN110444546A - 驱动背板及其制造方法 - Google Patents
驱动背板及其制造方法 Download PDFInfo
- Publication number
- CN110444546A CN110444546A CN201810421224.8A CN201810421224A CN110444546A CN 110444546 A CN110444546 A CN 110444546A CN 201810421224 A CN201810421224 A CN 201810421224A CN 110444546 A CN110444546 A CN 110444546A
- Authority
- CN
- China
- Prior art keywords
- layer
- contact hole
- metal layer
- driving backboard
- bypass portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 99
- 229910052751 metal Inorganic materials 0.000 claims abstract description 99
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 229920005591 polysilicon Polymers 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000010586 diagram Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 239000013078 crystal Substances 0.000 claims 1
- 238000005336 cracking Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 186
- 239000000463 material Substances 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供了驱动背板及其制造方法，其中，驱动背板包括：一基板，一缓冲层，形成于基板上；一多晶硅层，形成于缓冲层上；若干绝缘层，形成于多晶硅层上，绝缘层具有若干同心的接触孔，接触孔露出多晶硅层；一第一金属层，形成于绝缘层上，第一金属层通过接触孔电连接多晶硅层；一接触孔层，形成于第一金属层上；以及一第二金属层，形成于接触孔层上，第二金属层的走线具有至少一非直线型的绕开部，绕开部自接触孔的一侧绕过接触孔，绕开部与接触孔的间距至少大于1um。本发明能够防止当接触孔位置的接触孔层有开裂而导致分别位于接触孔层上下的第一信号线与第二信号线直接短路的现象的发生，提高器件的稳定性。
Description
技术领域
本发明涉及显示器件领域，尤其涉及一种高像素AMOLED显示器件中的驱动背板及其制造方法。
背景技术
随着手机等移动应用终端屏幕对显示效果要求越来越高，对屏幕分辨率的要求也不断提高。因应市场的需求AMOLED显示面板也需要高分辨率化，高PPI化，相应的对高像素AMOLED显示面板的走线设计有特别的要求。
由于分辨率越来越高，各个走线在产品中的密度越来越高，为了有效利用面积，在设计允许的情况下经常采用导电的金属层上下交叠，中间用氧化硅或氮化硅隔开，防止短路的方式来设计走线。这种设计在普通分辨率产品的情况下没有问题，但是在高像素产品情况下则容易产生上下层走线的短路——例如：电源走线与信号走线之间的交叠的位置底下有接触孔的情况下很容易由于中间起绝缘作用的接触孔层开裂，而导致上下层之间短路，造成产品不良。
图1为现有技术的驱动背板的局部走线示意图。图2为图1中A-A方向的剖面图。如图1和2所示，现有技术的驱动背板包括基板1、缓冲层2、多晶硅层3、第一绝缘层4、第一金属层5、接触孔层6以及第二金属层7。其中，缓冲层2形成于基板1上。多晶硅层3形成于缓冲层2上。第一绝缘层4形成于多晶硅层3上，绝缘层4具有若干接触孔8，接触孔8露出多晶硅层3。第一金属层5形成于绝缘层4上，第一金属层5通过接触孔8电连接多晶硅层3。接触孔层6形成于第一金属层5上。第二金属层7形成于接触孔层6上。其中，第一金属层5是信号走线，用于传输驱动背板的信号，第二金属层7是电源走线，用于对驱动背板供电。由于在高像素产品情况下，第一金属层5与第二金属层7之间的交叠的位置底下有接触孔的情况下很容易由于中间接触孔层6形成开裂区域B而导致第一金属层5与第二金属层7之间短路产生产品不良。
有鉴于此，发明人提供了一种驱动背板及其制造方法。
发明内容
针对现有技术中的缺陷，本发明的目的在于提供驱动背板及其制造方法，克服了现有技术的困难，能够防止当接触孔位置的接触孔层有开裂而导致分别位于接触孔层上下的第一信号线与第二信号线直接短路的现象的发生，提高器件的稳定性。
根据本发明的一个方面，提供一种驱动背板，包括：
一基板，
一缓冲层，形成于所述基板上；
一多晶硅层，形成于所述缓冲层上；
若干绝缘层，形成于所述多晶硅层上，所述绝缘层具有若干同心的接触孔，所述接触孔露出所述多晶硅层；
一第一金属层，形成于所述绝缘层上，所述第一金属层通过所述接触孔电连接所述多晶硅层；
一接触孔层，形成于所述第一金属层上；以及
一第二金属层，形成于所述接触孔层上，所述第二金属层的走线具有至少一非直线型的绕开部，所述绕开部自所述接触孔的一侧绕过所述接触孔，所述绕开部与所述接触孔的间距至少大于1um。
优选地，所述第二金属层的走线还具有至少一直线型的导线部，所述导线部与所述接触孔不交叠，并且所述导线部指向相邻的所述接触孔。
优选地，所述导线部与所述绕开部之间相互间隔。
优选地，所述多晶硅层与所述第一金属层之间至少具有从下到上依次叠置第一绝缘层、第二绝缘层以及第三绝缘层，所述绝缘层之间分别设有一金属层。
优选地，所述绕开部包括至少两段相连的折线。
优选地，所述接触孔与所述折线之间的间距相等。
优选地，所述绕开部为一段圆弧。
优选地，所述接触孔位于所述圆弧的圆心。
优选地，第一金属层具有第一信号线的走线图案。
优选地，第二金属层具有第二信号线的走线图案。
根据本发明的另一个方面，还提供一种驱动背板的制造方法，包括以下步骤：
S101、提供一基板，
S102、于所述基板上形成一缓冲层；
S103、于所述缓冲层上一形成多晶硅层；
S104、于所述多晶硅层上形成一第一绝缘层，所述绝缘层具有若干接触孔，所述接触孔露出所述多晶硅层；
S105、于所述绝缘层上形成一第一金属层，所述第一金属层通过所述接触孔电连接所述多晶硅层；
S106、于所述第一金属层上形成一接触孔层；以及
S107、于所述接触孔层上形成一第二金属层，所述第二金属层的走线具有至少一非直线型的绕开部，所述绕开部自所述接触孔的一侧绕过所述接触孔，所述绕开部与所述接触孔的间距至少大于1um。
优选地，所述第二金属层的走线还具有至少一直线型的导线部，所述导线部与所述接触孔不交叠，并且所述导线部指向相邻的所述接触孔。
优选地，所述导线部与所述绕开部之间相互间隔。
优选地，所述多晶硅层与所述第一金属层之间至少具有从下到上依次叠置第一绝缘层、第二绝缘层以及第三绝缘层，所述绝缘层之间分别设有一金属层。
优选地，所述绕开部包括至少两段相连的折线。
优选地，所述接触孔与所述折线之间的间距相等。
优选地，所述绕开部为一段圆弧。
优选地，所述接触孔位于所述圆弧的圆心。
优选地，第一金属层具有第一信号线的走线图案。
优选地，第二金属层具有第二信号线的走线图案。
有鉴于此，本发明的驱动背板及其制造方法能够防止当接触孔位置的接触孔层有开裂而导致分别位于接触孔层上下的第一信号线与第二信号线直接短路的现象的发生，提高器件的稳定性。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为现有技术的驱动背板的局部走线示意图；
图2为图1中A-A方向的剖面图；
图3为本发明的第一种驱动背板的局部走线示意图；
图4为图3中C-C方向的剖面图；
图5为本发明的第一种驱动背板中第二金属层的局部走线示意图；
图6为本发明的第二种驱动背板的局部走线示意图；
图7为本发明的第三种驱动背板的局部走线示意图；
图8为本发明的第四种驱动背板的局部走线示意图；以及
图9为本发明的驱动背板的制造方法的流程图。
附图标记
1’ 基板
2’ 缓冲层
3’ 多晶硅层
4’ 绝缘层
5’ 第一金属层
6’ 接触孔层
7’ 第二金属层
8’ 接触孔
B 开裂区域
1 基板
2 缓冲层
3 多晶硅层
4 绝缘层
5 第一金属层
6 接触孔层
7 第二金属层
71 绕开部
72 导线部
8 接触孔
D 间距
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。
所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员应意识到，没有特定细节中的一个或更多，或者采用其它的方法、组元、材料等，也可以实践本发明的技术方案。在某些情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明。
图3为本发明的第一种驱动背板的局部走线示意图。图4为图3中C-C方向的剖面图。如图3和4所示，本发明的一种驱动背板，包括：基板1、缓冲层2、多晶硅层3、若干绝缘层4、第一金属层5、接触孔层6和第二金属层7。其中，缓冲层2形成于基板1上。多晶硅层3形成于缓冲层2上。若干绝缘层4形成于多晶硅层3上，绝缘层4具有若干同心的接触孔8，接触孔8露出多晶硅层3。第一金属层5形成于绝缘层4上，第一金属层5通过接触孔8电连接多晶硅层3。接触孔层6形成于第一金属层5上。第二金属层7形成于接触孔层6上，第二金属层7不与接触孔8交叠，并且接触孔8间隔一定距离，与以避免由于接触孔8处的接触孔层6开裂而导致第一金属层5与第二金属层7之间短路。
本实施例中的第一金属层5具有第一信号线的走线图案，第二金属层7具有第二信号线的走线图案，但不以此为限。在其他变化例中，第一金属层5和/或第二金属层7也可以具有电源线的走线图案。
第二金属层7为了避开接触孔8，第二金属层7的走线具有至少一非直线型的绕开部71和至少一直线型的导线部72，绕开部71自接触孔8的一侧绕过接触孔8，绕开部71与接触孔8的间距D至少大于1um。并且，导线部72与接触孔8不交叠，并且导线部72指向相邻的接触孔8。所以，即便本发明中的接触孔8处的接触孔层6由于应力等原因发生开裂，由于绕开部71已经避开了接触孔8的区域，并且至少保持了1um的距离，使得第一金属层5与第二金属层7也会接触，也就杜绝了短路的发生。
导线部72与绕开部71之间可以相互间隔。绕开部71可以是多种形式的，例如两段相连的折线、三段相连的折线、四段相连的折线，或者一段圆弧等，不以此为限。
图5为本发明的第一种驱动背板中第二金属层的局部走线示意图。如图5所示，第二金属层7可以具有多个绕开部71，每个绕开部71用以避开一个接触孔8。绕开部71与绕开部71之间，通过导线部72相连接。绕开部71两端的导线部72，通过绕开部71实现电连接，在绕开接触孔8的同时保证第二金属层7走线的导通。并且，为了满足高像素密度的要求，导线部72指向相邻的接触孔8，并且仅仅在靠近接触孔8处才通过两段式折线组成的绕开部71来避开接触孔8，以此使得隔层的走线排布可以更加紧密。
其中，为了满足高像素密度的要求驱动背板可以包括多层绝缘层，例如：多晶硅层3与第一金属层5之间至少具有从下到上依次叠置第一绝缘层41、第二绝缘层42以及第三绝缘层43，绝缘层之间分别设有一金属层(图中未示出)，第一绝缘层41、第二绝缘层42以及第三绝缘层43之间的金属层分别形成源极、漏极或是其他OLED电路元件。
绕开部71包括至少两段相连的折线。图6为本发明的第二种驱动背板的局部走线示意图。如图6所示，绕开部71包括三段相连的折线，其中两段折线与另一段折线相垂直，三段折线形成半框型，(从图纸中接触孔8的左侧)绕开接触孔8，但不以此为限。优选地，接触孔8与折线之间的间距可以相等。本发明的第二种驱动背板的局部走线与第一种驱动背板的局部走线相比，更容易控制绕开部71的宽度，并且绕开部71本身不容易断裂。
图7为本发明的第三种驱动背板的局部走线示意图。如图7所示，绕开部71也可以包括三段相连的折线，其中两段折线分别与另一段折线相倾斜连接，(从图纸中接触孔8的右侧)绕开接触孔8。优选地，接触孔8与折线之间的间距可以相等。本发明的第三种驱动背板的局部走线与第一种驱动背板的局部走线相比，更容易控制绕开部71的宽度，减小绕开部71的折线之间的角度，使得绕开部71本身不容易断裂。
图8为本发明的第四种驱动背板的局部走线示意图。如图8所示，绕开部71为一段圆弧。接触孔8位于圆弧的圆心。与本发明的第一、第二、第三种驱动背板的局部走线方式相比，本发明的第四种驱动背板的局部走线由于不采用分段式的连接方式，而是采用一体化的圆弧走线，能更有效避免绕开部71在绕开接触孔8的同时，其本体不容易断裂。
在本发明的技术上，改变第二金属层7中的绕开部71的尺寸或者形状、绕开部71与接触孔8的间距、绕开部71与导线部72连接结构等的技术方案，也落在本发明的保护范围之内。
图9为本发明的驱动背板的制造方法的流程图。同时参考图4和图9，本发明的驱动背板的制造方法，包括以下步骤：
首先，提供一基板1，
其次，于基板1上形成一缓冲层2。
其次，于缓冲层2上一形成多晶硅层3。
其次，于多晶硅层3上形成一第一绝缘层4，绝缘层具有若干接触孔8，接触孔8露出多晶硅层3。
其次，于绝缘层4上形成一第一金属层5，第一金属层5通过接触孔8电连接多晶硅层3。
其次，于第一金属层5上形成一接触孔层6。以及
最后，于接触孔层6上形成一第二金属层7，第二金属层7为了避开接触孔8，第二金属层7的走线具有至少一非直线型的绕开部71和至少一直线型的导线部72，绕开部71自接触孔8的一侧绕过接触孔8，绕开部71与接触孔8的间距D至少大于1um。并且，导线部72与接触孔8不交叠，并且导线部72指向相邻的接触孔8。导线部72与绕开部71之间相互间隔。绕开部71可以是多种形式的，例如两段相连的折线、三段相连的折线、四段相连的折线，或者一段圆弧等，不以此为限。
其中，为了满足高像素密度的要求驱动背板可以包括多层绝缘层，例如：多晶硅层3与第一金属层5之间至少具有从下到上依次叠置第一绝缘层41、第二绝缘层42以及第三绝缘层43，绝缘层之间分别设有一金属层(图中未示出)，第一绝缘层41、第二绝缘层42以及第三绝缘层43之间的金属层分别形成源极、漏极或是其他OLED电路元件。
绕开部71包括至少两段相连的折线，接触孔8与折线之间的间距相等，但不以此为限。或者，绕开部71为一段圆弧，接触孔8位于圆弧的圆心。
本实施例中的第一金属层5具有第一信号线的走线图案，第二金属层7具有第二信号线的走线图案，但不以此为限。在其他变化例中，第一金属层5和/或第二金属层7也可以具有电源线的走线图案。
综上可知，本发明的驱动背板及其制造方法通过调整接触孔层之上的第二信号线走线，绕开了接触孔位置的接触孔层之下的第一信号线走线，防止当接触孔位置的接触孔层有开裂而导致分别位于接触孔层上下的第一信号线与第二信号线直接短路的现象的发生，提高器件的稳定性。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。
Claims (20)
1.一种驱动背板，其特征在于，包括：
一基板，
一缓冲层，形成于所述基板上；
一多晶硅层，形成于所述缓冲层上；
若干绝缘层，形成于所述多晶硅层上，所述绝缘层具有若干同心的接触孔，所述接触孔露出所述多晶硅层；
一第一金属层，形成于所述绝缘层上，所述第一金属层通过所述接触孔电连接所述多晶硅层；
一接触孔层，形成于所述第一金属层上；以及
一第二金属层，形成于所述接触孔层上，所述第二金属层的走线具有至少一非直线型的绕开部，所述绕开部自所述接触孔的一侧绕过所述接触孔，所述绕开部与所述接触孔的间距至少大于1um。
2.如权利要求1所述的驱动背板，其特征在于：所述第二金属层的走线还具有至少一直线型的导线部，所述导线部与所述接触孔不交叠，并且所述导线部指向相邻的所述接触孔。
3.如权利要求2所述的驱动背板，其特征在于：所述导线部与所述绕开部之间相互间隔。
4.如权利要求3所述的驱动背板，其特征在于：所述多晶硅层与所述第一金属层之间至少具有从下到上依次叠置第一绝缘层、第二绝缘层以及第三绝缘层，所述绝缘层之间分别设有一金属层。
5.如权利要求1至4中任意一项所述的驱动背板，其特征在于：所述绕开部包括至少两段相连的折线。
6.如权利要求5所述的驱动背板，其特征在于：所述接触孔与所述折线之间的间距相等。
7.如权利要求1至4中任意一项所述的驱动背板，其特征在于：所述绕开部为一段圆弧。
8.如权利要求7所述的驱动背板，其特征在于：所述接触孔位于所述圆弧的圆心。
9.如权利要求1所述的驱动背板，其特征在于：第一金属层具有第一信号线的走线图案。
10.如权利要求1所述的驱动背板，其特征在于：第二金属层具有第二信号线的走线图案。
11.一种驱动背板的制造方法，其特征在于，包括以下步骤：
提供一基板，
于所述基板上形成一缓冲层；
于所述缓冲层上一形成多晶硅层；
于所述多晶硅层上形成一第一绝缘层，所述绝缘层具有若干接触孔，所述接触孔露出所述多晶硅层；
于所述绝缘层上形成一第一金属层，所述第一金属层通过所述接触孔电连接所述多晶硅层；
于所述第一金属层上形成一接触孔层；以及
于所述接触孔层上形成一第二金属层，所述第二金属层的走线具有至少一非直线型的绕开部，所述绕开部自所述接触孔的一侧绕过所述接触孔，所述绕开部与所述接触孔的间距至少大于1um。
12.如权利要求11所述的驱动背板的制造方法，其特征在于：所述第二金属层的走线还具有至少一直线型的导线部，所述导线部与所述接触孔不交叠，并且所述导线部指向相邻的所述接触孔。
13.如权利要求12所述的驱动背板的制造方法，其特征在于：所述导线部与所述绕开部之间相互间隔。
14.如权利要求13所述的驱动背板的制造方法，其特征在于：所述多晶硅层与所述第一金属层之间至少具有从下到上依次叠置第一绝缘层、第二绝缘层以及第三绝缘层，所述绝缘层之间分别设有一金属层。
15.如权利要求11至14中任意一项所述的驱动背板的制造方法，其特征在于：所述绕开部包括至少两段相连的折线。
16.如权利要求15所述的驱动背板的制造方法，其特征在于：所述接触孔与所述折线之间的间距相等。
17.如权利要求11至14中任意一项所述的驱动背板的制造方法，其特征在于：所述绕开部为一段圆弧。
18.如权利要求17所述的驱动背板的制造方法，其特征在于：所述接触孔位于所述圆弧的圆心。
19.如权利要求11所述的驱动背板的制造方法，其特征在于：第一金属层具有第一信号线的走线图案。
20.如权利要求11所述的驱动背板的制造方法，其特征在于：第二金属层具有第二信号线的走线图案。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810421224.8A CN110444546B (zh) | 2018-05-04 | 2018-05-04 | 驱动背板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810421224.8A CN110444546B (zh) | 2018-05-04 | 2018-05-04 | 驱动背板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110444546A true CN110444546A (zh) | 2019-11-12 |
| CN110444546B CN110444546B (zh) | 2021-12-07 |
Family
ID=68427479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810421224.8A Active CN110444546B (zh) | 2018-05-04 | 2018-05-04 | 驱动背板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110444546B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112331612A (zh) * | 2020-11-09 | 2021-02-05 | 歌尔微电子有限公司 | 半导体芯片的制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101086564A (zh) * | 2006-06-09 | 2007-12-12 | 三星电子株式会社 | 显示基板及其修复方法 |
| CN101399272A (zh) * | 2007-09-27 | 2009-04-01 | 北京京东方光电科技有限公司 | 薄膜晶体管阵列基板 |
| WO2014108972A1 (ja) * | 2013-01-11 | 2014-07-17 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
| CN107104196A (zh) * | 2016-02-22 | 2017-08-29 | 上海和辉光电有限公司 | 一种oled器件及其制备方法、显示装置 |
| US20170309846A1 (en) * | 2013-08-12 | 2017-10-26 | Samsung Display Co., Ltd. | Display device |
| CN107452750A (zh) * | 2016-05-31 | 2017-12-08 | 乐金显示有限公司 | 显示装置 |
-
2018
- 2018-05-04 CN CN201810421224.8A patent/CN110444546B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101086564A (zh) * | 2006-06-09 | 2007-12-12 | 三星电子株式会社 | 显示基板及其修复方法 |
| CN101399272A (zh) * | 2007-09-27 | 2009-04-01 | 北京京东方光电科技有限公司 | 薄膜晶体管阵列基板 |
| WO2014108972A1 (ja) * | 2013-01-11 | 2014-07-17 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
| US20170309846A1 (en) * | 2013-08-12 | 2017-10-26 | Samsung Display Co., Ltd. | Display device |
| CN107104196A (zh) * | 2016-02-22 | 2017-08-29 | 上海和辉光电有限公司 | 一种oled器件及其制备方法、显示装置 |
| CN107452750A (zh) * | 2016-05-31 | 2017-12-08 | 乐金显示有限公司 | 显示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112331612A (zh) * | 2020-11-09 | 2021-02-05 | 歌尔微电子有限公司 | 半导体芯片的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110444546B (zh) | 2021-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100363830C (zh) | 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法 | |
| CN108010947B (zh) | 一种有机发光显示面板和有机发光显示装置 | |
| CN108766988B (zh) | 显示面板及显示装置 | |
| CN110190087B (zh) | 显示设备 | |
| CN108428705A (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
| CN107316873A (zh) | 一种阵列基板及显示装置 | |
| CN104062823B (zh) | 一种阵列基板及显示装置 | |
| CN106356376B (zh) | 具有低线电阻结构的超高密度薄膜晶体管基板及制造方法 | |
| CN116610231A (zh) | 触控显示面板及触控显示装置 | |
| CN106652927A (zh) | 阵列基板 | |
| CN102456696A (zh) | 显示装置及其制造方法 | |
| CN113767475B (zh) | 柔性显示面板、显示装置及制备方法 | |
| JP2021515920A (ja) | 配線構造及びその製造方法、表示装置 | |
| CN108594551A (zh) | 阵列基板及其数据线断路的修复方法和显示装置 | |
| WO2017181821A1 (zh) | 触摸屏及显示装置 | |
| CN114863860A (zh) | 一种显示面板及显示装置 | |
| TWI700535B (zh) | 畫素陣列基板 | |
| CN104142594B (zh) | 薄膜晶体管基板及显示装置 | |
| US20200264718A1 (en) | Embedded touch display panel and display device | |
| CN110444546A (zh) | 驱动背板及其制造方法 | |
| CN109270754A (zh) | 阵列基板和显示装置 | |
| CN104916260A (zh) | 显示装置 | |
| CN113257876B (zh) | 显示面板及显示设备 | |
| CN106856199B (zh) | 显示面板及其制造方法 | |
| CN109496281A (zh) | 具有触摸面板的显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 1568 Jiugong Road, Jinshan Industrial Zone, Jinshan District, Shanghai, 201506 Applicant after: Shanghai Hehui optoelectronic Co., Ltd Address before: 1568 Jiugong Road, Jinshan District, Shanghai, 201506 Applicant before: Shanghai and Hui optoelectronic Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |