CN110442303A - 存储器系统、数据处理系统及其操作方法 - Google Patents

存储器系统、数据处理系统及其操作方法 Download PDF

Info

Publication number
CN110442303A
CN110442303A CN201910328717.1A CN201910328717A CN110442303A CN 110442303 A CN110442303 A CN 110442303A CN 201910328717 A CN201910328717 A CN 201910328717A CN 110442303 A CN110442303 A CN 110442303A
Authority
CN
China
Prior art keywords
memory module
page
memory
controller
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910328717.1A
Other languages
English (en)
Other versions
CN110442303B (zh
Inventor
金炯秀
安秀洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110442303A publication Critical patent/CN110442303A/zh
Application granted granted Critical
Publication of CN110442303B publication Critical patent/CN110442303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

存储器系统、数据处理系统及其操作方法。一种数据处理系统可以包括多个存储器模块、控制器、电源和多个开关。存储器模块各自可以包括多个页面。控制器可以控制存储器模块的操作。电源可以为存储器模块提供电力。开关可以与存储器模块各自对应地布置。开关可以响应于来自控制器的开关驱动信号而被选择性地驱动。

Description

存储器系统、数据处理系统及其操作方法
技术领域
本发明的各种实施方式总体涉及数据处理系统及其操作方法。具体地，实施方式涉及一种包括存储器板的数据处理系统以及一种操作该数据处理系统的方法。
背景技术
诸如服务器系统或数据处理系统之类的数据中心可以包括用于保持各种硬件或可配置资源的多个机架。数据中心中的硬件和可配置资源可以被称为物理资源或分解元素。具体地，物理资源可以被汇集以形成用于执行各种计算操作的虚拟计算平台。
物理资源可以包括具有不同类型存储器的存储器板。不同类型的存储器可以安装在存储器板上以形成存储器模块。可以为每个存储器板提供电源。电源可以为存储器板中的所有存储器模块提供电力。
目前，数据处理系统包括多个存储器板。因此，当数据处理系统进入上电状态时，数据处理系统会消耗大量的电力。因此，可以开发用于降低功耗的各种方式。
发明内容
在本公开的各种示例性实施方式中，一种数据处理系统可以包括：多个存储器模块，所述多个存储器模块包括多个页面；控制器，所述控制器用于控制所述存储器模块的操作；电源，所述电源用于向所述存储器模块提供电力；以及选择组件，所述选择组件包括分别与所述多个存储器模块连接的多个开关，所述选择组件用于响应于来自所述控制器的开关驱动信号而选择性地向所述多个存储器模块的一部分提供电力并且阻断其余存储器模块的电力。当用于访问断电存储器模块的页面的逻辑地址信息被输入到所述控制器时，所述控制器将逻辑地址重映射到通电存储器模块的页面的物理地址。
在本公开的各种示例性实施方式中，在一种操作数据处理系统的方法中，所述数据处理系统可以包括多个存储器模块、与所述存储器模块各自对应的多个开关以及与所述开关连接以向所述存储器模块提供电力的电源。该方法包括以下步骤：根据包括用户选项的请求生成用于将所述存储器模块分类为通电存储器模块和断电存储器模块的储存信号；响应于所述储存信号而选择性地接通或断开所述多个开关；以及基于所述多个开关的接通或断开结果来改变并更新所述存储器模块的页面地址信息。所述储存信号的逻辑电平根据用户预设的选项信号、所述通电存储器模块的可用页面的比例以及指示通电存储器模块的存储器操作是否被执行的变量中的至少一个而改变。
在本公开的各种示例性实施方式中，在一种存储器系统中，该存储器系统可以包括存储器模块；电源，所述电源被配置为提供电力；以及控制器，所述控制器被配置为将所述电源选择性地联接到相应的存储器模块。当所述系统通电时，所述控制器将所述电源联接到所述存储器模块中的一个或更多个存储器模块，同时保持所述电源和其余存储器模块分离。当联接的存储器模块的使用率超过阈值时，所述控制器将所述电源联接到分离的存储器模块。
附图说明
从以下结合附图的详细描述，将更清楚地理解本公开的主题的以上和其他方面、特征和优点，在附图中：
图1是例示根据一个实施方式的数据处理系统的框图；
图2是例示根据一个实施方式的计算机架(computing rack)的内部结构的视图；
图3是例示根据一个实施方式的存储器板的框图；
图4是例示根据一个实施方式的电源的框图；
图5是例示根据一个实施方式的控制器的框图；
图6是例示根据一个实施方式的模块控制器的框图；
图7是描述根据一个实施方式的定时器的操作的流程图；
图8是例示根据一个实施方式的检测电路的框图；
图9是例示根据一个实施方式的电力控制器的框图；
图10是例示根据一个实施方式的映射组件的框图；
图11是例示根据一个实施方式的存储器管理组件的框图；
图12是例示根据一个实施方式的用于向任何一个存储器模块提供电力的序列的框图；
图13是描述根据一个实施方式的用于向任何一个存储器模块提供电力的操作的流程图；
图14是例示根据一个实施方式的地址转换电路的操作的图；
图15是例示根据一个实施方式的用于驱动断电存储器模块的序列的框图；
图16是描述根据一个实施方式的用于驱动断电存储器模块的操作的流程图；
图17是例示根据一个实施方式的用于将通电但空闲的存储器模块的电力切断的序列的框图；以及
图18是描述根据一个实施方式的用于将通电但空闲的存储器模块的电力切断的操作的流程图。
具体实施方式
将参照附图更详细地描述本发明的各种实施方式。附图是各种实施方式(和中间结构)的示意性图例。因此，将预计到由于例如制造技术和/或公差导致的图例的配置和形状的变型。因此，所描述的实施方式不应被解释为限于这里例示的特定配置和形状，而是可以包括不脱离所附权利要求中限定的本发明的精神和范围的配置和形状的偏差。
应当理解，尽管这里可以使用术语“第一”和/或“第二”来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件能够被称为第二元件。类似地，第二元件也能够被称为第一元件。
应当理解，当一个元件被称为“联接”或“连接”到另一个元件时，它能够直接联接或直接连接到另一个元件，或者在它们之间可以存在中间元件。相反，应该理解的是，当一个元件被称为“直接联接”或“直接连接”到另一个元件时，不存在中间元件。诸如“在…之间”、“直接在…之间”、“与…相邻”或“与…直接相邻”之类的说明元件之间的关系的其他表述应以相同的方式来解释。
这里使用的术语仅用于描述特定实施方式的目的，而不是限制性的。在本公开中，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。将进一步理解，当在本说明书中使用术语“包括”、“包含”、“具有”等时，其指定所述特征、数字、步骤、操作、元件、组件和/或其组合的存在，但不排除存在或添加一个或更多个其他特征、数字、步骤、操作、元素、组件和/或其组合。
除非另外定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。除非在本公开中另外定义，否则这些术语不应被解释为理想的或过于形式的。
注意，对“实施方式”的引用并不一定意味着仅一个实施方式，并且对“实施方式”的不同引用并不一定是指相同的实施方式。
这里参照本发明的理想化实施方式的横截面和/或平面图例来描述本发明。然而，本发明的实施方式不应被解释为限制发明构思。尽管将示出和描述本发明的一些实施方式，但是本领域普通技术人员将理解，在不脱离本发明的原理和精神的情况下，可以在这些实施方式中进行变型。
图1是例示根据一个实施方式的数据处理系统100的框图。
参照图1，数据处理系统100可以包括多个计算机架110a和110b。计算机架110a和110b可以通过网络120彼此接口连接。
计算机架110a和110b可以包括多个托架115-1至115-n和116-1至116-n。各种电路板(例如，在图1中表示为IB、CB、MB)可以插入到各个托架115-1至115-n和116-1至116-n中。
作为示例而非限制，插入到托架115-1至115-n和116-1至116-n中的电路板各自可以包括互连板IB、计算板CB和存储器板MB。插入到托架115-1至115-n和116-1至116-n中的互连板IB、计算板CB和存储器板MB的数目可以根据计算机架110a和110b的应用类型而变化。
网络120可以在计算机架110a和110b之间传输数据。网络120可以包括各种有线网络或无线网络。例如，网络120可以包括有线或无线局域网(LAN)、广域网(WAN)蜂窝网络和/或互联网。此外，网络120可以包括诸如辅助计算机、路由器、交换机等的辅助网络装置。
图1绘出了两个计算机架110a和110b。然而，数据处理系统100中的计算机架的数目可以根据设计而变化，例如，可以包括两个以上的计算机架。
尽管图1中未示出，但是与服务器系统类似，数据处理系统100可以包括电力系统、冷却系统和输入/输出装置。
此外，计算机架110a和110b可以从外部电源(未示出)接收外部电压V。
图2是例示根据一个实施方式的计算机架110a或110b的内部结构的视图。
参照图2，计算机架110a或110b可以包括计算板CB、存储器板MB和互连板IB。在图2所示的实施方式中，计算机架110a或110b可以包括多个计算板CB和多个存储器板MB。互连板IB可以在计算板CB和存储器板MB之间进行接口连接。
计算板CB可以包括至少一个处理器、处理控制电路或中央处理单元(CPU)。
存储器板MB可以包括具有模块形状的易失性存储器和/或非易失性存储器。作为示例而非限制，存储器板MB可以包括动态随机存取存储器(DRAM)、闪存、存储卡、硬盘驱动器(HDD)、固态硬盘(SSD)和/或其任意组合。存储器板MB可以通过来自计算板CB的请求进行划分、分配、指定和控制。
互连板CB可以包括网络接口端口、卡或开关。互连板CB可以使用与至少一种有线或无线通信技术相关的协议来执行通信。
计算板CB、存储器板MB和互连板IB可以从外部电源(未示出)接收外部电压V。
图3是例示根据一个实施方式的存储器板MB的框图。
参照图3，存储器板MB可以包括控制器300、多个存储器模块220-1至220-m、电源230和选择组件240。
控制器300可以控制存储器模块220-1至220-m。例如，控制器300可以输出第一控制信号CON1，以用于执行存储器控制操作(诸如选择存储器模块220-1至220-m当中的一个)，将数据存储在被选存储器模块中并且读取被选存储器模块中的存储数据。控制器300可以向选择组件240输出第二控制信号CON2，以用于选择性地向存储器模块220-1至220-m中的任何一个提供电力。
存储器模块220-1至220-m可以是相同类型的存储器装置或不同类型的存储器装置。当存储器模块220-1至220-m是相同类型的存储器装置时，可以根据容量或延迟对存储器模块220-1至220-m进行详细分类。例如，存储器模块220-1至220-m可以包括多个页面。
电源230可以从外部电源(未示出)接收外部电压V。电源230可以向选择组件240提供用于操作存储器模块220-1至220-m的各种电源电压VA、VB和VC。在实施方式中，电源230可以生成三个电源电压VA、VB和VC。另选地，电源230可以生成至少四个电源电压。
图4是例示根据一个实施方式的电源230的框图。
参照图4，电源230可以接收外部电压V以生成电源电压VA、VB和VC。电源230可以将电源电压VA、VB和VC输出到选择组件240。例如，电源230可以包括第一电压发生电路231、第二电压发生电路232和第三电压发生电路233。然而，电源230的配置可以不限于上述结构。第一电压发生电路231、第二电压发生电路232和第三电压发生电路233中的至少一个可以包括电压分配电路和/或电压调节电路。
再次参照图3，选择组件240可以从电源230接收电源电压VA、VB和VC。选择组件240可以将电源电压VA、VB和VC提供给存储器模块220-1至220-m中的一个或更多个。
选择组件240可以包括分别对应于存储器模块220-1至220-m的多个开关SW1至SWm。开关SW1至SWm可以连接在电源230和存储器模块220-1至220-m之间。开关SW1至SWm可以响应于来自控制器300的第二控制信号CON2而选择性地接通。通过驱动开关SW1至SWm，电源230和存储器模块220-1至220-m可以彼此电连接，使得存储器模块220-1至220-m可以接收电源电压VA、VB和VC(即，电力)。多个存储器模块根据开关SW1至SWm的选择性驱动被分类为通电存储器模块和断电存储器模块。
开关SW1至SWm可以包括MOS晶体管(未示出)或传输晶体管(未示出)。然而，本发明不限于MOS晶体管或传输晶体管。也就是说，可以使用各种开关元件作为开关SW1至SWm。
图5是例示根据一个实施方式的控制器300的框图。
参照图5，控制器300可以包括模块控制器310、电力控制器330、映射组件340、存储器管理组件350、数据输入/输出组件380和存储器接口360。
控制器300可以接收请求REQUEST。可以从计算板CB或单个主机提供请求REQUEST。请求REQUEST可以包括用户选项。用户选项可以包括响应于上电命令而向存储器模块220-1至220-m中的一个或更多个提供电力的电源指令。例如，用户选项的信息可以包括向存储器模块220-1至220-m的约70％提供电力的电源指令。
图6是例示根据一个实施方式的模块控制器310的框图。
参照图6，模块控制器310可以接收包括用户选项信号的请求REQUEST。模块控制器310可以响应于请求REQUEST而向电力控制器330提供初步控制信号Pre_CON2(下面更详细地描述)。模块控制器310可以从电力控制器330接收验证信号Sv(下面更详细地描述)。
模块控制器310可以包括储存电路312、定时器电路314和检测电路316。
储存电路312可以接收包括用户选项信号的请求REQUEST，以生成并输出用于表示存储器模块220-1至220-m的电力接通/断开状态的多个储存信号M1至Mm。储存信号M1至Mm的电平可以根据用户选项信号改变。可以根据储存信号M1至Mm的电平来确定存储器模块220-1至220-m的通电或断电。例如，储存电路312可以包括用于根据用户选项信号临时存储电力接通/断开信息的寄存器。在实施方式中，储存电路312可以输出数目与存储器模块220-1至220-m的数目相对应的储存信号M1至Mm。在实施方式中，储存电路312可以输出m比特信号(m是存储器模块220-1至220-m的数目)。
储存电路312可以从存储器管理组件350接收第一电力控制信号C_E1。当输入使能的第一电力控制信号C_E1(即，储存电路312从存储器管理组件350接收第一电力控制信号CE_1)时，储存电路312可以将所有储存信号M1至Mm的电平改变为高电平。储存电路312可以向检测电路316提供指示高电平的储存信号M1至Mm。储存电路312可以响应于从定时器电路314提供的第二电力控制信号C_E2而改变储存信号M1至Mm的电平。
定时器电路314可以响应于从存储器管理组件350提供的定时器驱动信号T_E而被驱动。定时器驱动信号T_E可以基于存储器模块220-1至220-m的页面访问信息生成。页面访问信息(下面更详细地描述)可以从存储器管理组件350生成。
例如，当输入特定存储器模块的页面访问信息时，存储器管理组件350可以使能定时器驱动信号T_E。当访问特定存储器模块的另一页面时，存储器管理组件350可以重置定时器驱动信号T_E。然后，存储器管理组件350可以使能重置的定时器驱动信号T_E。
定时器电路314可以响应于定时器驱动信号T_E而被驱动。当更新的定时器驱动信号T_E在定时器电路314所设置的时间期间未被输入到定时器电路314(即，不进一步访问特定存储器模块的页面)时，定时器电路314可以向储存电路312提供第二电力控制信号C_E2。例如，第二电力控制信号C_E2可以表示对特定存储器模块的所有页面的存储器操作完成，因此特定存储器模块当前是空闲的。储存电路312可以根据第二电力控制信号C_E2改变特定存储器模块的储存信号M1至Mm的电平。
图7是描述根据一个实施方式的定时器的操作的流程图。
参照图6和图7，在步骤S1中，存储器管理组件350可以响应于存储器模块220-1至220-m当中的特定一个的页面访问信息而使能定时器驱动信号T_E。
在步骤S2中，当定时器驱动信号T_E被使能时，可以驱动定时器电路314。
在步骤S3中，定时器电路314确定在定时器电路314的设置时间期间是否可以附加输入使能的定时器驱动信号T_E。也就是说，定时器电路314确定用于访问特定存储器模块中的页面的页面访问信息在定时器电路314的设置时间期间是否被改变(生成)。
在步骤S4中，当没有附加输入使能的定时器驱动信号T_E时(即，步骤S3为“否”)，定时器电路314可以确定特定存储器模块为空闲存储器模块。相反，当在设置时间期间附加输入了使能的定时器驱动信号T_E时(即，步骤S3为“是”)，定时器电路314可以设置新的时间。然后可以重复上述步骤S1至S4。
再次参照图6，检测电路316可以从储存电路312接收储存信号M1至Mm。检测电路316可以基于储存信号M1至Mm生成用于驱动电力控制器330的初步控制信号Pre_CON2。检测电路316可以从电力控制器330接收验证信号Sv。
图8是例示根据一个实施方式的检测电路316的框图。
参照图8，检测电路316可以接收反映了存储器模块220-1至220-m的电力接通/断开信息的储存信号M1至Mm。检测电路316可以根据储存电路312的储存信号M1至Mm生成用于确定选择组件240的开关SW1至SWm当中的要被驱动的开关的数目的初步控制信号Pre_CON2。检测电路316可以包括用于接收储存信号M1至Mm以生成初步控制信号Pre_CON2的解码电路316a。
检测电路316还可以包括验证电路316b。验证电路316b可以从电力控制器330接收验证信号Sv并进行缓冲。验证电路316b可以将经缓冲的验证信号Sv作为电力信息信号Sp输出到映射组件340。
图9是例示根据一个实施方式的电力控制器330的框图。
参照图9，电力控制器330可以接收初步控制信号Pre_CON2以生成多个开关驱动信号CSW1至CSWm。开关驱动信号CSW1至CSWm可以对应于图5中的第二控制信号CON2。开关驱动信号CSW1至CSWm可以被输入到选择组件240的开关SW1至SWm中。开关SW1至SWm可以由开关驱动信号CSW1至CSWm选择性地驱动。电力控制器330可以包括用于生成开关驱动信号CSW1至CSWm的解码电路(未示出)。解码电路可以具有各种配置。
电力控制器330可以从选择组件240接收开关接通/断开信息ST1至STm(参照图3)。电力控制器330可以对开关接通/断开信息ST1至STm进行解码以输出经解码的开关接通/断开信息作为验证信号Sv。验证信号Sv可以被输入到检测电路316中。
再次参照图5，映射组件340可以从模块控制器310接收电力信息信号Sp。映射组件340可以基于电力信息信号Sp更新映射表的页面地址。
图10是例示根据一个实施方式的映射组件340的框图。
参照图10，映射组件340可以包括分别对应于存储器模块220-1至220-m的映射表340-1至340-m。例如，第一映射表340-1可以对应于第一存储器模块220-1。第m映射表340-m可以对应于第m存储器模块220-m。
映射表340-1至340-m中的每一个可以被划分为页面0至K-1(其中K是大于1的整数)的K个页面。可以通过以下方式指定每个页面的地址。假设存储器模块220-1至220-m中的每一个也被划分为页面0至K-1的K个页面。
[表1]
例如，当页面地址是K+1(1，1，0，1)时，将不使用(D＝0)第二存储器模块(B＝1)的第二页面(C＝1)并且通电(F＝1)的信息登记在映射组件340的第(k+1)页面(A＝K+1)中。
映射组件340可以响应于电力信息信号Sp而更新映射表340-1至340-m中的页面地址，尤其是存储器模块220-1至220-m的电力接通/断开信息。例如，当指示第m存储器模块220-m是断电存储器模块的电力信息信号Sp被输入到映射组件340时，与第m存储器模块220-m对应的第m映射表340-m的地址变量E可以被更新为“0”。
映射组件340可以接收与从存储器管理组件350提供的读取/写入地址相对应的物理地址信息AI，以更新页面地址的数据储存信息D。
图11是例示根据一个实施方式的存储器管理组件350的框图。
参照图11，存储器管理组件350可以包括存储器检查电路352、管理电路354和地址转换电路356。
存储器检查电路352可以对存储器模块220-1至220-m的页面当中的具有存储数据的可用储存空间的可用页面的数目进行计数和监视。例如，存储器检查电路352可以使用映射组件340中的映射表340-1至340-m的页面地址信息PA，来对存储器模块220-1至220-m中的通电存储器模块的可用页面的数目进行计数。页面地址信息PA包括表1的页面地址的“C”、“D”和“E”。当通电存储器模块的可用页面比例(即，在通电存储器模块中的可用页面数目与页面总数目的比例)不超过临界值(例如，可以是约30％)时，存储器检查电路352可以向管理电路354提供警告信号Swa。存储器检查电路352可以基于映射组件340的页面地址信息PA生成页面访问信息PAI。例如，页面访问信息PAI可以由用于检测映射组件340中的页面地址的变量B、C和D的变化的检测器3521生成。检测器3521可以安装在存储器检查电路352中。另选地，检测器3521可以单独设置在存储器管理组件350中。
当警告信号Swa被输入到管理电路354时，管理电路354可以生成用于控制储存电路312的储存信号M1至Mm的输出电平的变化的第一电力控制信号C_E1。管理电路354可以基于存储器模块220-1至220-m的页面访问信息PAI生成定时器驱动信号T_E。
地址转换电路356可以从计算板CB或主机接收逻辑地址。地址转换电路356可以将逻辑地址重映射到物理地址信息AI，并且将物理地址信息AI发送到存储器接口360以用于选择存储器模块220-1到220-m当中的通电存储器模块的页面。
如图5所示，存储器接口360可以接收来自存储器管理组件350的物理地址信息AI和来自数据输入/输出组件380的数据DATA。存储器接口360可以基于物理地址信息AI和数据DATA生成第一控制信号CON1。存储器接口360可以将第一控制信号CON1提供给存储器模块220-1至220-m。
在下文中，将根据序列更详细地例示数据处理系统100的操作。
第一序列：向一个或更多个存储器模块施加电力的方法
图12是例示根据一个实施方式的用于向存储器模块中的任意一个提供电力的序列的框图，而图13是描述根据一个实施方式的用于向存储器模块中的任意一个提供电力的操作的流程图。
参照图12和图13，在步骤S11中，可以将包括在请求REQUEST中的用户选项输入到控制器300的储存电路312中(参见图12的①)。例如，当存储器模块220-1至220-m上电时，用户选项信号可以包括用于向总存储器模块220-1至220-m中的约70％提供电力的选项。
在步骤S12中，控制器300的储存电路312可以根据用户选项信号生成用于确定存储器模块220-1至220-m的电力接通/断开的储存信号M1至Mm。储存电路312可以将储存信号M1至Mm提供给检测电路316(参见图12的②)。
在步骤S13中，检测电路316可以接收储存信号M1至Mm以生成用于驱动电力控制器330的初步控制信号Pre_CON2(参见图12的③)。可以通过对储存信号M1至Mm进行解码来获得初步控制信号Pre_CON2。
在步骤S14中，电力控制器330可以响应于初步控制信号Pre_CON2而生成开关驱动信号CSW<1:m>。在实施方式中，电力控制器330可以响应于初步控制信号Pre_CON2而生成用于禁用与要被断电的存储器模块对应的开关SW1至SWm的开关驱动信号CSW<1:m>。电力控制器330可以将开关驱动信号CSW<1:m>输出到选择组件240(参见图12的④)，以选择性地使能开关SW1至SWm中的一些开关。仅与开关SW1至SWm中的被使能的一些开关连接的存储器模块220-1至220-m可以选择性地接收电力。
在步骤S15中，选择组件240可以向电力控制器330提供开关SW1至SWm的开关接通/断开信息ST(参见图12的⑤)。电力控制器330可以对开关接通/断开信息ST进行解码。电力控制器330可以将经解码的接通/断开信息ST作为验证信号Sv提供给检测电路316(参见图12的⑥)。
检测电路316的验证电路316b可以对验证信号Sv进行缓冲。验证电路316b可以输出经缓冲的验证信号Sv作为电力信息信号Sp以用于更新映射组件340。
在实施方式中，储存信号M1至Mm、初步控制信号Pre_CON2和验证信号Sv可以包括用于选择性地驱动开关SW1至SWm的信息。当初步控制信号Pre_CON2可以是基于储存信号M1至Mm的理想信号时，验证信号Sv可以表示开关SW1至SWm的接通/断开状态。因此，当检测电路316、电力控制器330和选择组件240没有错误时，初步控制信号Pre_CON2可以与验证信号Sv基本相同。然而，映射组件340的映射表340-1至340-m应表示提供给存储器模块220-1至220-m的电力的状态。因此，映射组件340可以接收验证信号Sv(即，电力信息信号Sp)代替用于生成开关驱动信号CSW<1:m>的初步控制信号Pre_CON2(参见图12的⑦)。
在步骤S16中，映射组件340可以基于电力信息信号Sp在映射表340-1至340m上设置页面地址信息。映射组件340可以基于电力信息信号Sp将要被断电的页面地址变量E设置为“0”。页面地址信息PA可以被发送到存储器管理组件350的地址转换电路356(参见图12的⑧)。
在步骤S17中，控制器300的地址转换电路356可以接收请求REQUEST中所包括的逻辑地址信息以及页面地址信息PA。例如，如果逻辑地址信息可以包括用于访问断电存储器模块的页面的信息，则地址转换电路356可以重映射用于访问通电存储器模块的页面的逻辑地址信息。然后，地址转换电路356可以将用于访问通电存储器模块的页面的物理地址信息AI发送到存储器接口360(图12的⑨)。当页面地址信息PA可以被输入到存储器管理组件350中时，页面地址信息PA可以被周期性地输入到存储器检查电路352以及地址转换电路356中。
图14是例示根据一个实施方式的地址转换电路356的操作的图。例如，图14示出了包括五个页面的通电存储器模块220-1和包括五个页面的断电存储器模块220-2。
当请求REQUEST包括用于第二存储器模块220-2的与存储在映射组件340的第六页面中的具有值5(1，0，0，0)的页面地址对应的第一页面的存储器操作命令时，地址转换电路356可以使用映射组件340中的第六页面的页面地址信息PA(即，“5(1，0，0，0)”)确定与映射组件340的第六页面对应的存储器模块220-2是否是断电存储器模块。
当映射组件340的第六页面指示断电存储器模块220-2时，地址转换电路356可以改变物理地址信息AI以用于选择通电存储器模块220-1中的空页面来代替断电存储器模块。地址转换电路356可以将改变后的物理地址信息AI发送到存储器接口360。
相反，当映射组件340的页面指示通电存储器模块时，地址转换电路356可以通过正常物理地址生成过程将物理地址信息AI发送到存储器接口360。
返回参照图12和图13，在步骤S18中，存储器接口360可以接收物理地址信息AI(参见图12的⑨)和来自数据输入/输出组件380的数据(参见图12的⑩)。存储器接口360可以将物理地址信息AI改变为内部地址信号。然后，存储器接口360可以将内部地址信号和从数据输入/输出组件380提供的数据一起作为用于操作存储器模块的第一控制信号CON1输出(参见图12的)。
第二序列：驱动断电存储器模块的方法
图15是例示根据一个实施方式的用于驱动断电存储器模块的序列的框图，而图16是描述根据一个实施方式的用于驱动断电存储器模块的操作的流程图。
在图15和图16中所示的实施方式中，假设根据用户选项信号向总存储器模块220-1至220-m的约70％提供电力。
参照图15和图16，存储器管理组件350的存储器检查电路352可以基于存储在映射组件340中的页面地址信息PA，对存储器模块220-1至220-m中的通电存储器模块的可用页面的数目进行计数和监视(参见图15的①')。
在步骤S21中，当存储器模块220-1至220-m中的通电存储器模块的可用页面的比例不超过临界值时，例如，约30％时(即，步骤S20为“是”)，存储器检查电路352可以向管理电路354输出警告信号Swa(参见图15的①)。
如图10中所示，存储器模块220-1到220-m可以被划分为页面0至K-1的K个页面，并且可以逐页控制。当存储器模块220-1至220-m当中的通电存储器模块中的可用页面与所有页面的比例不超过临界值时，存储器检查电路352可以输出用于唤醒断电存储器模块的警告信号Swa，以便有效地执行后续操作。相反，当存储器模块220-1至220-m当中的通电存储器模块中的可用页面与所有页面的比例超过临界值时(即，步骤S20为“否”)时，可以在断电存储器模块保持断电的同时执行步骤S1至步骤S18。当输入警告信号Swa时，管理电路354可以向储存电路312输出用于改变储存电路312中的信息的第一电力控制信号C_E1(参见图15的②)。
在步骤S23中，储存电路312可以响应于第一电力控制信号C_E1而改变储存信号M1至Mm的输出电平，以使所有存储器模块220-1至220-m通电。经改变的储存信号M1至Mm可以被提供给检测电路316(参见图15的③)。
在步骤S24中，检测电路316可以处理经改变的储存信号M1至Mm，以生成初步控制信号Pre_CON2，从而使存储器模块220-1至220-m通电。然后，初步控制信号Pre_CON2可以被发送到电力控制器330(参见图15的④)。电力控制器330可以响应于初步控制信号Pre_CON2而生成用于接通所有开关SW1至SWm的开关驱动信号CSW<1:m>。电力控制器330可以将开关驱动信号CSW<1:m>发送到选择组件240(参见图15的⑤)。
在步骤S25中，所有开关SW1至SWm可以通过开关驱动信号CSW<1:m>接通，以使得存储器模块220-1至220-m从电源230接收电源电压VA、VB和VC。
选择组件240可以向电力控制器330提供开关SW1至SWm的开关接通/断开信息ST(参见图15的⑥)。
在步骤S15-1中，电力控制器330可以对开关SW1至SWm的开关接通/断开信息ST进行解码。然后，电力控制器330可以将经解码的开关接通/断开信息ST作为验证信号Sv发送到检测电路316(参见图15的⑦)。检测电路316的验证电路316b可以对验证信号Sv进行缓冲。验证电路316b可以将经缓冲的验证信号Sv作为用于更新映射组件340的电力信息信号Sp输出到映射组件340(参见图15的⑧)。
在步骤S16-1中，映射组件340可以基于电力信息信号Sp在映射表340-1至340m上设置页面地址信息PA。也就是说，映射组件340可以将映射组件340的映射表340-1至340-m中的页面地址的变量E更新为“1”。
更新后的页面地址信息PA可以被发送到存储器管理组件350的管理电路354和地址转换电路356(参见图15的⑨)。地址转换电路356可以接收请求REQUEST中的逻辑地址信息和改变后的页面地址信息PA，以生成物理地址信息AI。地址转换电路356可以将物理地址信息AI发送到存储器接口360(参见图15的⑩)。
除了来自地址转换电路356的物理地址信息AI之外，存储器接口360还可以从数据输入/输出组件380接收数据(参见图15的)。存储器接口360可以将物理地址信息AI改变为内部地址信号。然后，存储器接口360可以将内部地址信号和从数据输入/输出组件380提供的数据一起作为用于操作存储器模块的第一控制信号CON1输出(参见图15的)。
因此，在步骤S18-1中，可以对存储器模块220-1至220-m的被选页面执行存储器操作。
第三序列：将通电但空闲的存储器模块的电力切断的方法
图17是例示根据一个实施方式的用于将通电但空闲的存储器模块的电力切断的序列的框图，而图18是描述根据一个实施方式的用于将通电但空闲的存储器模块的电力切断的操作的流程图。
第三序列可以从第一序列和第二序列的操作推导出来。在页面地址信息PA从映射组件340被输入到管理电路354之后，可以启动第三序列。
管理电路354可以根据页面地址信息PA生成定时器驱动信号T_E。然后，管理电路354可以将定时器驱动信号T_E提供给定时器电路314(参见图17的①)。例如，当检测到页面地址信息PA中的变量D变化时，管理电路354可以确定对应存储器模块220-1至220-m的页面已被访问，或者可以确定页面访问信息PAI已被改变。然后，管理电路354可以将定时器驱动信号T_E输出到定时器电路314。
在步骤S30中，定时器电路314可以响应于定时器驱动信号T_E而被驱动。
在步骤S31中，当在设置时间期间未向定时器电路314输入根据附加页面访问信息PAI的定时器驱动信号T_E时，可以确定对应存储器模块220-1至220-m的存储器操作已完成。定时器电路314可以将其操作被确定为已完成的存储器模块220-1至220-m的信息作为第二电力控制信号C_E2发送到储存电路312(参见图17的②)。
在步骤S32中，储存电路312可以接收包括存储器模块220-1至220-m当中的其操作被确定为已完成的存储器模块的信息的第二电力控制信号C_E2。储存电路312可以更新储存信号M1至Mm，以将存储器模块220-1至220-m当中的其操作被确定为已完成的存储器模块定义为“待断电”存储器模块。也就是说，储存电路312可以改变并存储用于表示存储器模块220-1至220-m当中的其操作被确定为已完成的存储器模块的储存信号M1至Mm的电平。
检测电路316可以从储存电路312接收更新的储存信号M1至Mm，以生成初步控制信号Pre_CON2(参见图17的③)。检测电路316可以将初步控制信号Pre_CON2提供给电力控制器330(参见图17的④)。
电力控制器330可以响应于初步控制信号Pre_CON2而生成用于使与存储器模块220-1至220-m当中的其操作被确定为已完成的存储器模块对应的开关SW1至SWm断开的开关驱动信号CSW<1:m>。然后，电力控制器330可以将开关驱动信号CSW<1:m>输出到选择组件240(参见图17的⑤)。
在步骤S33中，开关SW1至SWm可以响应于开关驱动信号CSW<1:m>而被选择性地被驱动，使得由用户选项信号分类的断电存储器模块以及存储器模块220-1至220-m当中的其操作被确定为已完成的“待断电”存储器模块的电力可以被切断。
选择组件240可以向电力控制器330提供开关SW1至SWm的开关接通/断开信息ST(参见图17的⑥)。电力控制器330可以对开关SW1至SWm的开关接通/断开信息ST进行解码。然后，电力控制器330可以将经解码的信息作为验证信号Sv提供给检测电路316(参见图17的⑦)。
检测电路316的验证电路316b可以对验证信号Sv进行缓冲。验证电路316b可以将经缓冲的验证信号Sv作为用于更新映射组件340的电力信息信号Sp输出到映射组件340(参见图17的⑧)。
在步骤S34中，映射组件340可以基于电力信息信号Sp更新映射表340-1至340m上的页面地址信息PA。也就是说，映射组件340可以基于电力信息信号Sp将映射组件340的映射表340-1至340-m中的页面地址的变量E更新为“0”。
映射组件340可以向管理电路354提供改变后的页面地址信息PA(参见图17的⑨)。然后，映射组件340可以执行如参照图13和图16的步骤S18和S18-1所描述的后续的存储器操作。
根据各种示例性实施方式，当在上电模式下驱动包括存储器模块的诸如提拉存储器装置(pulled memory device)的存储器板时，可以向存储器模块中的一个或更多个提供电力，并且可以不向其余存储器模块提供电力。存储器板中的所有存储器模块在上电模式下不会被同时使用，从而可以通过切断空闲存储器模块的电力来降低功耗。
此外，可以检测通电存储器模块中的可用页面的比例。当可用页面的比例达到临界值时，可以向断电存储器模块提供电力。因此，存储器板可以具有提高的使用效率。
此外，当在通电存储器模块的前一页面访问之后的设置时间内没有发生对通电存储器模块的附加页面访问时，可以确定通电存储器模块的存储器操作已完成并且通电存储器模块可以被视为“待断电”存储器模块。因此，可以不向其操作被确定为已完成的“待断电”存储器模块提供电力，以减少额外的功耗。
本发明的上述实施方式旨在示例而并非限制本发明。各种替代和等同物也是可以的。本发明不受本文所描述的实施方式的限制。本发明也不限于任何特定类型的半导体装置。其它添加、减少或修改鉴于本公开是显而易见的，并且旨在落入所附权利要求的范围内。
相关申请的交叉引用
本申请要求于2018年5月4日提交的韩国专利申请No.10-2018-0051791的优先权，该韩国专利申请的公开内容通过引用整体并入本文中。

Claims (19)

1.一种数据处理系统，该数据处理系统包括：
多个存储器模块，所述多个存储器模块包括多个页面；
控制器，所述控制器用于控制所述存储器模块的操作；
电源，所述电源用于向所述存储器模块提供电力；以及
选择组件，所述选择组件包括分别与所述多个存储器模块连接的多个开关，所述选择组件用于响应于来自所述控制器的开关驱动信号而选择性地向所述多个存储器模块的一部分提供电力并且阻断其余存储器模块的电力，
其中，当用于访问断电存储器模块的页面的逻辑地址信息被输入到所述控制器时，所述控制器将逻辑地址重映射到通电存储器模块的页面的物理地址。
2.根据权利要求1所述的数据处理系统，其中，所述控制器包括：
模块控制器，所述模块控制器用于响应于请求而生成将所述多个存储器模块分类为所述通电存储器模块和所述断电存储器模块的储存信号，用于响应于所述储存信号而生成用于生成开关驱动信号的初步控制信号，并且用于接收验证所述开关的接通/断开状态的验证信号；
映射组件，所述映射组件用于使用所述验证信号设置并更新页面地址信息；以及
存储器管理组件，所述存储器管理组件用于使用所述页面地址信息将所述逻辑地址重映射到所述物理地址。
3.根据权利要求2所述的数据处理系统，其中，所述页面地址信息包括用于表示所述存储器模块的通电状态或断电状态的变量、所述存储器模块的页面访问信息以及所述存储器模块的页面的位置中的至少一个。
4.根据权利要求3所述的数据处理系统，其中，所述模块控制器包括：
储存电路，所述储存电路用于存储所述储存信号；
检测电路，所述检测电路用于生成所述初步控制信号；以及
定时器电路，所述定时器电路基于从所述存储器管理组件提供的定时器驱动信号来被选择性地驱动。
5.根据权利要求4所述的数据处理系统，其中，所述储存信号的数目对应于存储器模块的数目，并且
所述储存信号具有用于确定是否向分别对应的存储器模块施加电力的输出电平。
6.根据权利要求4所述的数据处理系统，其中，所述检测电路被配置为基于用于设置和更新所述映射组件的页面地址信息的所述验证信号来生成电力信息信号。
7.根据权利要求4所述的数据处理系统，其中，所述定时器电路响应于特定存储器模块的页面访问信息而被重置，
当所述特定存储器模块的页面访问信息在设置时间内没有改变时，所述定时器电路确定所述特定存储器模块的存储器操作已完成，并且
所述定时器电路向所述储存电路输出电力控制信号，以改变所述储存信号的输出电平，从而阻断所述特定存储器模块的电力。
8.根据权利要求4所述的数据处理系统，其中，所述映射组件包括与所述存储器模块对应的映射表，
所述映射表中的每一个被划分为多个页面，并且
用于指定页面的页面地址由指示所述映射组件中的页面、所述存储器模块、所述存储器模块中的页面、数据储存状态以及所述存储器模块的通电或断电状态的变量来表示。
9.根据权利要求4所述的数据处理系统，其中，所述存储器管理组件包括：
存储器检查电路，所述存储器检查电路用于使用所述页面地址信息对所述通电存储器模块中的可用页面的数目进行计数，并且用于当所述通电存储器模块中的可用页面相对于总页面的比例不超过临界值时输出警告信号；
管理电路，所述管理电路用于接收所述警告信号并且用于响应于所述警告信号而输出控制信号，以改变所述储存信号的输出电平；以及
地址转换电路，所述地址转换电路用于根据来自所述映射组件的所述页面地址信息以及所述逻辑地址来输出物理地址。
10.根据权利要求9所述的数据处理系统，其中，所述存储器检查电路通过周期性地接收所述页面地址信息来基于用于表示所述页面访问信息的变量对可用页面的数目进行计数。
11.根据权利要求10所述的数据处理系统，其中，所述储存电路响应于所述控制信号而使能所有所述储存信号。
12.根据权利要求9所述的数据处理系统，其中，所述存储器检查电路包括用于检测所述页面地址信息的所述页面访问信息的变化的检测器。
13.根据权利要求2所述的数据处理系统，其中，所述控制器还包括电力控制器，所述电力控制器用于响应于所述初步控制信号而生成所述开关驱动信号。
14.一种操作数据处理系统的方法，所述数据处理系统包括多个存储器模块、分别与所述存储器模块对应的多个开关以及用于向所述存储器模块提供电力的电源，该方法包括以下步骤：
根据包括用户选项的请求来生成用于将所述存储器模块分类为通电存储器模块和断电存储器模块的储存信号；
响应于所述储存信号而选择性地接通或断开所述多个开关；以及
基于所述开关的接通或断开结果来改变并更新所述存储器模块的页面地址信息，
其中，所述储存信号的逻辑电平根据用户预设的选项信号、所述通电存储器模块的可用页面的比例以及指示通电存储器模块的存储器操作是否被执行的变量中的至少一个而改变。
15.根据权利要求14所述的方法，该方法还包括以下步骤：
基于所述通电存储器模块的页面地址，对所述通电存储器模块的页面当中的可用页面的数目进行计数；以及
当所述通电存储器模块的所述可用页面相对于总页面的比例不超过临界值时，接通与所述断电存储器模块连接的开关。
16.根据权利要求14所述的方法，该方法还包括以下步骤：当所述通电存储器模块中的特定存储器模块的页面访问信息在所述特定存储器的页面访问信息改变之后在设置时间内没有改变时，切断所述特定存储器模块的电力。
17.一种存储器系统，该存储器系统包括：
存储器模块；
电源，所述电源被配置为提供电力；以及
控制器，所述控制器被配置为将所述电源选择性地联接到相应的存储器模块，
其中，当所述系统通电时，所述控制器将所述电源联接到所述存储器模块中的一个或更多个存储器模块，同时保持所述电源和其余存储器模块分离，并且
其中，当联接的存储器模块的使用率超过阈值时，所述控制器将所述电源联接到分离的存储器模块。
18.根据权利要求17所述的存储器系统，其中，当所述联接的存储器模块当中的联接的存储器模块空闲时，所述控制器将所述空闲的存储器模块与所述电源分离。
19.根据权利要求17所述的存储器系统，其中，当接收到用于访问与所述电源分离的存储器模块的地址时，所述控制器被配置为将所述地址重映射到与所述电源联接的存储器模块的地址。
CN201910328717.1A 2018-05-04 2019-04-23 存储器系统、数据处理系统及其操作方法 Active CN110442303B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180051791A KR102642430B1 (ko) 2018-05-04 2018-05-04 데이터 처리 시스템 및 그 구동방법
KR10-2018-0051791 2018-05-04

Publications (2)

Publication Number Publication Date
CN110442303A true CN110442303A (zh) 2019-11-12
CN110442303B CN110442303B (zh) 2023-11-07

Family

ID=68383704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910328717.1A Active CN110442303B (zh) 2018-05-04 2019-04-23 存储器系统、数据处理系统及其操作方法

Country Status (3)

Country Link
US (2) US11514972B2 (zh)
KR (1) KR102642430B1 (zh)
CN (1) CN110442303B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114420173A (zh) * 2022-01-19 2022-04-29 长鑫存储技术有限公司 一种存储结构和半导体存储器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11113403B2 (en) * 2019-04-09 2021-09-07 Cisco Technology, Inc. Split chain of trust for secure device boot
CN113228569A (zh) * 2020-05-27 2021-08-06 深圳市大疆创新科技有限公司 可移动平台及其控制方法、控制装置和存储介质
US20210232504A1 (en) * 2021-04-09 2021-07-29 Intel Corporation Avoiding processor stall when accessing coherent memory device in low power
US11914864B2 (en) * 2021-07-01 2024-02-27 Samsung Electronics Co., Ltd. Storage device and method of data management on a storage device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080080131A1 (en) * 2006-09-29 2008-04-03 Hitachi, Ltd. Storage control device
US20080133876A1 (en) * 2006-12-05 2008-06-05 Young-Su Kwon Embedded system and page relocation method therefor
CN102651237A (zh) * 2011-02-28 2012-08-29 三星电子株式会社 非易失性存储器件、包括其的存储器系统及其操作方法
US20140244960A1 (en) * 2013-02-28 2014-08-28 Kabushiki Kaisha Toshiba Computing device, memory management method, and program
US20160124490A1 (en) * 2014-10-30 2016-05-05 Intel Corporation Dynamically Controlling Power Management Of An On-Die Memory Of A Processor
CN106462114A (zh) * 2014-04-25 2017-02-22 利奇德股份有限公司 可扩展存储系统中的电力处理
US20170060697A1 (en) * 2015-08-24 2017-03-02 Dell Products L.P. Information handling system with persistent memory and alternate persistent memory

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9134787B2 (en) 2012-01-27 2015-09-15 Nvidia Corporation Power-gating in a multi-core system without operating system intervention
US10241701B2 (en) * 2015-09-16 2019-03-26 Samsung Electronics Co., Ltd. Solid state memory system with power management mechanism and method of operation thereof
KR20170040466A (ko) * 2015-10-05 2017-04-13 에스케이하이닉스 주식회사 데이터 처리 시스템
US10223313B2 (en) 2016-03-07 2019-03-05 Quanta Computer Inc. Scalable pooled NVMe storage box that comprises a PCIe switch further connected to one or more switches and switch ports

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080080131A1 (en) * 2006-09-29 2008-04-03 Hitachi, Ltd. Storage control device
US20080133876A1 (en) * 2006-12-05 2008-06-05 Young-Su Kwon Embedded system and page relocation method therefor
CN102651237A (zh) * 2011-02-28 2012-08-29 三星电子株式会社 非易失性存储器件、包括其的存储器系统及其操作方法
US20140244960A1 (en) * 2013-02-28 2014-08-28 Kabushiki Kaisha Toshiba Computing device, memory management method, and program
CN106462114A (zh) * 2014-04-25 2017-02-22 利奇德股份有限公司 可扩展存储系统中的电力处理
US20160124490A1 (en) * 2014-10-30 2016-05-05 Intel Corporation Dynamically Controlling Power Management Of An On-Die Memory Of A Processor
US20170060697A1 (en) * 2015-08-24 2017-03-02 Dell Products L.P. Information handling system with persistent memory and alternate persistent memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114420173A (zh) * 2022-01-19 2022-04-29 长鑫存储技术有限公司 一种存储结构和半导体存储器
CN114420173B (zh) * 2022-01-19 2024-02-06 长鑫存储技术有限公司 一种存储结构和半导体存储器

Also Published As

Publication number Publication date
CN110442303B (zh) 2023-11-07
US20190341097A1 (en) 2019-11-07
KR20190127310A (ko) 2019-11-13
US11514972B2 (en) 2022-11-29
KR102642430B1 (ko) 2024-03-04
US11776614B2 (en) 2023-10-03
US20220180915A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
CN110442303A (zh) 存储器系统、数据处理系统及其操作方法
CN110120915B (zh) 三级分解网络架构系统、装置以及用于确保三级分解网络架构中的服务质量的方法
US20180024756A1 (en) Technologies for enhanced memory wear leveling
CN104704569B (zh) Nvram路径选择
CN102834816B (zh) 用以减少存取等待时间的总线仲裁方法及处理系统
US20050129016A1 (en) Storage system management method, storage system, switch, and storage medium having a program
CN108512777B (zh) 以太网固态硬盘系统和用于控制其带宽的方法
US20090132838A1 (en) System and Method for Power Management of A Storage Enclosure
CN105074675B (zh) 具有层级化块存储装置的计算机系统、存储控制器及介质
US20100017630A1 (en) Power control system of a high density server and method thereof
CN105721170B (zh) 基于sdn网络架构的多控制器的节能方法及装置
US10420246B2 (en) Modular computer system and server module
GB2535558A (en) Computer system and data control method
CN106227683B (zh) 电子设备及信息处理方法
JP2005025745A (ja) 実時間配電管理装置及び方法
US20170270044A1 (en) Active Storage Unit and Array
WO2015196686A1 (zh) 一种数据存储方法以及一种数据存储管理服务器
US20190155922A1 (en) Server for torus network-based distributed file system and method using the same
EP2637091A1 (en) Management interface for multiple storage subsystems virtualization
JP2012063817A (ja) 通信装置
US7441009B2 (en) Computer system and storage virtualizer
US20200233588A1 (en) Efficient lightweight storage nodes
US20190235763A1 (en) Topology aware load optimized multipath i/o scheduler
US20070266211A1 (en) Computer system and storage system and volume assignment method
CN105980990A (zh) 在基于非易失性存储器的存贮设备中对信息进行路由的装置和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant