CN110417261B - 电平转换电容的补偿 - Google Patents

电平转换电容的补偿 Download PDF

Info

Publication number
CN110417261B
CN110417261B CN201910338738.1A CN201910338738A CN110417261B CN 110417261 B CN110417261 B CN 110417261B CN 201910338738 A CN201910338738 A CN 201910338738A CN 110417261 B CN110417261 B CN 110417261B
Authority
CN
China
Prior art keywords
transistor device
current
voltage level
mirror
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910338738.1A
Other languages
English (en)
Other versions
CN110417261A (zh
Inventor
霍斯特·克内德根
克里斯托夫·N·纳格尔
里波莎·吉拉卡
弗朗克·克罗米勒
安布里什·巴塔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dialog
Dialog Semiconductor UK Ltd
Original Assignee
Dialog Semiconductor UK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dialog Semiconductor UK Ltd filed Critical Dialog Semiconductor UK Ltd
Publication of CN110417261A publication Critical patent/CN110417261A/zh
Application granted granted Critical
Publication of CN110417261B publication Critical patent/CN110417261B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

介绍了一种半桥电路及其运行方法。所述半桥电路包括高侧开关；用于为所述高侧开关提供驱动信号的锁存器；第一晶体管器件，其用作电平转换器以在所述锁存器的输入处转换电压电平，所述第一晶体管器件耦合在电源电压电平和接地之间，并且所述锁存器的输入处的电压电平是根据流经第一晶体管器件的电流来转换的。第二晶体管器件与所述第一晶体管器件并联耦合在所述电源电压电平和接地之间。有用于镜像流经所述第二晶体管器件的电流的电流镜。有用于将所述镜像电流馈送到位于所述电源电压电平和第一晶体管器件之间的中间节点的电路通道。

Description

电平转换电容的补偿
技术领域
本公开涉及半桥电路（例如，开关型功率变换器）和半桥电路的运行方法。本公开尤其涉及半桥电路中的电平转换电容的补偿。本公开尤其适用于包括以氮化镓（GaN）晶体管器件（例如GaN高电子迁移率晶体管（HEMT））作为电平转换器的半桥电路。
背景技术
半桥电路通常使用电平转换器来触发其高侧开关的驱动信号（例如，SET和RESET（RST））。使用电平转换器的电路研究表明，由电平转换器的寄生电容引起的电流尖峰是相当大的，并且上升和下降时间相当长。这可能导致高侧开关的故障触发。
该问题与使用GaN晶体管作为电平转换器的半桥电路尤其相关。晶体管的GaN技术允许更高的工作频率，并且对短暂的瞬态更敏感。GaN晶体管相对接地的寄生电容可能产生相关的电流尖峰，这可能导致所述半桥电路的故障触发。
发明内容
因此，需要较少受其电平转换器的寄生电容的影响并且避免故障触发的半桥电路（例如，开关型功率变换器）。还需要这种半桥电路的运行方法。鉴于这些需求中的一些或全部，本公开提出了一种半桥电路以及一种半桥电路的运行方法。本公开的一方面涉及一种半桥电路。所述半桥电路可以是半桥电路的示例。所述半桥电路可以包括高侧开关。所述高侧开关可以耦合在所述开关功率变换器的输入电压电平和输出节点之间。所述半桥电路还可以包括锁存器（置位-复位-（RS）锁存器），其用于为所述高侧开关提供驱动信号。所述半桥电路还可以包括第一晶体管器件，其用作电平转换器以在所述锁存器的输入处转换电压电平。所述第一晶体管器件可以间歇性地在所述锁存器的输入处转换电压电平。在所述锁存器的输入处转换电压电平可以对应于降低该电压电平。所述第一晶体管器件可以耦合在电源电压电平和接地之间。所述锁存器的输入处的电压电平是根据流经第一晶体管器件的电流来转换的。所述第一晶体管器件可以根据SET控制信号或者RST（复位）控制信号在所述锁存器的输入处转换电压电平。所述半桥电路还可以包括第二晶体管器件，其与所述第一晶体管器件并联耦合在所述电源电压电平和接地之间。所述半桥电路还可以包括电流镜，其用于镜像流经所述第二晶体管器件的电流。所述半桥电路还可以包括电路通道，其用于将所述镜像电流馈送到位于所述电源电压电平和第一晶体管器件之间的中间节点。将所述镜像电流馈送至所述中间节点可以补偿流经所述第一晶体管器件的任何寄生电流。
如所提出的那样配置，所述半桥电路通过引入额外的电平转换器（即第二晶体管器件）减小了用作电平转换器的第一晶体管器件的寄生电容的影响。所述额外的电平转换器（例如，相对接地具有与第一晶体管器件几乎相同的结构和寄生电容）将产生由随时间变化的电压引起的电流（IC = C×dV / dt，其中C是寄生电容）。在下一级中，所述电流被镜像并馈送到合适的控制信号通道，即馈送到中间节点。然后，所述镜像电流将补偿主通道中的寄生电流。因此，通过将所述镜像电流馈送到中间节点，可以减少或完全消除流经第一晶体管器件的寄生电流的影响。因此，可以减小或完全避免由此寄生电流引起的锁存器输入处的电压降，从而可以防止锁存器（以及相应的高侧开关）的故障触发。这允许半桥电路以更快的频率和瞬态工作，提高了半桥电路的噪声抗扰度，并进一步减小了半桥电路中置位信号和复位信号的脉冲电流。因此，所提出的配置使包含电平转换器的半桥（例如，开关型功率变换器）实现了具有鲁棒的高电压和高频电路设计。
在一些实施例中，所述第二晶体管器件可以具有与第一晶体管器件相同的尺寸。所述第二晶体管器件可以是具有缩放因子为1的第一晶体管器件的复制品。因此，所述第一晶体管器件的寄生电容将等于第二晶体管器件的寄生电容。此外，所述电流镜可以具有大于或等于1的镜像比。或者，所述电流镜的镜像比乘以第二晶体管器件的寄生电容与第一晶体管器件的寄生电容之比可以大于或等于1。这允许产生足以消除寄生电流的镜像电流，从而避免锁存器的故障触发。
在一些实施例中，所述第二晶体管器件可以驱动为关断。例如，所述第二晶体管器件的栅极（栅极端子）可以耦合至接地（或低于阈值电压的任何其他电压）。因此，可以避免第二晶体管器件处不必要的电流损耗，而流经第二晶体管器件的寄生电容的电流仍然可以用于产生足以消除寄生电流的镜像电流，从而避免锁存器的故障触发。
在一些实施例中，所述半桥电路还可以包括耦合在电源电压电平和中间节点之间的阻抗（例如，电阻、上拉电阻），其中所述中间节点位于电源电压电平与第一晶体管器件之间。所述阻抗可以提供用于根据（例如，取决于）流经第一晶体管器件的电流在锁存器的输入处产生电压降。所述中间节点可以耦合至锁存器的输入。
在一些实施例中，所述半桥电路还可以包括上拉电流镜，所述上拉电流镜包括栅极互相连接的晶体管对。该对中的第一晶体管可以耦合在电源电压电平和中间节点之间。该对中的第二晶体管可以与电流源串联耦合在电源电压电平和半桥电路的输出节点之间。该对中的第二晶体管与电流源之间的第二中间节点可以耦合至锁存器的输入。所述上拉电流镜可以提供用于根据（例如，取决于）流经第一晶体管器件的电流在锁存器的输入处产生电压降。
在一些实施例中，所述电流镜可以是第一电流镜，用于在该电流为正极性的情况下镜像流经第二晶体管器件的电流。所述第一电流镜可以包括PMOS晶体管。所述电路通道可以是第一电路通道，用于将第一电流镜的镜像电流馈送到位于电源电压电平和第一晶体管器件之间的中间节点。所述半桥电路还可以包括第二电流镜，用于在该电流为负极性的情况下镜像流经第二晶体管器件的电流。所述第二电流镜可以包括NMOS晶体管。所述半桥电路还可以包括第二电路通道，用于将第二电流镜的镜像电流馈送至位于电源电压电平和第一晶体管器件之间的中间节点。所述半桥电路还可以包括开关装置，用于根据流经第二晶体管器件的电流的极性选择性地激活第一电流镜或第二电流镜。所述开关装置可以包括晶体管对，例如一个PMOS晶体管和一个NMOS晶体管。它们中的一个的源极（源极端子）可以耦合至它们中的另一个的漏极（漏极端子）。所述源极和漏极可以耦合至第二晶体管器件的电源电压侧。所述开关装置的晶体管的栅极（栅极端子）可以通过参考电压源耦合至半桥电路的输出节点。由参考电压源施加的电压可以对应于所述电源电压电平的一半。所述第一电流镜、开关装置和第二电流镜可以串联耦合在电源电压电平和输出节点之间。因此，所述第一晶体管器件的正极性寄生电流和负极性寄生电流都可以被补偿。
在一些实施例中，所述半桥电路还可以包括用作电平转换器的第三晶体管器件，用于在锁存器的第二输入处转换电压电平。所述第三晶体管器件可以耦合在电源电压电平和接地之间。所述锁存器的第二输入处的电压电平可以根据流经第三晶体管器件的电流来转换。所述电流镜可以包括两个输出晶体管。这两个输出晶体管中的每一个可以传导镜像电流。所述电路通道可以耦合至所述输出晶体管中的第一个。所述半桥电路还可以包括第二电路通道，用于将所述镜像电流馈送到位于电源电压电平和第三晶体管器件之间的第三中间节点。所述第二电路通道可以耦合至所述输出晶体管中的第二个。因此，流经另一电平转换器（例如，用于RST（复位）信号）的寄生电流可以被补偿。
在一些实施例中，所述半桥电路还可以包括滤波块，用于对锁存器的两个输入处的电压电平施加共模抑制和/或进行滤波。因此，可以进一步降低故障触发的风险。
本公开的另一方面涉及一种半桥电路的运行方法。所述半桥电路可以是半桥电路的示例。所述方法可以包括使用锁存器生成所述半桥电路的高侧开关的驱动信号。所述方法还可以包括使用作为电平转换器的第一晶体管器件根据流经所述第一晶体管器件的电流转换锁存器输入处的电压电平。所述第一晶体管器件可以耦合在电源电压电平和接地之间。所述方法还可以包括提供第二晶体管器件，其与所述第一晶体管器件并联耦合在所述电源电压电平和接地之间。所述方法还可以包括使用电流镜镜像流经所述第二晶体管器件的电流。所述方法还可以包括将所述镜像电流馈送至位于所述电源电压电平和第一晶体管器件之间的中间节点。
在一些实施例中，所述第二晶体管器件可以具有与第一晶体管器件相同的尺寸。此外，所述电流镜可以具有大于或等于1的镜像比。或者，所述电流镜的镜像比乘以第二晶体管器件的寄生电容与第一晶体管器件的寄生电容之比可以大于或等于1。
在一些实施例中，所述方法还可以包括将所述第二晶体管器件驱动为关断。
在一些实施例中，所述方法还可以包括在所述电源电压电平和位于所述电源电压电平和第一晶体管器件之间的中间节点之间耦合阻抗。所述方法还可以包括将所述中间节点耦合至锁存器的输入。
在一些实施例中，所述方法还可以包括提供上拉电流镜，所述上拉电流镜包括栅极互相连接的晶体管对。该对中的第一晶体管可以耦合在电源电压电平和中间节点之间。该对中的第二晶体管可以与电流源串联耦合在电源电压电平和半桥电路的输出节点之间。所述方法还可以包括将位于该对中的第二晶体管和电流源之间的第二中间节点耦合至锁存器的输入。
在一些实施例中，所述电流镜可以被提供作为第一电流镜，用于在该电流为正极性的情况下镜像流经第二晶体管器件的电流。所述电路通道可以被提供作为第一电路通道，用于将所述第一电流镜的镜像电流馈送到位于电源电压电平和第一晶体管器件之间的中间节点。所述方法还可以包括提供第二电流镜，用于在该电流为负极性的情况下镜像流经第二晶体管器件的电流。所述方法还可以包括提供第二电路通道，用于将所述第二电流镜的镜像电流馈送至位于电源电压电平和第一晶体管器件之间的中间节点。所述方法还可以包括根据流经第二晶体管器件的电流的极性（方向）选择性地激活第一电流镜或第二电流镜。
在一些实施例中，所述电流镜可以包括两个输出晶体管。每个所述输出晶体管可以传导镜像电流。所述方法还可以包括：使用用作电平转换器的第三晶体管器件根据流经所述第三晶体管器件的电流转换锁存器的第二输入处的电压电平。所述第三晶体管器件可以耦合在电源电压电平和接地之间。所述方法还可以包括将所述电路通道耦合至输出晶体管中的第一个。所述方法还可以包括提供第二电路通道，用于将所述镜像电流馈送至位于电源电压电平和第三晶体管器件之间的第三中间节点。所述方法还可以包括将所述第二电路通道耦合至输出晶体管中的第二个。
在一些实施例中，所述方法可以进一步包括使用滤波块对锁存器的两个输入处的电压电平应用共模抑制和/或进行滤波。
值得注意的是，所述方法可以应用于上述任何电路，例如作为这些电路的运行方法。除了运行这些电路的步骤之外，所述方法还可以包括提供或布置这些电路的任何、一些或所有元件的步骤和/或耦合或连接这些电路的相应元件的步骤。
另外，应当理解，所述方法步骤和所述装置特征可以以许多方式互换。特别地，如本领域技术人员将理解的，所公开的方法的细节可以实现为适于执行该方法的一些或全部或步骤的装置，反之亦然。特别地，应当理解，根据本公开的方法涉及根据上述实施例及其变型的电路的运行方法，并且关于电路做出的各个陈述同样适用于相应的方法。
还应理解，在本文件中，所述术语“耦合”或“耦合至”是指元件彼此电连通，无论是直接地连接，例如通过导线，还是以某种其他方式（例如，间接地）。值得注意的是，耦合的一个例子为连接。
虽然以上方面和实施例提及了半桥电路，但是本公开应理解为同样涉及具有前述特征的开关型功率变换器。
附图说明
下面参考附图解释本公开的示例性实施例，其中相同的附图标记表示相同或相似的元件，并且其中
图1示意性地示出了本公开实施例可以应用的一种半桥电路的一种示例；
图2示意性地示出了根据本公开实施例的一种半桥电路的一种示例；
图3A、3B和3C是示意性地示出图1中半桥电路的输出节点处电压变化的影响的示例图；
图4A、4B和4C是示意性地示出图2中半桥电路的输出节点处电压变化的影响的示例图；
图5示意性地示出了根据本公开实施例的一种半桥电路的另一种示例，
图6示意性地示出了根据本公开实施例的一种半桥电路的另一种示例；
图7示意性地示出了根据本公开实施例的一种半桥电路的又一种示例；以及
图8为示意性地示出根据本公开实施例的一种半桥电路的运行方法的流程图。
具体实施方式
如上所述，本公开中的相同或相似的附图标记表示相同或相似的元件，并且出于简明的原因其重复描述可以省略。
如上所述，半桥电路（例如，开关型功率变换器）可能遇到由流经电平转换器的寄生电容的寄生电流引起的故障触发。用于避免该故障触发的可能方法包括减小寄生电容、减小寄生电容两端的电压变化，以及增加寄生电容两端的电压变化的时间（即，降低变化率）。
通过用悬浮金属屏蔽该节点可以减小任何节点处的寄生电容，这将通过串联电容来减小寄生电容。通过将敏感节点与悬浮金属耦合，可以减小电压变化。在这种情况下，所述悬浮金属将在敏感节点和AC接地节点之间形成电容器分压网络。然而，这些方法通常需要大量的额外材料和电路面积，并且不能完全避免寄生电流。
图1示意性地示出了本公开实施例可以应用的一种半桥电路100（例如，高侧栅极驱动器结构）的一种示例。所述半桥电路100可以是开关型功率变换器的一部分或对应于开关型功率变换器。在本公开的其余部分中，所述术语“开关型功率变换器”和“半桥电路”可以互换使用。
所述半桥电路100包括高侧开关40（例如，晶体管器件）。所述高侧开关40耦合在所述半桥电路100的输入电压电平（VBULK）和所述半桥电路100的输出节点90（节点LX）之间。所述高侧开关40由为高侧开关40提供驱动信号锁存器50所驱动。例如，所述锁存器50可以通过放大器55耦合至高侧开关40的栅极（栅极端子）。所述锁存器50具有两个输入（SET、RST），用于接收置位（SET）高侧开关40的驱动信号和复位（RST）高侧开关40的驱动信号的触发器。在任一输入处发生电压降时，各自的驱动信号（例如，各自的电压电平）将输出到高侧开关40以置位或复位高侧开关40。这些电压降由各自的电平转换器产生，一个用于SET信号，一个用于RST信号。
因此，所述半桥电路100包括用作电平转换器的第一晶体管器件10，其用于（间歇地）转换（例如，降低）锁存器50的输入（例如，第一输入，SET输入）处的电压电平。所述第一晶体管器件10具有寄生电容（Cpar，1）11。所述第一晶体管器件10耦合在电源电压电平（VBOOT）和接地之间。所述第一晶体管器件10的栅极（栅极端子）12可以耦合至固定的电压电平（例如，VDD）。该第一晶体管器件10用于根据流经第一晶体管器件10的电流来转换锁存器50的输入端处的电压电平。为此，所述半桥电路100可以包括与第一晶体管器件10串联的耦合在电源电压电平和接地之间的阻抗72（例如，电阻或上拉电阻）和电流源15。这些元件可以以阻抗72、第一晶体管器件10、电流源15的顺序耦合在电源电压电平和接地之间。所述阻抗72和第一晶体管器件10之间的（第一）中间节点70可以耦合至锁存器50的输入。在通过SET信号16激活电流源15时，电流将流经第一晶体管器件10和阻抗72，这将降低中间节点70处的电压电平，从而降低锁存器50的输入处的电压电平。因此，可以说所述阻抗72根据（例如，取决于）流经第一晶体管器件10的电流在锁存器的输入处产生电压降。该电压降将由锁存器50检测到，然后所述锁存器50输出适当的驱动信号（例如，SET驱动信号）给高侧开关40。因此，可以说所述第一晶体管器件10根据SET控制信号16在锁存器50的输入处输出转换电压电平。所述半桥电路100还可以包括二极管串73、74（例如，二极管对），它们以其导电方向连接在输出节点90和电源电压电平之间。所述二极管串内的中间节点（例如，在二极管对73、74之间）可以连接到前述中间节点70。
所述半桥电路100包括锁存器50的另一输入（第二输入，例如RST输入）的类似结构。因此，所述半桥电路100包括另一组晶体管器件30（具有栅极（栅极端子）32）、阻抗82、电流源35和二极管串（例如，对）83、84，除了在另一阻抗82和另一晶体管器件30之间的中间节点80被耦合至锁存器50的另一输入，以及除了另一电流源35由RST信号36控制，其以与上述相同的方式配置。可以说所述另一晶体管器件30作为锁存器50的另一输入的电平转换器。所述另一晶体管器件30具有寄生电容（Cpar，3）31。
例如，所述电流源15、35及其控制可以在CMOS域中实现。例如，用作电平转换器的晶体管器件10、30可以在GaN域中实现。
所述半桥电路100还包括低侧开关45。所述低侧开关45可以由单独的控制信号LS_EN 46驱动，例如，通过放大器48。
所述半桥电路100还可以包括耦合在半桥电路100的电源电压电平和输出节点90之间的电容95。
总而言之，所述半桥电路100包括用于锁存器50（置位-复位-（RS-）锁存器）的置位（SET）信号和复位（RST）信号的两个电平转换器（例如，GaN电平转换器）。所述锁存器50（作为高侧栅极驱动器的一部分或实现高侧栅极驱动器）通过在CMOS域中施加短电流脉冲来控制，这致使上拉电阻器（阻抗72、82）上的相应电压降并触发锁存器50。
所述半桥电路100中的基本问题是由电平转换器的寄生电容器引起的。每个电平转换器（例如，晶体管器件10、晶体管器件30）的寄生电容（Cpar）包括电平转换晶体管的输出电容以及封装本身的接合电容。在输出节点90（LX）的电压瞬变期间，给定电平转换器上的电容电流IC = Cpar×dV / dt可能在相应的上拉电阻器上引起相关的电压降，从而导致锁存器50的故障触发。
图2示意性地示出了根据本公开实施例的半桥电路200的示例。由于输出节点（公共半桥节点LX）上的电压变化，该半桥电路200减小了寄生电容电流的影响并减少了锁存器50的故障触发。该图显示了具有电流吸收器、电平转换器、补偿电路、半桥逻辑和半桥的完整电路的基本实现方式。
首先将描述对置位控制信号通道的寄生电流的补偿。为此，与图1的半桥电路100相比，所述半桥电路200包括与第一晶体管器件10并联并耦接在电源电压电平和接地之间的第二晶体管器件20。所述第二晶体管器件20可以被驱动为关断。为此，例如，栅极（栅极端子）22可以接地。或者，所述第二晶体管器件20可以用与第一晶体管器件10相同的驱动信号驱动。所述第二晶体管器件20具有寄生电容（Cpar，2）21。此外，所述半桥电路200包括耦合在第二晶体管器件20和接地之间的电流源25。该电流源25可以由消隐（BLK）控制信号26控制，其尺寸和结构可以与耦合在第一晶体管器件10和接地之间的电流源15相同。
所述第二晶体管器件20可以是第一晶体管器件10的复制品。例如，所述缩放因子可以是确保第二晶体管器件20的寄生电容等于第一晶体管器件10的寄生电容的缩放因子。也就是说，所述第二晶体管器件20可以具有与第一晶体管器件10相同的尺寸（大小）。所述半桥电路200还包括电流镜60，其配置用于镜像流经第二晶体管器件20的电流。所述电流镜60可以包括输入晶体管62以及一个或多个输出晶体管63、64。所述电流镜60可以具有大于或等于1的镜像比m。因此，可以确保镜像电流足以消除第一晶体管器件10的寄生电流的影响。能够消除第一晶体管器件10的寄生电流的影响的大体要求是，所述电流镜60的镜像比m乘以比率Cpar，2 / Cpar，1大于或等于1，所述比率Cpar，2 / Cpar，1为第二晶体管装置20的寄生电容Cpar，2除以第一晶体管装置10的寄生电容Cpar，1。为了使用镜像电流来补偿置位控制通道中的第一晶体管器件10的寄生电流，所述半桥电路200包括用于将镜像电流馈送到中间节点70的（第一）电路通道，所述中间节点70位于电源电压电平和第一晶体管器件10之间。如上所述，该中间节点70耦合至锁存器50的输入（第一输入，SET输入）。
一般来说，这个想法是产生一个镜像电流，如图2中的电流I1，它与通过第一晶体管器件10的寄生电流I3相等并且为负值。根据基尔霍夫定律，中间节点70中所有电流的总和为零，I1 + I2 + I3 = 0。通过产生电流I1 = -I3并将其馈送到中间节点70，则流经上拉电阻器72的电流I2为零，I2 =0。然后，如果上拉电阻器71上没有电流，则也没有电压降，并且所述锁存器50的输入不受通过第一晶体管器件10的寄生电流I3的影响。为了生成必须具有与I3相同或更大值（幅度）的负电流I1，具有合适的电流源结构的所述第二晶体管器件20（其尺寸和结构可以与第一晶体管器件10相同）被添加到电路中，并且电流镜60的输出连接到锁存器50的输入（即，连接到中间节点70）。在输出节点90（节点LX）处有电压变化的情况下，在第一晶体管器件10的电路串（置位电平转换器串）中产生电容电流I3 = Cpar，1×dVLX /dt。假设第二晶体管器件20的寄生电容Cpar，2等于第一晶体管器件10的寄生电容Cpar，1，在额外电平转换器（即，第二晶体管器件20）中产生电流I0 = Cpar，2×dVLX / dt用于补偿。所述电流I0被镜像到I1，I1为对I3取负号，因此I3 = -I1并且上拉电阻器72所产生的电流I2为零。置位控制通道中的补偿电容电流的量取决于Cpar，2和Cpar，1的值。如上所述，可能希望使寄生电容Cpar，1和Cpar，2彼此相等，这意味着两个电平转换器（第一晶体管器件10和第二晶体管器件20）应该对称。实际上情况可能并非如此，并且寄生电容的值可能不相等。更大的电容值Cpar，2也将吸收更大的电流，并且为了获得更好的补偿，所述电流镜的镜像比m可以选择为高于或等于1。参考图2，这将意味着用于补偿电流I1的电流镜60的镜像比m由I0：I1 = 1：m给出，其中I0是流经电流镜60的输入晶体管62的电流，I1是流经电流镜60的输出晶体管63的电流，要求m≥1，或理论上，m≥（Cpar，1 / Cpar，2）。
所述半桥电路200还可以包括用于锁存器50的另一输入（第二输入，例如RST输入）的补偿结构。如上所述，所述半桥电路可以包括用作电平转换器以在锁存器50的第二输入（例如，RST输入）处转换电压电平的（第三）晶体管器件30。所述第三晶体管器件30耦合在电源电压电平和接地之间。所述电源电压电平和第三晶体管器件30之间的（第三）中间节点80耦合至锁存器50的第二输入。所述锁存器的第二输入处的电压电平根据流经第三晶体管器件30的电流而转换。为了消除流经第三晶体管器件30的寄生电流（其可能导致高侧开关40的RST驱动信号的故障触发），所述镜像电流I1的副本也被馈送到所述（第三）中间节点80。为此，所述电流镜60包括输入晶体管62以及两个输出晶体管63、64，其中每个输出晶体管传导镜像电流I1。所述两个输出晶体管63、64的尺寸和结构可以相同。上述（第一）电路通道耦合至输出晶体管中的第一个（图2的示例中的晶体管63），以将所述镜像电流I1提供给位于电源电压电平和第一晶体管器件10之间的（第一）中间节点70。除了所述（第一）电路通道之外，所述半桥电路200还包括第二电路通道，其用于将镜像电流I1馈送到位于电源电压电平和第三晶体管器件30之间的（第三）中间节点80。该第二电路通道耦合至输出晶体管中的第二个（图2的示例中的晶体管64）。假设所述第一晶体管器件10和第三晶体管器件30相同，这也将消除流经第三晶体管器件30的寄生电流对锁存器50的影响。
图3A、3B和3C为示意性地示出图1中半桥电路100输出节点处电压变化的影响的示例的图。更具体地，图3A、3B和3C示出了在没有补偿电流（即，I1 = 0）时所述半桥电路100的SET控制信号的模拟结果，其中节点（LX）电压的寄生电容为0.1pF且电压斜率为400V /100ns。图3A中的波形310示出了节点LX处的电压电平（Vvlx）。图3B中的波形320示出了流经第一晶体管器件10所产生的寄生电流I（set）。图3C中的波形330示出了锁存器50的输入处的电压降V（SET，Vlx）。从这些波形可以看出，电流Iset（其等于由寄生电容Cpar，1引起的电流I3和I2）足以下拉中间节点70处的电压（Vset），这将超过SR锁存器50的大约为1.3V的阈值电压，从而将导致所述高侧开关40的栅极驱动信号的故障触发。
图4A、4B和4C是示意性地示出图2中半桥电路200输出节点处电压变化的影响的示例的图，其由此示出了补偿电路的效果。图4A中的波形410示出了节点LX处的电压电平（Vvlx）。图4B中的波形420示出了流经第一晶体管器件10所产生的寄生电流I（set）。图4C中的波形430示出了锁存器50的输入处的电压降V（SET，Vlx）。设置是与图3A、3B和3C相同的，但现在是针对非零补偿电流I1。由于所述补偿电流I1（近似）等于寄生电流I3，但具有相反的符号，I1≈-I3，所产生的电流I2和中间节点70处的电压降非常小并且为RS锁存器50的1.3V阈值电压提供了高容限。
图5示意性地示出了根据本公开实施例的半桥电路300的另一示例。该图显示了具有电流吸收器、电平转换器、补偿电路、半桥逻辑和半桥的完整电路的基本实现方式。
所述半桥电路300与图2中的半桥电路200相同，除了所述阻抗72、82（例如，电阻或上拉电阻）被相应的上拉电流镜75、85替换。因此，所述半桥电路300包括上拉电流镜75（用于置位信号通道），其包括一对栅极互相连接的晶体管76、77。该对的第一晶体管76耦合在电源电压电平和（第一）中间节点70之间。该对的第二晶体管77与电流源78串联耦合在电源电压电平和输出节点90之间。位于该对的所述第二晶体管77和电流源78之间的第二中间节点70’耦合至锁存器50的（第一）输入。所述上拉电流镜75根据（例如，取决于）流经第一晶体管器件的电流在锁存器50的（第一）输入处产生电压降。所述半桥电路400还包括用于复位信号通道的上拉电流镜85（具有栅极互相连接的晶体管86、87）和电流源88的模拟结构，其中晶体管87和电流源88之间的中间节点80’耦合至锁存器50的另一（第二）输入，如图5所示。寄生电流的补偿以与图2中半桥电路200相同的方式进行。
图6示意性地示出了根据本公开实施例的半桥电路400的另一示例。所述半桥电路400与图5中的半桥电路300的不同之处在于它包括双向补偿的补偿电路，即用于补偿正寄生电流和负寄生电流。
如上所述，节点LX上的正电压变化dVlx / dt是受寄生电容影响的最关键的系统操作。然而，可能还需要补偿节点LX处的负电压变化dVlx / dt。这可以通过图6的半桥电路400实现。
所述半桥电路400包括作为第一电流镜的电流镜60。该第一电流镜60现在具有在该电流为正极性的情况下镜像流经第二晶体管器件20的电流的目的。例如，所述第一电流镜60可以包括栅极互相连接的PMOS晶体管。所述半桥电路还包括上述作为第一电路通道的电路通道，其用于将所述第一电流镜60的镜像电流馈送到电源电压电平和第一晶体管器件10之间的（第一）中间节点70。除了第一电流镜60，所述半桥电路400还包括第二电流镜65以及第二电路通道，所述第二电流镜65用于在该电流为负极性的情况下镜像流经第二晶体管器件20的电流，所述第二电路通道用于将第二电流镜65的镜像电流馈送到电源电压电平和第一晶体管器件10之间的（第一）中间节点70。例如，所述第二电流镜65可以包括栅极互相连接的NMOS晶体管。所述半桥电路400还包括开关装置99，其用于根据流经第二晶体管器件20的电流的极性选择性地激活第一电流镜60或第二电流镜65。也就是说，对于正极性的电流，所述第一电流镜60将被激活，并且对于负极性的电流，所述第二电流镜65将被激活。所述第一电流镜60和第二电流镜65可分别实现正电容电流源和负电容电流源，以用于寄生电流的双向补偿。
在图6的示例中，所述开关装置99包括晶体管对96、97（一个PMOS晶体管97和一个NMOS晶体管96）。它们中的一个的源极（源极端子）可以耦合至他们中的另一个的漏极（漏极端子）。所述源极和漏极可以耦合至第二晶体管器件20的电源电压侧。所述开关装置99的晶体管96、97的栅极通过参考电压源98耦合至节点LX。由所述参考电压源98施加的电压可以对应于电源电压电平（VBOOT）的一半，即VBOOT / 2。所述第一电流镜60、开关装置99和第二电流镜65串联耦合在电源电压电平和节点LX之间。根据电流方向，所述开关装置99的晶体管96、97中的一个将是激活的。然后，所述第二晶体管器件20的寄生电容（Cpar，2）21上的电压近似地由参考电压源98施加的参考电压来限定，该参考电压通常可以设置为VBOOT / 2（其中VBOOT是相对于节点LX的电压）。根据dVlx / dt的符号，所述电流将通过双向补偿电流Icomp1和Icomp2在两个方向上被镜像到所述输出。
类似于图2和图5的实施方式，每个所述第一电流镜60和第二电流镜65可以包括一个输入晶体管（晶体管62、67）和两个输出晶体管（用于第一电流镜60的晶体管63、64和用于第二电流镜65的晶体管68、69），其用于为置位控制通道和复位控制通道提供补偿电流。
所述半桥电路400的补偿电路（第二晶体管器件20、其电流源25、第一电流镜60和第二电流镜65以及开关装置99）在节点LX上升沿和下降沿期间用双向补偿电路补偿寄生电容电流的影响。
尽管所述半桥电路400包括上拉电流镜75、85，但是本公开同样适用于带双向补偿的半桥电路，例如，如图2所示，该带双向补偿的半桥电路包括替换上拉电流镜的阻抗（例如，电阻或上拉电阻）。
图7示意性地示出了根据本公开实施例的半桥电路500的又一示例。所述半桥电路500与图2的半桥电路200相同，除了它包括滤波块52，所述滤波块52用于对锁存器50的两个输入端处的电压电平施加共模抑制和/或滤波。所述滤波块52可以被配置为将共模抑制和/或瞬态尖峰滤波器应用于置位控制信号和复位控制信号的输入信号。所述滤波块52中增加的差分级可以抑制由第一电流镜60的输出晶体管63、64（（同样地，如果存在的话）第二电流镜65的输出晶体管68、69）和阻抗72、82之间不匹配而引起的残余共模噪声。
尽管所述半桥电路500包括阻抗72、82（例如，电阻或上拉电阻），但是本公开同样适用于具有滤波块的半桥电路，例如，如图5所示，该具有滤波块的半桥电路包括替换阻抗的上拉电流镜。
如上所述，作为选择，所述补偿电路的电流源25可以由外部信号BLK 26控制。在这种情况下，额外的补偿电流将对置位控制信号和复位控制信号产生消隐效应。这在节点LX的上升沿期间非常有用，因为这是操作中最关键的阶段。此外，可能会施加恒定的极低电流，以帮助保护系统免受故障触发。这些陈述适用于根据本公开实施例的半桥电路的任何上述实施方式。
本公开同样涉及一种半桥电路的运行方法，例如，对于上述任何半桥电路。图8的流程图中示出了根据本公开的实施例的这种方法800的示例。方法800被理解为同样适用于作为半桥电路的示例的开关型功率变换器。
在步骤S810处，使用锁存器生成半桥电路的高侧开关的驱动信号。在步骤S820处，使用作为电平转换器的第一晶体管器件根据流经所述第一晶体管器件的电流转换锁存器输入处的电压电平。所述第一晶体管器件耦合在电源电压电平和接地之间。在步骤S830处，提供第二晶体管器件，其与第一晶体管器件并联地耦合在电源电压电平和接地之间。在步 骤S840处，使用电流镜镜像流经第二晶体管器件的电流。在步骤S850处，将镜像电流馈送到位于电源电压电平和第一晶体管器件之间的中间节点。
应当注意，出于简明的原因，上述装置特征对应于可能未明确描述的各个方法特征。本文的公开内容被认为也扩展到这样的方法特征。特别地，本公开被理解为涉及运行上述电路的方法，和/或提供和/或布置这些电路的相应元件。
在上文中，提及了半桥电路及其实现。由于开关型功率变换器可被视为半桥电路的示例，因此本公开应理解为同样适用于开关型功率变换器和开关型功率变换器的运行方法。
在上文中，提及了降低锁存器输入处的电压电平的电平转换器。例如，这些电平转换器可以由NMOS晶体管实现。然而，本公开同样适用于升高锁存器输入处的电压电平的电平转换器。例如，这种电平转换器可以由PMOS晶体管实现。如本领域技术人员将理解的，可以通过简单的镜像操作从上述半桥电路获得包括这种电平转换器的半桥电路的各个实施方式。
还应注意，说明书和附图仅说明了所提出的电路和方法的原理。本领域技术人员将能够实现各种布置，这些布置虽然未在本文中明确描述或示出，但体现了本发明的原理的这些布置均包括在本发明的精神和范围内。此外，本文中概括的所有示例和实施例主要旨在明确地仅用于解释目的，以帮助读者理解所提出方法的原理。此外，本文提供的本发明的原理、方面和实施例的所有陈述以及其具体示例旨在涵盖其等同描述。

Claims (18)

1.一种半桥电路，包括：
高侧开关；
锁存器，用于为所述高侧开关提供驱动信号；
第一晶体管器件，其用作电平转换器以在所述锁存器的输入处转换电压电平，其中所述第一晶体管器件耦合在电源电压电平和接地之间，并且其中所述锁存器的输入处的电压电平是根据流经第一晶体管器件的电流来转换的；
第二晶体管器件，其与所述第一晶体管器件并联耦合在所述电源电压电平和接地之间；
电流镜，用于镜像流经所述第二晶体管器件的电流；
电路通道，用于将镜像电流馈送到位于所述电源电压电平和第一晶体管器件之间的中间节点；以及上拉电流镜，所述上拉电流镜包括栅极互相连接的晶体管对；
其中所述对中的第一晶体管耦合在所述电源电压电平和所述中间节点之间，且所述对中的第二晶体管与电流源串联耦合在所述电源电压电平和半桥电路的输出节点之间；
其中位于所述对中的第二晶体管和所述电流源之间的第二中间节点耦接至所述锁存器的输入。
2.根据权利要求1所述的半桥电路，其中，所述第二晶体管器件具有与第一晶体管器件相同的尺寸。
3.根据权利要求1所述的半桥电路，其中，所述电流镜具有大于或等于1的镜像比。
4.根据权利要求1所述的半桥电路，其中，所述电流镜的镜像比乘以第二晶体管器件的寄生电容与第一晶体管器件的寄生电容之比大于或等于1。
5.根据权利要求1所述的半桥电路，其中，所述第二晶体管器件被驱动为关断。
6.根据权利要求1所述的半桥电路，其中，所述半桥电路还包括阻抗，所述阻抗耦合在所述电源电压电平和位于所述电源电压电平和第一晶体管器件之间的所述中间节点之间，
其中所述中间节点耦合至锁存器的输入。
7.一种半桥电路，包括：
高侧开关；
锁存器，用于为所述高侧开关提供驱动信号；
第一晶体管器件，其用作电平转换器以在所述锁存器的输入处转换电压电平，其中所述第一晶体管器件耦合在电源电压电平和接地之间，并且其中所述锁存器的输入处的电压电平是根据流经第一晶体管器件的电流来转换的；
第二晶体管器件，其与所述第一晶体管器件并联耦合在所述电源电压电平和接地之间；
电流镜，用于镜像流经所述第二晶体管器件的电流；以及
电路通道，用于将镜像电流馈送到位于所述电源电压电平和第一晶体管器件之间的中间节点；
其中，所述电流镜为第一电流镜，所述第一电流镜用于在该电流为正极性的情况下镜像流经所述第二晶体管器件的电流，所述电路通道为第一电路通道，所述第一电路通道用于将所述第一电流镜的镜像电流馈送至位于所述电源电压电平和第一晶体管器件之间的所述中间节点；并且
所述半桥电路还包括：
第二电流镜，用于在该电流为负极性的情况下镜像流经所述第二晶体管器件的电流；
第二电路通道，用于将所述第二电流镜的镜像电流馈送至位于所述电源电压电平和第一晶体管器件之间的中间节点；以及
开关装置，用于根据流经所述第二晶体管器件的电流的极性选择性地激活第一电流镜或者第二电流镜。
8.一种半桥电路，包括：
高侧开关；
锁存器，用于为所述高侧开关提供驱动信号；
第一晶体管器件，其用作电平转换器以在所述锁存器的输入处转换电压电平，其中所述第一晶体管器件耦合在电源电压电平和接地之间，并且其中所述锁存器的输入处的电压电平是根据流经第一晶体管器件的电流来转换的；
第二晶体管器件，其与所述第一晶体管器件并联耦合在所述电源电压电平和接地之间；
电流镜，用于镜像流经所述第二晶体管器件的电流；
电路通道，用于将镜像电流馈送到位于所述电源电压电平和第一晶体管器件之间的中间节点；以及
第三晶体管器件，所述第三晶体管器件用作电平转换器以在所述锁存器的第二输入处转换电压电平，其中所述第三晶体管器件耦合在所述电源电压电平和接地之间，其中所述锁存器的第二输入处的电压电平是根据流经所述第三晶体管器件的电流来转换的，
其中所述电流镜包括两个输出晶体管，每一个所述输出晶体管传导所述镜像电流；
其中所述电路通道耦接至所述输出晶体管中的第一个；
其中所述半桥电路还包括第二电路通道，所述第二电路通道用于将所述镜像电流馈送至位于所述电源电压电平和第三晶体管器件之间的第三中间节点；以及
其中所述第二电路通道耦接至所述输出晶体管中的第二个。
9.根据权利要求8所述的半桥电路，其中，所述半桥电路还包括滤波块，所述滤波块用于对所述锁存器的两个输入处的电压电平施加共模抑制和/或进行滤波。
10.一种运行半桥电路的方法，所述方法包括步骤：
使用锁存器生成所述半桥电路的高侧开关的驱动信号；
使用作为电平转换器的第一晶体管器件，根据流经所述第一晶体管器件的电流转换锁存器输入处的电压电平，其中所述第一晶体管器件耦合在电源电压电平和接地之间；
提供第二晶体管器件，其与所述第一晶体管器件并联耦合在所述电源电压电平和接地之间；
使用电流镜镜像流经所述第二晶体管器件的电流；
将镜像电流馈送到位于所述电源电压电平和第一晶体管器件之间的中间节点；
提供上拉电流镜，其中所述上拉电流镜包括栅极互相连接的晶体管对，其中所述对中的第一晶体管耦合在所述电源电压电平和所述中间节点之间，且所述对中的第二晶体管与电流源串联耦合在所述电源电压电平和半桥电路的输出节点之间；以及
将位于所述对中的第二晶体管和所述电流源之间的第二中间节点耦接至所述锁存器的输入。
11.根据权利要求10所述的方法，其中，所述第二晶体管器件具有与第一晶体管器件相同的尺寸。
12.根据权利要求10所述的方法，其中，所述电流镜具有大于或等于1的镜像比。
13.根据权利要求10所述的方法，其中，所述电流镜的镜像比乘以第二晶体管器件的寄生电容与第一晶体管器件的寄生电容之比大于或等于1。
14.根据权利要求10所述的方法，其中，所述方法还包括将所述第二晶体管器件驱动为关断。
15.根据权利要求10所述的方法，其中，所述方法还包括步骤：
将阻抗耦合在所述电源电压电平和位于所述电源电压电平和第一晶体管器件之间的所述中间节点之间；以及
将所述中间节点耦合至锁存器的输入。
16.一种运行半桥电路的方法，所述方法包括步骤：
使用锁存器生成所述半桥电路的高侧开关的驱动信号；
使用作为电平转换器的第一晶体管器件，根据流经所述第一晶体管器件的电流转换锁存器输入处的电压电平，其中所述第一晶体管器件耦合在电源电压电平和接地之间；
提供第二晶体管器件，其与所述第一晶体管器件并联耦合在所述电源电压电平和接地之间；
使用电流镜镜像流经所述第二晶体管器件的电流；以及
将镜像电流馈送到位于所述电源电压电平和第一晶体管器件之间的中间节点；其中，
所述电流镜被提供作为第一电流镜，以在该电流为正极性的情况下镜像流经所述第二晶体管器件的电流，并且所述电路通道被提供作为第一电路通道，以将所述第一电流镜的镜像电流馈送至位于所述电源电压电平和第一晶体管器件之间的所述中间节点；并且
所述方法还包括步骤：
提供第二电流镜，以在该电流为负极性的情况下镜像流经所述第二晶体管器件的电流；
提供第二电路通道，以将所述第二电流镜的镜像电流馈送至位于所述电源电压电平和第一晶体管器件之间的中间节点；以及
根据流经所述第二晶体管器件的电流的极性选择性地激活第一电流镜或者第二电流镜。
17.一种运行半桥电路的方法，所述方法包括步骤：
使用锁存器生成所述半桥电路的高侧开关的驱动信号；
使用作为电平转换器的第一晶体管器件，根据流经所述第一晶体管器件的电流转换锁存器输入处的电压电平，其中所述第一晶体管器件耦合在电源电压电平和接地之间；
提供第二晶体管器件，其与所述第一晶体管器件并联耦合在所述电源电压电平和接地之间；
使用电流镜镜像流经所述第二晶体管器件的电流；以及
将镜像电流馈送到位于所述电源电压电平和第一晶体管器件之间的中间节点；
其中，所述电流镜包括两个输出晶体管，每一个所述输出晶体管传导所述镜像电流；并且
所述方法还包括步骤：
使用第三晶体管器件作为电平转换器，根据流经所述第三晶体管器件的电流转换所述锁存器的第二输入处的电压电平，其中所述第三晶体管器件耦合在所述电源电压电平和接地之间；
将所述电路通道耦接至所述输出晶体管中的第一个；
提供第二电路通道，以将所述镜像电流馈送至位于所述电源电压电平和第三晶体管器件之间的第三中间节点；以及
将所述第二电路通道耦接至所述输出晶体管中的第二个。
18.根据权利要求17所述的方法，其中，所述方法还包括步骤：
使用滤波块对所述锁存器的两个输入处的电压电平施加共模抑制和/或进行滤波。
CN201910338738.1A 2018-04-26 2019-04-25 电平转换电容的补偿 Active CN110417261B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/963,633 2018-04-26
US15/963,633 US10333408B1 (en) 2018-04-26 2018-04-26 Compensation of level-shift capacitance

Publications (2)

Publication Number Publication Date
CN110417261A CN110417261A (zh) 2019-11-05
CN110417261B true CN110417261B (zh) 2021-11-30

Family

ID=66996761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910338738.1A Active CN110417261B (zh) 2018-04-26 2019-04-25 电平转换电容的补偿

Country Status (2)

Country Link
US (1) US10333408B1 (zh)
CN (1) CN110417261B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10855273B2 (en) * 2018-06-08 2020-12-01 Zhanming LI High-side gate driver for gallium nitride integrated circuits
US10868536B1 (en) * 2019-09-20 2020-12-15 Analog Devices International Unlimited Company High common-mode transient immunity high voltage level shifter
CN111404529B (zh) * 2020-04-03 2023-04-25 电子科技大学 一种耗尽型GaN功率器件的分段直接栅驱动电路
US11451130B2 (en) * 2020-05-06 2022-09-20 Stmicroelectronics S.R.L. Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal
CN215835383U (zh) 2020-05-06 2022-02-15 意法半导体股份有限公司 电子电路
US11942942B1 (en) * 2022-11-21 2024-03-26 Hong Kong Applied Science and Technology Research Institute Company Limited High-speed level-shifter for power-conversion applications

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362679B2 (en) * 2000-02-23 2002-03-26 Tripath Technology, Inc. Power device driver circuit
CN106602879A (zh) * 2015-10-15 2017-04-26 恩智浦有限公司 具有半桥节点的dc‑dc转换器、用于其的控制器以及控制其的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69403965T2 (de) * 1994-09-16 1998-01-29 Sgs Thomson Microelectronics Integrierte Steuerschaltungsanordnung mit einem Pegelschieber zum Schalten eines elektronischen Schalters
EP0764365A2 (en) * 1995-04-10 1997-03-26 Koninklijke Philips Electronics N.V. Level-shifting circuit and high-side driver including such a level-shifting circuit
JP4382312B2 (ja) * 2001-09-05 2009-12-09 三菱電機株式会社 駆動制御装置、電力変換装置、電力変換装置の制御方法、および電力変換装置の使用方法
US10141845B2 (en) * 2016-04-13 2018-11-27 Texas Instruments Incorporated DC-DC converter and control circuit with low-power clocked comparator referenced to switching node for zero voltage switching
US9991796B2 (en) * 2016-07-26 2018-06-05 Fuji Electric Co., Ltd. Switch drive circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362679B2 (en) * 2000-02-23 2002-03-26 Tripath Technology, Inc. Power device driver circuit
CN106602879A (zh) * 2015-10-15 2017-04-26 恩智浦有限公司 具有半桥节点的dc‑dc转换器、用于其的控制器以及控制其的方法

Also Published As

Publication number Publication date
CN110417261A (zh) 2019-11-05
US10333408B1 (en) 2019-06-25

Similar Documents

Publication Publication Date Title
CN110417261B (zh) 电平转换电容的补偿
US10734982B2 (en) Dead time control circuit for a level shifter
CN110771043B (zh) 用于死区时间控制的定时控制器
US10972061B2 (en) Class-D amplifier with multiple independent output stages
US8330504B2 (en) Dynamic biasing systems and methods
EP3220522B1 (en) High-frequency-isolation gate driver circuit and gate circuit driving method
KR100428987B1 (ko) 구동제어장치
CN107170402B (zh) 半桥或全桥输出驱动级的栅极驱动器电路及对应驱动方法
US9490758B2 (en) Power amplifier
US20040239417A1 (en) Amplifiers
US6819177B2 (en) Electronic circuit for a switching power amplifier and method for switching the output stage of a switching power amplifier
US20020060605A1 (en) Amplifiers
KR100846880B1 (ko) 높고 그리고 넓은 동작 전압 범위를 위한 바이어스 회로를구비한 게이트 드라이버 출력 단
US9877104B2 (en) Audio switch circuit with slow turn-on
CN109891751B (zh) 电流源噪声抵消
JP2017539158A (ja) 固体スイッチ・リレー
JP2019036818A (ja) 出力回路
US11711081B2 (en) Low frequency power supply spur reduction in clock signals
JPH04286498A (ja) 低減された漏話を有するｆｍ信号のディジタルスイッチングを行なうための方法および装置
JP7021562B2 (ja) 電力変換装置
US10666193B2 (en) Biasing circuit for capacitor switch transistor and method therefore
JP2009060262A (ja) 差動駆動回路
Von Daak et al. Isolated capacitively coupled MOS driver circuit with bidirectional signal transfer
WO2007101073A2 (en) Signal differentiation with differential conversion circuit
CN115694151A (zh) 半桥驱动器的高侧驱动电路及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant