CN110416312A - 一种低功耗神经突触薄膜晶体管及其制备方法 - Google Patents

一种低功耗神经突触薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN110416312A
CN110416312A CN201910653176.XA CN201910653176A CN110416312A CN 110416312 A CN110416312 A CN 110416312A CN 201910653176 A CN201910653176 A CN 201910653176A CN 110416312 A CN110416312 A CN 110416312A
Authority
CN
China
Prior art keywords
low
power consumption
tft
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910653176.XA
Other languages
English (en)
Other versions
CN110416312B (zh
Inventor
丁士进
李凌凯
邵龑
吴小晗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201910653176.XA priority Critical patent/CN110416312B/zh
Publication of CN110416312A publication Critical patent/CN110416312A/zh
Application granted granted Critical
Publication of CN110416312B publication Critical patent/CN110416312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种低功耗神经突触薄膜晶体管及其制备方法,晶体管的结构从下至上依次为:背栅电极、栅介质层、导电沟道以及源‑漏电极,源‑漏电极设置在栅介质层的上表面,导电沟道位于源‑漏电极的上表面及两侧,在源‑漏电极的上表面形成沟道。与现有技术相比,本发明具有法焦级别的超低功耗;不同的介质层制备温度可以实现数毫秒到数千秒可调的记忆时间;同时全无机材料的使用使器件的稳定性得到了很大的提高;该低功耗神经突触薄膜晶体管的柔性和突触性能可用于柔性电子和大规模神经形态电路系统。

Description

一种低功耗神经突触薄膜晶体管及其制备方法
技术领域
本发明属于半导体器件领域,尤其是涉及一种低功耗神经突触薄膜晶体管及其制备方法。
背景技术
我们的大脑是一个具有~1011个神经元和~1015个突触高度互联、大规模并行、结构可变的复杂网络。受人类大脑的启发,以分布式信息储存和并行架构信息处理的大规模神经形态电路系统比传统的基于集中顺序操作的冯·诺依曼计算系统在复杂环境下的效率和适应性要高得多。突触是连接神经元并在生物系统中建立神经形态结构的基本单元。因此,能够模拟生物突触行为的突触装置对于构建神经形态电子系统是必不可少的。但是神经突触器件其关键不仅在于模拟典型的突触行为,还应该着眼于单个突触事件的超低功耗和可调节的广泛的记忆时间。
两端的阻变存储器可以模拟典型的突触行为,但是在取消神经元间信号传输的情况下不能进行权重更新,而且由于其离子移动导致突触行为的机理,很难具有很低的功耗;有机纳米线结构的突触晶体管可以实现法焦量级的功耗,但是因为其使用有机材料很难进行大规模的集成;以电解质为栅介质的双电层晶体管,由于电解质的不稳定性和离子移动导致突触行为的机理,也难以大规模集成和具有很低的功耗。
因此,为了实现突触晶体管既能实现与低功耗电路集成的应用,又能够及时地进行权值的更新,就需要其同时兼顾无机、法焦量级的功耗和可调的记忆时间的特性,这也是需要解决的问题。
发明内容
本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种低功耗神经突触薄膜晶体管及其制备方法。
本发明的目的可以通过以下技术方案来实现:
一种低功耗神经突触薄膜晶体管,从下至上依次为:背栅电极、栅介质层、导电沟道以及源-漏电极,
所述源-漏电极设置在所述栅介质层的上表面,
所述导电沟道位于所述源-漏电极的上表面及两侧,在所述源-漏电极的上表面形成沟道。
进一步的,该低功耗神经突触薄膜晶体管通过栅介质层与导电沟道界面的缺陷对电子俘获和释放实现突触行为。
更加进一步的,栅介质层与导电沟道界面的缺陷通过改变栅介质层与导电沟道界面的氢元素浓度进行调节。
更加进一步的,氢元素浓度通过改变栅介质层的制备温度为30-150℃进行调节。
所述栅介质层为Al2O3、SiO2、ZrO2、HfO2、TiO2或La2O3材料中的一种或几种的任意组合。
所述导电沟道为IGZO、ITO、In2O3、ZnO、SnO2或Ga2O3材料中的一种或几种的任意组合。
所述背栅电极为低阻硅衬底,电阻率<0.005Ω·cm。
所述源-漏电极选择的材料为Ni/Au、Cr/Au、ITO或者Ti/Au。
低功耗神经突触薄膜晶体管的制备方法,包括:
采用原子沉积技术在背栅电极的上表面生长得到栅介质层;
采用物理气相沉积技术在栅介质层的上表面生长并刻蚀得到导电沟道;
采用电子束蒸发制备源-漏电极;
氮气气氛下进行热退火,得到低功耗神经突触薄膜晶体管。
生长栅介质层时控制温度为30-150℃,氧气等离子体的产生功率为1500-2500 W,氧气流量为100-180sccm,制备得到的栅介质层的厚度为20-150nm;
制备导电沟道时,磁控溅射的腔体气压保持在0.5-2Pa,温度为室温,制备得到的导电沟道的厚度为30-80nm,在源-漏电极的上表面形成的沟道的长度和宽度分别为5-10μm和50-150μm。
与现有技术相比,本发明具有以下优势:
(1)本发明所制备的低功耗神经突触薄膜晶体管,其通过栅介质层与导电沟道界面的缺陷对电子的俘获和释放实现突触行为。驱动电子的移动需要极低的能量,因此在超低电压下驱动电子俘获和释放使器件的突触行为具有法焦级别的超低功耗,提高了器件的性能。
(2)本发明所制备的低功耗神经突触薄膜晶体管,通过改变原子层沉积的工艺温度来调制栅介质薄膜的氢元素浓度。由于栅介质薄膜中的氢元素能通过界面掺杂到其上层的导电沟道中,从而调制沟道的缺陷浓度,使电子被缺陷俘获和释放的能力得到改变。针对不同温度制备的栅介质层的器件,在不同电压幅度脉冲的刺激下,实现了大范围内可调的记忆时间,提高了器件作为突触器件的功能性和实用性。
(3)本发明所制备的低功耗神经突触薄膜晶体管,其中背栅电极、栅介质层、导电沟道以及源-漏电极全部采用无机材料制备,提高了器件的稳定性;同时满足柔性和生物兼容的薄膜晶体管制备技术,在日后的大规模神经形态电路系统具有很好的应用价值。
附图说明
图1为实施例1所制备的低功耗神经突触薄膜晶体管结构示意图。
图2为实施例1所制备的低功耗神经突触薄膜晶体管单个突触消耗功耗曲线图。
图3为实施例1所制备的低功耗神经突触薄膜晶体管在不同栅介质层制备温度和前突触脉冲刺激幅度下实现可调的记忆时间曲线图。
图4为实施例1所制备的低功耗神经突触薄膜晶体管长时记忆曲线图。
图5为实施例1所制备的低功耗神经突触薄膜晶体管良好的柔性工作展示图。
图6为实施例1所制备的低功耗神经突触薄膜晶体管在平坦和弯曲状态下抑制性突触后电流的曲线图。
图中,1为背栅电极、2为栅介质层、3为导电沟道、4为源-漏电极。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明,但不以任何形式限制本发明。应当指出的是,对本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进。这些都属于本发明的保护范围。
一种低功耗神经突触薄膜晶体管,从下至上依次为:背栅电极、栅介质层、导电沟道以及源-漏电极,源-漏电极设置在栅介质层的上表面,导电沟道位于源-漏电极的上表面及两侧,并且在源-漏电极的上表面形成沟道。
本发明的低功耗神经突触薄膜晶体管是通过栅介质层与导电沟道界面的缺陷对电子俘获和释放实现突触行为。
上述栅介质层与导电沟道界面的缺陷通过改变栅介质层与导电沟道界面的氢元素浓度进行调节。氢元素浓度通过改变栅介质层的制备温度为30-150℃进行调节。
可以应用在本发明中的栅介质层为Al2O3、SiO2、ZrO2、HfO2、TiO2或La2O3材料中的一种或几种的任意组合。导电沟道为IGZO、ITO、In2O3、ZnO、SnO2或 Ga2O3材料中的一种或几种的任意组合。背栅电极为低阻硅衬底,电阻率<0.005 Ω·cm。源-漏电极选择的材料为Ni/Au、Cr/Au、ITO或者Ti/Au。
低功耗神经突触薄膜晶体管的制备方法,包括:
(1)采用原子沉积技术在背栅电极的上表面生长得到厚度为20-150nm的栅介质层,制备过程中控制温度为30-150℃,氧气等离子体的产生功率为1500-2500 W,氧气流量为100-180sccm;
(2)采用物理气相沉积技术在栅介质层的上表面生长并刻蚀得到厚度为 30-80nm导电沟道,制备过程中控制磁控溅射的腔体气压为0.5-2Pa,温度为室温,在源-漏电极的上表面形成的沟道的长度和宽度分别为5-10μm和50-150μm;
(3)采用电子束蒸发制备源-漏电极;
(4)氮气气氛下进行热退火,得到低功耗神经突触薄膜晶体管。
以下是更加详细的实施案例,通过以下实施案例进一步说明本发明的技术方案以及所能够获得的技术效果。
实施例1
本实施例提供的一种全无机低功耗神经突触薄膜晶体管,其结构如图1所示,晶体管结构从下至上依次为:背栅电极1、栅介质层2、导电沟道3以及源-漏电极 4。源-漏电极4设置在栅介质层2的上表面,导电沟道3位于源-漏电极4的上表面及两侧,并且在源-漏电极4的上表面形成沟道。
该晶体管的具体制备过程如下:
(1)背栅电极1选择低阻重掺杂p型硅衬底,电阻率<0.005Ω·cm。
(2)栅介质层2选择氧化铝材料,采用三甲基铝(TMA)和氧等离子体分别作为前驱体和反应物,通过原子层沉积技术,在背栅电极1上生长得到,生长厚度在20~150nm。其中采取0.1s TMA脉冲、10s氮气吹扫、8s氧等离子体脉冲和 10s氮气吹扫处理作为一个生长周期;TMA温度、氧气气体流速和等离子发生功率分别设置为18℃、150sccm和2500W。
(3)导电沟道3选择非晶铟镓锌氧(IGZO)材料,采用原子比为In:Ga:Zn:O =1:1:1:4的IGZO靶材料,通过物理气相沉积技术在氧化铝介质层上生长得到,生长厚度范围为30~80nm。其中工作压力、射频功率、氩气和氧气气体流量分别设置为0.88Pa、110W、48和2sccm。
(4)在掩模版下正性光刻胶紫外曝光形成图案,再由稀盐酸湿法刻蚀形成 IGZO导电沟道。导电沟道的长度和宽度分别为10μm和100μm。随后,在掩模版下负性光刻胶紫外曝光形成图案,采用电子束蒸发制备30nm Ti/70nm Au的双层膜作为源-漏电极4,最后采用剥离工艺通过丙酮去除多余的光刻胶。
(5)在氮气氛围中进行250℃热退火过程,得到全无机低功耗神经突触薄膜晶体管结构。
性能测试:
图2展示了基于实施例的低功耗神经突触薄膜晶体管单个突触行为功耗的曲线图,其中所施加的突触前脉冲(底栅上栅极脉冲)幅度为0.2V,脉宽为10ms,所加的源漏电压为2mV,数据是在以30℃氧化铝为介质的IGZO沟道上得到的。从图中可以看出,所制备的低功耗神经突触薄膜晶体管展现出典型的抑制性突触后电流,同时具有极低的功耗,可以低至3.18法焦。图3展示了在不同突触前脉冲幅度刺激下,以30℃和150℃氧化铝为介质的低功耗神经突触薄膜晶体管记忆时间的对比图。其中,所施加的突触前脉冲(底栅上栅极脉冲)脉宽为20ms,所加的源漏电压为50mV。在从图中可以看出,当脉冲幅度为-1V时,30℃和150℃氧化铝为介质的低功耗神经突触薄膜晶体管记忆时间分别为19.5ms和725.5ms;在脉冲幅度为-5V时,30℃和150℃氧化铝为介质的低功耗神经突触薄膜晶体管记忆时间分别为152.2ms和57110ms;最终在单个脉冲刺激下实现了19.5ms至 57110ms的广泛可调记忆时间。图4展示了在80个连续突触前脉冲的刺激下(脉冲幅度为5V,脉宽为20ms),以30℃氧化铝为介质的低功耗神经突触薄膜晶体管所实现的长时记忆特性展示图。从图中可以看出,该突触薄膜晶体管长时记忆可以实现至少1000s的记忆时间。图5展示了在室温下柔性基底上制备的低功耗神经突触薄膜晶体管;同时图6展示了在单突触前脉冲刺激(脉冲幅度为1V,脉宽为 20ms)下,平坦状态和弯曲状态下测试的归一化的抑制性突触后电流的对比示意图。从图中重合的曲线可以得出,柔性器件在弯曲状态下依然能够具有相对稳定的神经突触特性。
实施例2
一种低功耗神经突触薄膜晶体管,从下至上依次为:背栅电极、栅介质层、导电沟道以及源-漏电极,源-漏电极设置在栅介质层的上表面,导电沟道位于源-漏电极的上表面及两侧,并且在源-漏电极的上表面形成沟道。
本实施例中栅介质层为HfO2、TiO2复合材料,导电沟道为SnO2,背栅电极为低阻硅衬底,电阻率<0.005Ω·cm。源-漏电极选择的材料为Ti/Au。通过栅介质层与导电沟道界面的缺陷对电子俘获和释放实现突触行为。上述栅介质层与导电沟道界面的缺陷通过改变栅介质层与导电沟道界面的氢元素浓度进行调节。
低功耗神经突触薄膜晶体管的制备方法,包括:
(1)选择低阻重掺杂p型硅衬底,电阻率<0.005Ω·cm作为背栅电极,采用原子沉积技术在背栅电极的上表面生长得到厚度为20nm,材质为HfO2、TiO2复合材料的栅介质层,制备过程中控制温度为30℃,氧气等离子体的产生功率为1500W,氧气流量为100sccm;
(2)采用物理气相沉积技术在栅介质层的上表面生长并由稀盐酸湿法刻蚀形成刻蚀得到厚度为30nm的SnO2导电沟道,制备过程中控制磁控溅射的腔体气压为0.5Pa,温度为室温,在源-漏电极的上表面形成的沟道的长度和宽度分别为5μ m和50μm;
(3)在掩模版下负性光刻胶紫外曝光形成图案,采用电子束蒸发制备源-漏电极,最后采用剥离工艺通过丙酮去除多余的光刻胶;
(4)在氮气氛围中进行250℃热退火,得到低功耗神经突触薄膜晶体管。
实施例3
一种低功耗神经突触薄膜晶体管,从下至上依次为:背栅电极、栅介质层、导电沟道以及源-漏电极,源-漏电极设置在栅介质层的上表面,导电沟道位于源-漏电极的上表面及两侧,并且在源-漏电极的上表面形成沟道。
本实施例中栅介质层为SiO2材料,导电沟道为ITO,背栅电极为低阻硅衬底,电阻率<0.005Ω·cm。源-漏电极选择的材料为Cr/Au。通过栅介质层与导电沟道界面的缺陷对电子俘获和释放实现突触行为。上述栅介质层与导电沟道界面的缺陷通过改变栅介质层与导电沟道界面的氢元素浓度进行调节。
低功耗神经突触薄膜晶体管的制备方法,包括:
(1)选择低阻重掺杂p型硅衬底,电阻率<0.005Ω·cm作为背栅电极,采用原子沉积技术在背栅电极的上表面生长得到厚度为50nm,材质为SiO2的栅介质层,制备过程中控制温度为50℃,氧气等离子体的产生功率为2000W,氧气流量为 150sccm;
(2)采用物理气相沉积技术在栅介质层的上表面生长并由稀盐酸湿法刻蚀形成刻蚀得到厚度为40nm的ITO导电沟道,制备过程中控制磁控溅射的腔体气压为 1Pa,温度为室温,在源-漏电极的上表面形成的沟道的长度和宽度分别为8μm和 100μm;
(3)在掩模版下负性光刻胶紫外曝光形成图案,采用电子束蒸发制备源-漏电极,最后采用剥离工艺通过丙酮去除多余的光刻胶;
(4)在氮气氛围中进行250℃热退火,得到低功耗神经突触薄膜晶体管。
实施例4
一种低功耗神经突触薄膜晶体管,从下至上依次为:背栅电极、栅介质层、导电沟道以及源-漏电极,源-漏电极设置在栅介质层的上表面,导电沟道位于源-漏电极的上表面及两侧,并且在源-漏电极的上表面形成沟道。
本实施例中栅介质层为ZrO2材料,导电沟道为In2O3,背栅电极为低阻硅衬底,电阻率<0.005Ω·cm。源-漏电极选择的材料为Cr/Au。通过栅介质层与导电沟道界面的缺陷对电子俘获和释放实现突触行为。上述栅介质层与导电沟道界面的缺陷通过改变栅介质层与导电沟道界面的氢元素浓度进行调节。
低功耗神经突触薄膜晶体管的制备方法,包括:
(1)选择低阻重掺杂p型硅衬底,电阻率<0.005Ω·cm作为背栅电极,采用原子沉积技术在背栅电极的上表面生长得到厚度为150nm,材质为SiO2的栅介质层,制备过程中控制温度为150℃,氧气等离子体的产生功率为2500W,氧气流量为180sccm;
(2)采用物理气相沉积技术在栅介质层的上表面生长并由稀盐酸湿法刻蚀形成刻蚀得到厚度为80nm的In2O3导电沟道,制备过程中控制磁控溅射的腔体气压为2Pa,温度为室温,在源-漏电极的上表面形成的沟道的长度和宽度分别为10μm和150μm;
(3)在掩模版下负性光刻胶紫外曝光形成图案,采用电子束蒸发制备源-漏电极,最后采用剥离工艺通过丙酮去除多余的光刻胶;
(4)在氮气氛围中进行250℃热退火,得到低功耗神经突触薄膜晶体管。
在本发明的描述中,需要理解的是,术语、“上”、“下”、“两侧”等指示方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的组件或元件必须具有特定的方位,以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本说明书的描述中,参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
上述对实施例的描述是为便于该技术领域的普通技术人员能理解和使用发明。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改,并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此,本发明不限于上述实施例,本领域技术人员根据本发明的揭示,不脱离本发明范畴所做出的改进和修改都应该在本发明的保护范围之内。

Claims (10)

1.一种低功耗神经突触薄膜晶体管,其特征在于,该晶体管的结构从下至上依次为:背栅电极、栅介质层、导电沟道以及源-漏电极,
所述源-漏电极设置在所述栅介质层的上表面,
所述导电沟道位于所述源-漏电极的上表面及两侧,在所述源-漏电极的上表面形成沟道。
2.根据权利要求1所述的一种低功耗神经突触薄膜晶体管,其特征在于,该低功耗神经突触薄膜晶体管通过栅介质层与导电沟道界面的缺陷对电子俘获和释放实现突触行为。
3.根据权利要求2所述的一种低功耗神经突触薄膜晶体管,其特征在于,栅介质层与导电沟道界面的缺陷通过改变栅介质层与导电沟道界面的氢元素浓度进行调节。
4.根据权利要求3所述的一种低功耗神经突触薄膜晶体管,其特征在于,氢元素浓度通过改变栅介质层的制备温度为30-150℃进行调节。
5.根据权利要求1-4中任一项所述的一种低功耗神经突触薄膜晶体管,其特征在于,所述栅介质层为Al2O3、SiO2、ZrO2、HfO2、TiO2或La2O3材料中的一种或几种的任意组合。
6.根据权利要求1-4中任一项所述的一种低功耗神经突触薄膜晶体管,其特征在于,所述导电沟道为IGZO、ITO、In2O3、ZnO、SnO2或Ga2O3材料中的一种或几种的任意组合。
7.根据权利要求1-4中任一项所述的一种低功耗神经突触薄膜晶体管,其特征在于,所述背栅电极为低阻硅衬底,电阻率<0.005Ω·cm。
8.根据权利要求1-4中任一项所述的一种低功耗神经突触薄膜晶体管,其特征在于,所述源-漏电极选择的材料为Ni/Au、Cr/Au、ITO或者Ti/Au。
9.如权利要求1-8中任一项所述的低功耗神经突触薄膜晶体管的制备方法,其特征在于,该方法包括:
采用原子沉积技术在背栅电极的上表面生长得到栅介质层;
采用物理气相沉积技术在栅介质层的上表面生长并刻蚀得到导电沟道;
采用电子束蒸发制备源-漏电极;
氮气气氛下进行热退火,得到低功耗神经突触薄膜晶体管。
10.根据权利要求9所述的一种低功耗神经突触薄膜晶体管的制备方法,其特征在于,
生长栅介质层时控制温度为30-150℃,氧气等离子体的产生功率为1500-2500W,氧气流量为100-180sccm,制备得到的栅介质层的厚度为20-150nm;
制备导电沟道时,磁控溅射的腔体气压保持在0.5-2Pa,温度为室温,制备得到的导电沟道的厚度为30-80nm,在源-漏电极的上表面形成的沟道的长度和宽度分别为5-10μm和50-150μm。
CN201910653176.XA 2019-07-19 2019-07-19 一种低功耗神经突触薄膜晶体管及其制备方法 Active CN110416312B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910653176.XA CN110416312B (zh) 2019-07-19 2019-07-19 一种低功耗神经突触薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910653176.XA CN110416312B (zh) 2019-07-19 2019-07-19 一种低功耗神经突触薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN110416312A true CN110416312A (zh) 2019-11-05
CN110416312B CN110416312B (zh) 2020-09-04

Family

ID=68362076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910653176.XA Active CN110416312B (zh) 2019-07-19 2019-07-19 一种低功耗神经突触薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN110416312B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459543A (zh) * 2019-07-17 2019-11-15 深圳大学 一种闪存器件及其制备方法
CN111146293A (zh) * 2020-01-03 2020-05-12 中山大学 一种基于AlOx双电层薄膜晶体管的神经仿生器件及其制备方法
CN111564499A (zh) * 2020-05-20 2020-08-21 北京大学 一种低压多功能电荷俘获型突触晶体管及其制备方法
CN111987173A (zh) * 2020-09-15 2020-11-24 电子科技大学 一种可集成的二维光电突触器件阵列及其制备方法
CN112542515A (zh) * 2020-12-14 2021-03-23 中国科学院微电子研究所 一种光电调控神经突触晶体管及其制备方法
CN112885911A (zh) * 2021-02-02 2021-06-01 西交利物浦大学 金属氧化物异质结光电刺激突触晶体管及其制备方法
CN113035953A (zh) * 2021-02-08 2021-06-25 清华大学 一种无机耐高温突触晶体管及其制备方法
CN114944440A (zh) * 2022-06-17 2022-08-26 复旦大学 一种仿生视觉神经突触器件及其制备方法
CN115148845A (zh) * 2022-09-05 2022-10-04 浙江大学杭州国际科创中心 一种感光神经元晶体管及其制备方法、使用方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200849415A (en) * 2007-04-19 2008-12-16 Ciba Holding Inc Method for forming a pattern on a substrate and electronic device formed thereby
CN107425114A (zh) * 2017-03-22 2017-12-01 北京大学 一种垂直结构异源电子突触器件及其制备方法
KR20180127276A (ko) * 2018-11-19 2018-11-28 서울대학교산학협력단 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자
CN109830534A (zh) * 2019-01-14 2019-05-31 浙江大学 基于半导体纳米晶体的晶体管型神经突触器件及制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200849415A (en) * 2007-04-19 2008-12-16 Ciba Holding Inc Method for forming a pattern on a substrate and electronic device formed thereby
CN107425114A (zh) * 2017-03-22 2017-12-01 北京大学 一种垂直结构异源电子突触器件及其制备方法
KR20180127276A (ko) * 2018-11-19 2018-11-28 서울대학교산학협력단 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자
CN109830534A (zh) * 2019-01-14 2019-05-31 浙江大学 基于半导体纳米晶体的晶体管型神经突触器件及制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
丁士进等: ""氢元素对铟镓锌氧化物薄膜晶体管性能的影响"", 《物理学报》 *
吴小晗等: ""调节晶粒尺寸来提高有机场效应晶体管的化学传感性能(英文)"", 《SCIENCE CHINA MATERIALS》 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459543A (zh) * 2019-07-17 2019-11-15 深圳大学 一种闪存器件及其制备方法
CN111146293A (zh) * 2020-01-03 2020-05-12 中山大学 一种基于AlOx双电层薄膜晶体管的神经仿生器件及其制备方法
CN111146293B (zh) * 2020-01-03 2021-04-27 中山大学 一种基于AlOx双电层薄膜晶体管的神经仿生器件及其制备方法
CN111564499B (zh) * 2020-05-20 2021-03-23 北京大学 一种低压多功能电荷俘获型突触晶体管及其制备方法
CN111564499A (zh) * 2020-05-20 2020-08-21 北京大学 一种低压多功能电荷俘获型突触晶体管及其制备方法
CN111987173A (zh) * 2020-09-15 2020-11-24 电子科技大学 一种可集成的二维光电突触器件阵列及其制备方法
CN111987173B (zh) * 2020-09-15 2022-11-15 电子科技大学 一种可集成的二维光电突触器件阵列及其制备方法
CN112542515A (zh) * 2020-12-14 2021-03-23 中国科学院微电子研究所 一种光电调控神经突触晶体管及其制备方法
CN112885911A (zh) * 2021-02-02 2021-06-01 西交利物浦大学 金属氧化物异质结光电刺激突触晶体管及其制备方法
CN113035953A (zh) * 2021-02-08 2021-06-25 清华大学 一种无机耐高温突触晶体管及其制备方法
CN114944440A (zh) * 2022-06-17 2022-08-26 复旦大学 一种仿生视觉神经突触器件及其制备方法
CN114944440B (zh) * 2022-06-17 2024-03-05 复旦大学 一种仿生视觉神经突触器件及其制备方法
CN115148845A (zh) * 2022-09-05 2022-10-04 浙江大学杭州国际科创中心 一种感光神经元晶体管及其制备方法、使用方法

Also Published As

Publication number Publication date
CN110416312B (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
CN110416312A (zh) 一种低功耗神经突触薄膜晶体管及其制备方法
Li et al. Analog and digital bipolar resistive switching in solution-combustion-processed NiO memristor
CN106992249B (zh) 一种具有量子电导效应的离子型忆阻器
CN107068708B (zh) 一种浮栅忆阻器
Tiwari et al. Indium tungsten oxide thin films for flexible high-performance transistors and neuromorphic electronics
Ryu et al. Bio-inspired synaptic functions from a transparent zinc-tin-oxide-based memristor for neuromorphic engineering
CN111739935B (zh) 无机突触晶体管结构与制造方法
Wang et al. Top-gate electric-double-layer IZO-based synaptic transistors for neuron networks
CN108807546A (zh) 氧化物薄膜晶体管及其制造方法
CN110739393B (zh) 一种仿生突触器件及其制作方法及其应用
CN110289317B (zh) 铁电石墨烯晶体管及基于它的互补型突触器件和调控方法
CN106847817B (zh) 具有多端结构的人造突触器件及其制法和应用
CN106612079B (zh) 柔性透明摩擦电子学晶体管及其制备方法
CN106098932A (zh) 一种线性缓变忆阻器及其制备方法
CN112542515A (zh) 一种光电调控神经突触晶体管及其制备方法
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN109545960A (zh) 一种电导连续可变的忆阻器及其制备方法和应用
Wang et al. Synaptic computation demonstrated in a two-synapse network based on top-gate electric-double-layer synaptic transistors
Fu et al. Sputtered oxide thin-film transistors with tunable synaptic spiking behavior at 1 V
Nie et al. Ultrathin SrTiO3-based oxide memristor with both drift and diffusive dynamics as versatile synaptic emulators for neuromorphic computing
Liu et al. Ecofriendly solution-combustion-processed thin-film transistors for synaptic emulation and neuromorphic computing
Jin et al. Ferroelectrically modulated ion dynamics in Li+ electrolyte-gated transistors for neuromorphic computing
Jiang et al. Synaptic metaplasticity emulation in a freestanding oxide-based neuromorphic transistor with dual in-plane gates
Patil et al. Spike-time dependent plasticity of tailored ZnO nanorod-based resistive memory for synaptic learning
CN112349788B (zh) 一种二维/零维混合结构的人工异质突触器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant