CN1104091C - 时钟驱动器 - Google Patents

时钟驱动器 Download PDF

Info

Publication number
CN1104091C
CN1104091C CN97125351A CN97125351A CN1104091C CN 1104091 C CN1104091 C CN 1104091C CN 97125351 A CN97125351 A CN 97125351A CN 97125351 A CN97125351 A CN 97125351A CN 1104091 C CN1104091 C CN 1104091C
Authority
CN
China
Prior art keywords
fet
clock driver
effect transistor
filter
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97125351A
Other languages
English (en)
Other versions
CN1185058A (zh
Inventor
戴维
M·冈萨雷斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Mobility LLC
Google Technology Holdings LLC
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1185058A publication Critical patent/CN1185058A/zh
Application granted granted Critical
Publication of CN1104091C publication Critical patent/CN1104091C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)
  • Networks Using Active Elements (AREA)

Abstract

时钟驱动器，包括连接于参考时钟信号的输入端。滤波器连接至输入端以接收参考信号，并输出滤波的信号。有交叉门限的互补的FET驱动器电路耦合至滤波器以接收滤波的信号，和输出调整的时钟信号。

Description

时钟驱动器
技术领域
本发明大致涉及时钟驱动器，更详细涉及高效时钟信号驱动器。
背景技术
在以电池供电的装置，如寻呼机、计算机、个人数字助手、无线电话、蜂窝无线电话和诸如此类的装置中，节省功率是非常重要的。这些装置通常包括时钟驱动器电路。功率消耗对时钟电路尤其重要，因为时钟电路一直在运行，即使是在待机模式。
众所周知，因有利的电流特性，使用CMOS输出组做为时钟驱动器，由于负载的电流消耗为：
Vcc*CL*F＝2.75*10pF*13MHz＝358μA(公式1)
此处Vcc为电源电压，CL为负载电容，F为时钟信号的频率。然而，输出波形几乎为方波，且它能在临界频率产生明显的谐波。
如果参考时钟具有正好等于某些接收信道频率的谐波频率成份，谐波失真是通信装置中的一个问题。这种情况对时钟产生电位，生成通过辐射和电路板干扰传播的噪声信号，干扰想要的接收信号。将谐波失真降至最低程度的常用策略是对时钟驱动器的输出滤波，使输出波形更接近正弦波而不是方波。对于普通电路，需要位置接近驱动器的片外滤波器。然而这种解决方法费用高且附加的滤波器增加电源消耗。
时钟信号的占空比也是重要的需考虑的问题。输出电压占空比优选不差于45-55％。对在时钟信号驱动电路使用双时钟沿，如数字语音处理器集成电路(IC)，这是特别重要的。如果占空比差于45-55％，使用时钟信号的通信装置可能不能运行。
发明内容
本发明的目的是提供时钟驱动器，具有已改善的电流特性，能保持占空比和降低谐波。
本发明提供一种时钟驱动器，包括：输入端；滤波器，连接至所述输入端以接收所述参考时钟信号，和在滤波器的输出端输出滤波的信号，所述滤波器包括电容器和电阻性元件，所述电阻性元件包括互补场效应晶体管元件(FET)，其中所述互补场效应晶体管元件为所述电容器提供充电周期电阻和放电周期电阻；和互补FET驱动器电路，有交叉门限，并被耦合至所述滤波器以接收所述滤波的信号，和输出调整的时钟信号，其中电阻性元件的互补FET元件与互补FET驱动器电路匹配使其与所述电容器一起操作以产生充电和放电周期，从而补偿所述互补FET驱动器的交叉门限中的变化。
本发明的优点是：时钟驱动器电路的电流消耗大大低于以前的驱动器电路。另外，电路应用输入滤波器补偿低电流输出元件的偏差。因此，驱动器电路产生输出信号，它具有降至最小的干扰频率的希望的占空比，并且有有利的电流特性。
附图说明
图1示出标准时钟驱动器的电路图；
图2示出根据图1电路中信号的信号曲线。
具体实施方式
时钟驱动器电路100(图1)有输入端102以耦合至标准时钟信号发生器104，前置滤波器106被连接至该输入端以接收参考信号并输出滤波信号，有交叉门限的互补场效应晶体管(FET)驱动器电路108耦合至前置滤波器106以接收滤波信号并输出调整的时钟信号。前置滤波器可使用场效应晶体管元件122和124而不是电阻器来控制占空比和对CMOS处理偏差的补偿。时钟驱动器电路相对于先前的时钟驱动器电路已在功率消耗、谐波失真和占空比方面改善了性能。
前置滤波器106包括有源元件、FET元件122和FET元件124、及电容器126。FET元件122的栅极通过电阻器128被连接至高电源电压OSC-VCC。电压OSC-VCC可约为3伏和可能相对于OSC-GND为2.75伏。FET元件124的栅极通过电阻130被连接至低电源电压OSC-GND。电阻128和130可使用任何适当的电阻器类型实现为FET元件122和124的栅极提供静电放电(ESD)保护。
输出级，互补FET驱动器电路108，是由二极管117、FET元件118和二极管119构成。二极管117和119用于限制与高电源电压OSC-VCC和低电源电压OSC-GND有关的输出电压。如上所述，振荡器电源电压OSC-VCC例如可为2.75伏。低电源电压，OSC-GND可为电路接地。通过每个二极管的压降可约为0.75伏，峰间压降从1.5伏降到1.25伏。二极管117和119可使用各有相连基极和集电极的双极结型晶体管，或任何其它适当的二极管电路。
FET元件116和118可使用任何适当的FET。在限时实现中，CMOS元件被选中并构成产生需要的电流电平的尺寸，驱动如收发信机120的负载，和在输入端110响应信号200(图2)，以便输出端109的波形为对称的。
FET元件116的后栅极(back-gate)被连接至它的源极而不是Vcc，以将其开关门限降至最低和因此将其尺寸减至最小。当它们被制成普通IC元件时，FET元件122和118相匹配，且FET元件124和116相匹配。
运行时，FET元件116和FET元件118为开关，其中之一在时钟占空比的一段从电压到输出端导通电流，另一个在时钟占空比的另一段从电压到输出端导通电流，从一个元件到另一个元件的转换发生在交叉门限。
输出端被连接至负载120，该负载可为任何需要时钟信号的器件，如一种装置的发射机、接收机或收发信机。该装置可为调制解调器、无线电话、寻呼机等。
FET元件122和FET元件124为滤波器106提供可变的电阻阻抗。充电周期电阻主要由P沟道FET元件124的沟道电阻确定。同样地，放电周期电阻由N沟道FET元件122设定。FET元件122和124被选择，以便每半个周期约为2.3时间常数。如滤波器的时间常数为：
REQ*C＝33K(0.5pF)＝16.7nS
假设充电和放电时间相等，此处REQ是FET元件122和124等效的电阻，C是电容器126的电容，这在前置滤波器输出限制电压偏差到约OSC-VCC的80％。
电路100优选在单个集成电路上制成。FET元件122、124和电容器126响应输入端102的方波在输入端110生成信号200。如图2所示，如果交叉门限为TH1，输出驱动器电路将生成有50％占空比的正弦信号O1。
然而，如果P沟道FET元件116强且N沟道FET元件118弱，且没提供校正，交叉门限VTH2较高。输出信号O2将因此有如图2所示的延长的上升周期和缩短的下降周期。由FET元件122和124提供补偿。充电周期对于强P沟道FET元件124较快而通过弱N沟道FET元件122的放电周期较慢，生成如图2所示的信号202。因为门限VTH2较高。快速充电允许信号202以与信号200穿过门限VTH1大约相同的时间穿过该门限。通过弱N沟道的放电速率较慢，这样放电曲线在与信号200穿过门限VTH1大约相同的时间穿过较高的门限VTH2。互补的输出信号的占空比因此较理想。
当N沟道FET强和P沟道FET弱时，FET元件116和118的交叉门限VTH3低。没有补偿，充电周期短和放电周期长，这样生成失真的输出信号O3。N沟道FET122和P沟道FET124提供补偿。强N沟道FET元件122导致快的放电周期和弱P沟道FET元件116产生慢充电周期，生成信号204。充电周期因此放慢(滞后)，这样信号204以与信号200穿过门限VTH1大约相同的时间穿过门限VTH3。快放电允许信号204以与信号200穿过门限VTH1大约相同的时间穿过低门限VTH3。因此，有较低门限电压VTH3的慢充电和快放电在被最小地影响的109生成输出信号。
使用FET元件122和124做为时间常数设定电阻以对电容器126以此方式充电和放电，使电路对在制造有FET元件116、118、122、124的集成电路中遭受的处理偏差不太灵敏。首要的是其中的N沟道FET元件比常用的强，而P沟道FET元件比常用的弱，或反之亦然。这通常发生在改变驱动器级的输入门限电压的CMOS处理中，如果在电阻器和电容器126一起使用时这导致形成差的占空比。
表1示出一些模拟结果。条件StrN表示强NMOS模式和弱PMOS模式。StrP表示强PMOS模式和弱NMOS模式。第4列和第5列给出临界谐波频率处的信号振幅，与接收信道相对应。这些振幅被校正到13MHz基本频率。
表1  模拟结果
条件       Icc，uA    占空比    936Mhz，dBc  949Mhz，dBc
标准       181        51.1      -77.8        -78.7
StrN，85C  189        50.0      -86.6        -78.4
StrP，85C     188    48.8    -98.0    -89.8
StrN，-40C    164    52.3    -85.2    -81.6
StrP，-40C    165    53.9    -76.3    -80.8
此时钟驱动器被连接至电容负载C1，这样由于负载的电源电流为：
Icc1＝Vpp*C1*f＝Vpp*10pF*13Mhz＝Vpp*130μA/V
此处Vpp为峰-峰值电压。此电路的输出电压振幅约为1.3伏，如上所述，因此，由于负载电容的电源电流Icc1约等于170uA。此电路的总电流约为180uA。如果，例如用在蜂窝电话上，这有助于将收发信机IC中总的待机电流降到约600uA。这相对于以前的电路节约显著。
最后，时钟驱动器集成电路元件布局满足了低谐波失真和恰当控制占空比的需求。此时钟驱动器用最小量的电源电流，并向如蜂窝电话的装置的数字信号处理IC提供时钟信号，在这种应用中，由于它们是以电池供电，功率降低是特别重要的。延长充电间的时间同时减小电池的体积而使蜂窝电话的重量和体积保持最小是所希望的。此电路有助于降低此装置中的电流消耗。

Claims (10)

1.时钟驱动器，包括：
输入端(102)；
滤波器，连接至所述输入端以接收所述参考时钟信号，和在滤波器的输出端输出滤波的信号，所述滤波器包括电容器(126)和电阻性元件(122，124)，所述电阻性元件包括互补场效应晶体管(FET)元件，其中所述互补场效应晶体管元件为所述电容器提供充电周期电阻和放电周期电阻；和
互补FET驱动器电路(116，118)，有交叉门限，并被耦合至所述滤波器以接收所述滤波的信号，和输出调整的时钟信号(109)，
其中电阻性元件的互补FET元件与互补FET驱动器电路匹配使其与所述电容器一起操作以产生充电和放电周期，从而补偿所述互补FET驱动器的交叉门限中的变化。
2.如权利要求1所述的时钟驱动器，其中所述滤波器为低通滤波器。
3.如权利要求1所述的时钟驱动器，其中所述互补的FET驱动器电路包括P沟道场效应晶体管(MOSFET)元件和N沟道场效应晶体管元件。
4.如权利要求3所述的时钟驱动器，其中所述P沟道场效应晶体管元件有耦合至所述滤波器的输出端的栅极，和耦合在高电源电压和所述输出端之间的源极和漏极。
5.如权利要求4所述的时钟驱动器，其中所述N沟道场效应晶体管元件包括耦合至所述滤波器的输出端的栅极，和耦合在低电源电压和所述输出端之间的源极和漏极。
6.如权利要求5所述的时钟驱动器，进一步包括连接在所述P沟道场效应晶体管元件和所述高电源电压之间的二极管，和连接在所述N沟道场效应晶体管元件和所述低电源电压之间的二极管。
7.如权利要求3所述的时钟驱动器，其中所述互补的FET元件包括第二P沟道场效应晶体管元件和第二N沟道场效应晶体管元件。
8.如权利要求7所述的时钟驱动器，其中所述第二P沟道场效应晶体管元件的栅极耦合至第一参考电位。
9.如权利要求8所述的时钟驱动器，其中所述第二N沟道场效应晶体管元件的栅极耦合至第二参考电位。
10.如权利要求1所述的时钟驱动器，其中所述FET元件中的第一个元件用于提供充电周期电阻而所述FET元件中的第二个元件用于提供放电周期电阻。
CN97125351A 1996-12-05 1997-12-04 时钟驱动器 Expired - Fee Related CN1104091C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US760766 1996-12-05
US760,766 1996-12-05
US08/760,766 US5896054A (en) 1996-12-05 1996-12-05 Clock driver

Publications (2)

Publication Number Publication Date
CN1185058A CN1185058A (zh) 1998-06-17
CN1104091C true CN1104091C (zh) 2003-03-26

Family

ID=25060129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97125351A Expired - Fee Related CN1104091C (zh) 1996-12-05 1997-12-04 时钟驱动器

Country Status (3)

Country Link
US (1) US5896054A (zh)
CN (1) CN1104091C (zh)
GB (1) GB2320147B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445253B1 (en) * 2000-12-18 2002-09-03 Api Networks, Inc. Voltage-controlled oscillator with ac coupling to produce highly accurate duty cycle square wave output
EP1313145A1 (en) * 2001-11-19 2003-05-21 Agilent Technologies, Inc. (a Delaware corporation) Amplifier circuit apparatus and method of EMI suppression
US6879190B2 (en) * 2002-04-04 2005-04-12 The Regents Of The University Of Michigan Low-power driver with energy recovery
US7312646B2 (en) 2005-05-13 2007-12-25 Packet Digital Method and apparatus for controlling switching transients
JP4761131B2 (ja) * 2005-12-26 2011-08-31 ブラザー工業株式会社 画像形成装置
US7973565B2 (en) * 2007-05-23 2011-07-05 Cyclos Semiconductor, Inc. Resonant clock and interconnect architecture for digital devices with multiple clock networks
JP2013507888A (ja) * 2009-10-12 2013-03-04 サイクロス セミコンダクター， インコーポレイテッド 共振クロックネットワークを従来モードで作動させるためのアーキテクチャ
GB2492389A (en) 2011-06-30 2013-01-02 Tomtom Int Bv Pulse shaping is used to modify a timing signal prior to propagation to reduce electromagnetic radiation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791321A (en) * 1985-12-27 1988-12-13 Kabushiki Kaisha Toshiba CMOS output circuit device
EP0332301A2 (en) * 1988-03-10 1989-09-13 Advanced Micro Devices, Inc. Time variant drive for use in integrated circuits
US4931668A (en) * 1987-01-16 1990-06-05 Mitsubishi Denki Kabushiki Kaisha MIS transistor driven inverter circuit capable of individually controlling rising portion and falling portion of output waveform

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4069429A (en) * 1976-09-13 1978-01-17 Harris Corporation IGFET clock generator
US4749951A (en) * 1984-06-13 1988-06-07 Mitsubishi Denki Kabushiki Kaisha Low-pass filter circuit with variable time constant
KR970000560B1 (ko) * 1986-10-01 1997-01-13 아오이 죠이치 반도체집적회로
JPS63233560A (ja) * 1987-03-23 1988-09-29 Toshiba Corp 入力保護回路を備えた半導体集積回路
US5120996A (en) * 1989-03-10 1992-06-09 Synaptics, Incorporated Synaptic element and array
US5041741A (en) * 1990-09-14 1991-08-20 Ncr Corporation Transient immune input buffer
JPH04172711A (ja) * 1990-11-06 1992-06-19 Mitsubishi Electric Corp 半導体遅延回路
JP3042012B2 (ja) * 1991-04-19 2000-05-15 日本電気株式会社 パワーオンリセット装置
DE4132517C2 (de) * 1991-09-30 1994-04-21 Siemens Ag Analoge Verzögerungsschaltungsanordnung
US5532969A (en) * 1994-10-07 1996-07-02 International Business Machines Corporation Clocking circuit with increasing delay as supply voltage VDD
US5623218A (en) * 1995-07-10 1997-04-22 Lg Semicon Co., Ltd. Address transition signal detecting circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791321A (en) * 1985-12-27 1988-12-13 Kabushiki Kaisha Toshiba CMOS output circuit device
US4931668A (en) * 1987-01-16 1990-06-05 Mitsubishi Denki Kabushiki Kaisha MIS transistor driven inverter circuit capable of individually controlling rising portion and falling portion of output waveform
EP0332301A2 (en) * 1988-03-10 1989-09-13 Advanced Micro Devices, Inc. Time variant drive for use in integrated circuits

Also Published As

Publication number Publication date
CN1185058A (zh) 1998-06-17
US5896054A (en) 1999-04-20
GB2320147A (en) 1998-06-10
GB9723974D0 (en) 1998-01-07
GB2320147B (en) 2001-05-09

Similar Documents

Publication Publication Date Title
US7924066B2 (en) Low speed, load independent, slew rate controlled output buffer with no DC power consumption
US9998002B2 (en) Differential charge pump
US10504769B2 (en) Regulated high side gate driver circuit for power transistors
US7719356B2 (en) Pulse amplifier
US8564985B2 (en) Charge pump voltage converter with charging current limiting
EP3217551B1 (en) Gate driver circuit for a half bridge or full bridge output driver stage and corresponding method for driving a half bridge or full bridge output driver stage
US20100321089A1 (en) Complementary high voltage switched current source integrated circuit
CN1104091C (zh) 时钟驱动器
US20060192437A1 (en) High frequency control of a semiconductor switch
US20230030111A1 (en) Driver circuitry
CN111181375B (zh) 一种全GaN集成半桥死区时间调节电路
US11025154B2 (en) Gate driving circuit, charge pump, and chip with same
US6255885B1 (en) Low voltage transistor biasing
US20060181333A1 (en) Self regulating charge pump
CN1295860C (zh) 稳定振荡器
Haga et al. CMOS buffer using complementary pair of bulk-driven super source followers
US6424208B1 (en) Switched capacitor filter with integrated voltage multiplier
US11381239B1 (en) Driver circuitry
CN114421760A (zh) 时间交织电荷泵内电源产生电路
KR20000016476A (ko) 전압 극 전환 회로
US20230179158A1 (en) Switching amplifier
US10790817B2 (en) Power switch with bootstrap driver for continuous time operation
WO2005039025A3 (en) Boost converters, power supply apparatuses, electrical energy boost methods and electrical energy supply methods
US20160241160A1 (en) Resonant type high frequency power supply device and switching circuit for resonant type high frequency power supply device
JPH11145811A (ja) 半導体スイッチ回路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MOTOROLA MOBILE CO., LTD.

Free format text: FORMER OWNER: MOTOROLA INC.

Effective date: 20101231

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20101231

Address after: Illinois Instrunment

Patentee after: MOTOROLA MOBILITY, Inc.

Address before: Illinois Instrunment

Patentee before: Motorola, Inc.

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Illinois State

Patentee after: MOTOROLA MOBILITY LLC

Address before: Illinois State

Patentee before: MOTOROLA MOBILITY, Inc.

CP02 Change in the address of a patent holder

Address after: Illinois State

Patentee after: MOTOROLA MOBILITY, Inc.

Address before: Illinois Instrunment

Patentee before: MOTOROLA MOBILITY, Inc.

TR01 Transfer of patent right

Effective date of registration: 20160620

Address after: California, USA

Patentee after: Google Technology Holdings LLC

Address before: Illinois State

Patentee before: MOTOROLA MOBILITY LLC

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030326

Termination date: 20151204

EXPY Termination of patent right or utility model