CN110400533A - 接收电路、接收器和显示装置 - Google Patents

接收电路、接收器和显示装置 Download PDF

Info

Publication number
CN110400533A
CN110400533A CN201910331940.1A CN201910331940A CN110400533A CN 110400533 A CN110400533 A CN 110400533A CN 201910331940 A CN201910331940 A CN 201910331940A CN 110400533 A CN110400533 A CN 110400533A
Authority
CN
China
Prior art keywords
signal
circuit
offset
electrode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910331940.1A
Other languages
English (en)
Inventor
片奇铉
申昇运
赵义明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110400533A publication Critical patent/CN110400533A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45022—One or more added resistors to the amplifying transistors in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45156—At least one capacitor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请涉及接收电路、接收器和显示装置。接收电路包括连接至第一信号线的第一电容器和连接至第二信号线的第二电容器。第一偏置控制电路可将通过第一电容器提供的第一接收信号的共模电压转换成第一电压电平，以输出第一偏置信号。第二偏置控制电路可将通过第二电容器提供的第二接收信号的共模电压转换成第二电压电平，以输出第二偏置信号。平衡补偿电路可接收第一偏置信号和第二偏置信号，可基于第二偏置信号补偿第一偏置信号的偏移电压，并且可基于第一偏置信号补偿第二偏置信号的偏移电压，以输出第一差分信号和第二差分信号。

Description

接收电路、接收器和显示装置
相关申请的交叉引用
本申请要求于2018年4月24日提交的第10-2018-0047530号韩国专利申请的优先权，该韩国专利申请通过引用以其整体并入本文。
技术领域
本公开涉及数据信号接收电路，且具体地，涉及差分信号接收电路以及具有包括差分信号接收电路的源极驱动器的显示装置。
背景技术
通常，显示装置包括显示图像的显示面板、驱动显示面板的时序控制器、源极驱动器和栅极驱动器。显示面板包括栅极线、数据线和像素。源极驱动器将数据信号施加至数据线，且栅极驱动器将栅极信号施加至栅极线。时序控制器控制数据驱动器和源极驱动器。
显示装置通过利用栅极驱动器将具有“栅极导通”电压电平的栅极信号施加至预定栅极线并同时利用源极驱动器将与图像信号对应的数据信号施加至数据线来显示图像。
时序控制器和源极驱动器通过信号路径彼此连接。为了允许从时序控制器传输的信号通过源极驱动器被稳定地恢复，从时序控制器传输的信号的共模电压电平与源极驱动器的信号处理电路的共模电压电平匹配。对于相对高的数据传输率，共模电压电平可能较高。因此，随着较大尺寸的显示面板的数据传输率的增加，对于提高从时序控制器传输的信号的共模电压电平的需求正在增长。
发明内容
本公开提供了具有包括能够稳定地接收信号的接收电路的源极驱动器的显示装置。
本发明构思的实施方式提供了接收电路，接收电路包括连接至第一信号线的第一电容器和连接至第二信号线的第二电容器。第一偏置控制电路可将通过第一电容器提供的第一接收信号的共模电压转换成第一电压电平以输出第一偏置信号。第二偏置控制电路可将通过第二电容器提供的第二接收信号的共模电压转换成第二电压电平以输出第二偏置信号。平衡补偿电路可接收第一偏置信号和第二偏置信号，利用第二偏置信号补偿第一偏置信号的偏移电压，并且利用第一偏置信号补偿第二偏置信号的偏移电压，以输出第一差分信号和第二差分信号。
在各种实施方式中：
平衡补偿电路可包括：第一滤波器电路，从第一偏置信号移除高频分量以输出第一滤波信号；第二滤波器电路，从第二偏置信号移除高频分量以输出第二滤波信号；以及放大器，接收第一偏置信号和第二滤波信号作为第一输入信号，接收第二偏置信号和第一滤波信号作为第二输入信号，并且输出第一差分信号和第二差分信号。
放大器可包括：第一输出端子、第二输出端子以及位于第一输出端子与第二输出端子之间的偏置节点；第一电阻器，连接在电源电压和第二输出端子之间；第二电阻器，连接在电源电压和第一输出端子之间；第一晶体管，包括连接至第二输出端子的第一电极、连接至偏置节点的第二电极、以及接收第一偏置信号的栅电极；第二晶体管，包括连接至第一输出端子的第一电极、连接至偏置节点的第二电极、以及接收第一滤波信号的栅电极；第三晶体管，包括连接至第二输出端子的第一电极、连接至偏置节点的第二电极、以及接收第二滤波信号的栅电极；第四晶体管，包括连接至第一输出端子的第一电极、连接至偏置节点的第二电极、以及接收第二偏置信号的栅电极；以及第五晶体管，包括连接至偏置节点的第一电极、连接至参考地的第二电极、以及接收偏置信号的栅电极。
第一滤波器电路和第二滤波器电路中的每个均可包括低通滤波器。
第一滤波器电路可包括：第二节点；连接在第二节点与接收第一偏置信号的第一节点之间的第一滤波器电阻器；以及连接在第二节点与参考地之间的第一滤波器电容器。
第一滤波器电路和第二滤波器电路中的每个可响应于电阻选择信号和电容选择信号而改变其操作特性。
第一滤波器电路可包括：多个滤波电阻器，具有彼此不同的电阻；多个电容器，具有彼此不同的电容；第二节点；第一开关电路，响应于电阻选择信号而将多个滤波电阻器中的一个滤波电阻器连接在第二节点与接收第一偏置信号的第一节点之间；以及第二开关电路，响应于电容选择信号而将多个电容器中的一个电容器连接在第二节点与参考地之间。
第一偏置控制电路可响应于偏置控制信号而选择第一电压电平，并且第二偏置控制电路可响应于偏置控制信号而选择第二电压电平。
第一电压电平可与第二电压电平基本相同。
接收电路还可包括：时钟和数据恢复电路，基于第一差分信号和第二差分信号恢复时钟信号和数据信号。
本发明构思的实施方式提供了接收器，接收器包括：接收电路，分别将第一接收信号和第二接收信号转换成第一差分信号和第二差分信号；时钟和数据恢复电路，基于第一差分信号和第二差分信号恢复时钟信号和数据信号；以及耦合选择电路，响应于耦合控制信号将分别通过第一信号线和第二信号线提供的第一信号和第二信号施加至接收电路，或者将第一信号和第二信号分别作为第一差分信号和第二差分信号施加至时钟和数据恢复电路。接收电路包括：第一电容器，通过耦合选择电路连接至第一信号线；第二电容器，通过耦合选择电路连接至第二信号线；第一偏置控制电路，将通过第一电容器提供的第一接收信号的共模电压转换成第一电压电平以输出第一偏置信号；第二偏置控制电路，将通过第二电容器提供的第二接收信号的共模电压转换成第二电压电平以输出第二偏置信号；以及平衡补偿电路，接收第一偏置信号和第二偏置信号，利用第二偏置信号补偿第一偏置信号的偏移电压，并且利用第一偏置信号补偿第二偏置信号的偏移电压，以输出第一差分信号和第二差分信号。
在本发明构思的实施方式中，耦合选择电路包括：第一开关元件和第二开关元件，响应于耦合控制信号而分别且选择性地将第一信号线和第二信号线连接至第一电容器和第二电容器；以及第三开关元件和第四开关元件，响应于耦合控制信号而将第一信号线的第一信号作为第一差分信号且将第二信号线的第二信号作为第二差分信号施加至时钟和数据恢复电路。
本发明构思的实施方式提供了显示装置，显示装置包括：显示面板，包括多条栅极线、多条数据线和多个像素，其中多个像素中的每个连接至多条栅极线之中的对应的栅极线和多条数据线之中的对应的数据线；驱动栅极线的栅极驱动器；源极驱动器，驱动数据线；以及时序控制器，响应于从其外部提供的控制信号和图像输入信号而控制所述栅极驱动器和所述源极驱动器，将图像输入信号转换成第一传输信号和第二传输信号，并且通过第一信号线和第二信号线将第一传输信号和第二传输信号传输至源极驱动器。源极驱动器包括：第一电容器，连接至第一信号线；第二电容器，连接至第二信号线；第一偏置控制电路，将通过第一电容器提供的第一接收信号的共模电压转换成第一电压电平以输出第一偏置信号；第二偏置控制电路，将通过第二电容器提供的第二接收信号的共模电压转换成第二电压电平以输出第二偏置信号；以及平衡补偿电路，接收第一偏置信号和第二偏置信号，利用第二偏置信号补偿第一偏置信号的偏移电压，并且利用第一偏置信号补偿第二偏置信号的偏移电压，以输出第一差分信号和第二差分信号。
根据以上内容，即使从时序控制器提供的信号的共模电压电平不同于源极驱动器的信号处理电路的共模电压电平，接收电路仍能够稳定地接收信号。
此外，接收电路可根据从时序控制器提供的信号的共模电压电平在直流(DC)耦合模式中操作或者在交流(AC)耦合模式中操作。
附图说明
当结合附图考虑时，本公开的上述及其他方面将通过参照以下详细描述而变得更加显而易见，在附图中，相同的字符指代相同的元件或特征，在附图中：
图1示意性地描绘发射器与接收器之间的一般连接，以用于示出平衡的共模电压环境；
图2示意性示出根据比较示例的在发射器与接收器之间具有电容耦合的串行数据通信系统；
图3是示出在发射器电容耦合至接收器时接收信号的变化的信号图；
图4是示出根据本公开的示例性实施方式的接收器的配置的框图；
图5是示出根据本公开的示例性实施方式的平衡补偿电路的配置的电路图；
图6是解释根据本公开的示例性实施方式的平衡补偿电路的操作的电路图；
图7是示出根据本公开的示例性实施方式的平衡补偿电路的输入信号的信号图；
图8是示出根据本公开的示例性实施方式的接收器的配置的框图；
图9是示出根据本公开的示例性实施方式的平衡补偿电路的配置的电路图；
图10是示出根据本公开的示例性实施方式的滤波器电路的配置的电路图；
图11是示出根据本公开的示例性实施方式的显示装置的框图；
图12是示出根据本公开的示例性实施方式的源极驱动器的框图；
图13是示出从时序控制器传输至源极驱动器的信号的信号/时序图；以及
图14是示出从时序控制器传输的信号的信号图。
具体实施方式
在下文中，将参考附图详细描述本公开的示例性实施方式。然而，本公开可以不同地修改且可以以诸多不同的形式实现，且因此本公开不应解释为限于所示的实施方式。相反，这些实施方式作为示例被提供以使得本公开将是全面和完整的并且将向本领域技术人员充分地传达本公开的方面和特征。
图1示意性地描绘发射器10与接收器20之间的一般连接，以用于示出平衡的共模电压环境。发射器10和接收器20通过信号路径15彼此电连接。发射器10与接收器20之间的接口可以是高速串行接口，诸如通用串行接口(USI)、移动产业处理器接口(MIPI)、移动显示数字接口(MDDI)、内部集成电路(I2C)等。
作为示例，信号路径15对应于在发射器10与接收器20之间传输差分信号的串行接口路径。发射器10通过信号路径15将一对差分信号传输至接收器20，其中所述一对差分信号是通过共模电压VICM偏置的DC。共模电压VICM是所述一对差分信号的平均电压电平。通常，当信号路径15的发射端和接收端处的接地系统之间存在电压差时，出现共模电压VICM。
在图1中，当从发射器10传输的信号的共模电压VICM设置为约0.6伏且接收器20的共模电压VICM设置为约0.6伏时，接收器20可正常地感测和恢复接收信号。
图2示意性示出根据比较示例的在发射器30与接收器40之间具有电容耦合的串行数据通信系统。这里，从发射器30传输的信号的共模电压VICM为约1.0伏且接收器40的共模电压VICM为约0.6伏。如果从发射器30传输的信号直接施加至内部电路42，则可能由于施加至内部电路42的信号的电压电平高于内部电路42的输入信号范围而使得内部电路42被损坏。
接收器40包括连接在信号路径35的第一信号线L1与内部电路42之间的第一电容器C1和连接在信号路径35的第二信号线L2与内部电路42之间的第二电容器C2。第一电容器C1和第二电容器C2可移除从发射器30传输且施加至接收器40中的内部电路42的信号的DC偏置电压。换言之，通过第一电容器C1和第二电容器C2施加至内部电路42的第一接收信号Rx_P和第二接收信号Rx_N的共模电压VICM降至接地电压(GND)电平。然后，内部电路42将接收信号Rx_P和Rx_N的共模电压VICM提升至期望电平(例如，约0.6伏)，以通过其原始信号信息来恢复接收信号Rx_P和Rx_N。
如上所述，尽管从发射器30传输的信号的共模电压VICM不同于接收器40的共模电压VICM，但是接收器40仍可以由从其移除了DC偏置电压的第一接收信号Rx_P和第二接收信号Rx_N恢复原始信号信息。然而，如结合图3解释的，在由于1和0的不同的位模式或较长串而使得共模电压VICM改变或斜升时，该技术倾向于出现问题。
图3是示出在图2的发射器30电容耦合至接收器40时接收信号Rx_P和Rx_N的变化的信号图。参照图2和图3，发射器30将传输信号Tx_S(描述为数据信号)转换成一对差分信号(未示出)并且通过信号路径35将所述差分信号传输至接收器40。信号路径35以及第一电容器C1和第二电容器C2的特性阻抗根据传输信号Tx_S的频率和传输信号Tx_S的模式(例如，高电平信号的数量和低电平信号的数量)而变化。当传输信号Tx_S的频率固定时，施加至内部电路42的第一接收信号Rx_P和第二接收信号Rx_N的偏移电压Vos可根据传输信号Tx_S的1模式和0模式而变化。
在图3的示例中，当传输信号Tx_S包括主要具有高电平信号的位序列(例如，逻辑‘1’)时，作为正向信号的第一接收信号Rx_P的偏移电压Vos的电平随着时间经过而增加。因此，第一接收信号Rx_P的共模电压VICM增加了偏移电压Vos(VICM＝GND+Vos)。同时，作为负向信号的第二接收信号Rx_N的共模电压VICM降低了偏移电压Vos(VICM＝GND-Vos)。由于第一接收信号Rx_P与第二接收信号Rx_N之间的这种共模电压变化，基于第一接收信号Rx_P与第二接收信号Rx_N之间的差异而恢复信号的内部电路42可能发生故障。因此，在接收侧上可能出现位错误。
例如，在接收器40设置在显示装置的源极驱动器中的情况下，传输信号Tx_S可以是图像信号。当待显示的图像信号为白色时，传输信号Tx_S可包括导致正向偏移电压Vos斜升的许多高电平信号序列(即，逻辑‘1’)。当待显示的图像信号为黑色时，传输信号Tx_S可包括许多低电平信号序列(即，逻辑‘0’)。由于偏移电压Vos的原因，连续地接收具有特定电平的图像信号的接收器40可能不会将信号稳定地恢复至其原始信号电平，这会导致错误的信息恢复。
图4是示出根据本公开的示例性实施方式的接收器200的配置的框图。接收器200通过信号路径105连接至发射器100。信号路径105包括第一信号线L1和第二信号线L2。接收器200包括第一电容器C1、第二电容器C2、第一偏置控制电路210、第二偏置控制电路220、平衡补偿电路230和时钟和数据恢复电路240。
第一电容器C1的一端连接至信号路径105的第一信号线L1，且相对端连接至第一偏置控制电路210。第二电容器C2的一端连接至信号路径105的第二信号线L2，而相对端连接至第二偏置控制电路220。诸如第一电容器C1和第二电容器C2的电容耦合电路联接在外部电路(即，发射器100)与接收器200的时钟和数据恢复电路240之间。电容耦合电路部分地防止接收器200受到来自发射器100的DC偏置电压的影响。第一电容器C1和第二电容器C2操作为高通滤波器，以移除包括在从发射器100接收的信号中的低频分量。
第一偏置控制电路210使通过第一电容器C1接收的第一接收信号Rx_P的电压电平增加预定的DC偏置电压以输出第一偏置信号SB_P。(这里，“偏置信号”表示具有因另一偏置电压的影响而改变的电平的信号。)第二偏置控制电路220使通过第二电容器C2接收的第二接收信号Rx_N的电压电平增加预定的DC偏置电压以输出第二偏置信号SB_N。
在接收器200中，在第一偏置控制电路210和第二偏置控制电路220中的每个中设定的DC偏置电压可根据在时钟和数据恢复电路240中设定的共模电压VICM而确定。作为示例，当在时钟和数据恢复电路240中设定的共模电压VICM为约0.6伏时，第一偏置控制电路210使第一接收信号Rx_P的电压电平增加约0.6伏，且第二偏置控制电路220使第二接收信号Rx_N的电压电平增加约0.6伏。
在实施方式中，在第一偏置控制电路210和第二偏置控制电路220中的每个中设定的DC偏置电压可具有相同的固定电压电平。在另一实施方式中，在第一偏置控制电路210和第二偏置控制电路220中的每个中设定的DC偏置电压可具有对应于从外部源提供的控制信号而可变的电压电平。
平衡补偿电路230接收第一偏置信号SB_P和第二偏置信号SB_N且输出第一差分信号SV_P和第二差分信号SV_N。平衡补偿电路230利用第二偏置信号SB_N补偿第一偏置信号SB_P的偏移电压Vos，且利用第一偏置信号SB_P补偿第二偏置信号SB_N的偏移电压Vos，以输出第一差分信号SV_P和第二差分信号SV_N。
时钟和数据恢复电路240基于第一差分信号SV_P和第二差分信号SV_N恢复时钟信号CLK和数据信号DATA。
图5是示出根据本公开的示例性实施方式的平衡补偿电路230的示例性配置的电路图。平衡补偿电路230可包括第一滤波器电路231、第二滤波器电路232和放大器233。
第一滤波器电路231移除第一偏置信号SB_P的高频分量以输出第一滤波信号SF_P。第一滤波器电路231操作为低通滤波器。第一滤波器电路231包括连接在第一节点N1与第二节点N2之间的第一滤波器电阻器R11和连接在第二节点N2与参考地之间的第一滤波器电容器C11。
第二滤波器电路232输出通过从第二偏置信号SB_N移除高频分量而获得的第二滤波信号SF_N。第二滤波器电路232操作为低通滤波器。第二滤波器电路232包括连接在第三节点N3与第四节点N4之间的第二滤波器电阻器R21和连接在第四节点N4与参考地之间的第二滤波器电容器C21。
放大器233接收第一偏置信号SB_P和第二滤波信号SF_N，其中，出于下面解释的原因，这些信号被统称为放大器233的“第一输入信号”。放大器233还接收第二偏置信号SB_N和第一滤波信号SF_P，且这些信号统称为“第二输入信号”。放大器233输出第一差分信号SV_P和第二差分信号SV_N，如将要解释的，第一差分信号SV_P和第二差分信号SV_N由于滤波操作和晶体管操作而不具有偏移电压Vos和–Vos。放大器233包括第一电阻器R1和第二电阻器R2、以及第一晶体管TR1、第二晶体管TR2、第三晶体管TR3、第四晶体管TR4和第五晶体管TR5。
第一电阻器R1连接在电源电压VDD的端子与第二输出端子OUT2之间。第二电阻器R2连接在电源电压VDD的端子与第一输出端子OUT1之间。第一晶体管TR1包括连接至第二输出端子OUT2的第一电极、连接至偏置节点NB的第二电极以及接收第一偏置信号SB_P的栅电极。(这里，晶体管的除了栅电极之外的任何“第一电极”或“第二电极”可以是场效应晶体管的源电极或漏电极。)第二晶体管TR2包括连接至第一输出端子OUT1的第一电极、连接至偏置节点NB的第二电极以及接收第二节点N2的第一滤波信号SF_P的栅电极。第三晶体管TR3包括连接至第二输出端子OUT2的第一电极、连接至偏置节点NB的第二电极以及接收第四节点N4的第二滤波信号SF_N的栅电极。第四晶体管TR4包括连接至第一输出端子OUT1的第一电极、连接至偏置节点NB的第二电极以及接收第二偏置信号SB_N的栅电极。第五晶体管TR5包括连接至偏置节点NB的第一电极、连接至参考地的第二电极以及接收偏置信号VB的栅电极。
图6是解释根据本公开的示例性实施方式的示例性平衡补偿电路230的操作的电路图。图7是示出根据本公开的示例性实施方式的平衡补偿电路230的输入信号的信号图。在以下讨论中，根据上下文，“SV_P”和“SV_N”将用于表示正向差分信号或负向差分信号本身，或者表示这些信号的电压电平。
参照图6和图7，从图4中所示第一偏置控制电路210输出的第一偏置信号SB_P具有与第一接收信号Rx_P、共模电压VICM和偏移电压Vos的电压电平的总和相等的电压电平(即，第一偏置信号SB_P＝Rx_P+VICM+Vos)。从第二偏置控制电路220输出的第二偏置信号SB_N具有通过从第二接收信号Rx_N的电压电平与共模电压VICM的电压电平的总和减去偏移电压Vos的电压电平而获得的电压电平(即，第二偏置信号SB_N＝Rx_N+VICM-Vos)。
如上所述，共模电压VICM对应于通过第一偏置控制电路210而增加了DC偏置电压的电压，且偏移电压Vos指示根据信号路径105以及第一电容器C1和第二电容器C2的特性阻抗的变化的、共模电压VICM的电压电平偏差(如更早描述的，其转而可取决于传输信号Tx_S的1模式和0模式)。
第一滤波器电路231输出与通过从第一偏置信号SB_P(即，Rx_P+VICM+Vos)移除作为高频分量的第一接收信号Rx_P而获得的信号(即，VICM+Vos)对应的第一滤波信号SF_P。
第二滤波器电路232输出与通过从第二偏置信号SB_N(即，Rx_N+VICM-Vos)移除作为高频分量的第二接收信号Rx_N而获得的信号(即，VICM-Vos)对应的第二滤波信号SF_N。
第二输出端子OUT2共同地连接至第一晶体管TR1的第一电极和第三晶体管TR3的第一电极。第一输出端子OUT1共同地连接至第四晶体管TR4的第一电极和第二晶体管TR2的第一电极。
因此，放大器233接收第一偏置信号SB_P(即，Rx_P+VICM+Vos)和第二滤波信号SF_N(即，VICM-Vos)作为第一输入信号，并且接收第二偏置信号SB_N(即，Rx_N+VICM-Vos)和第一滤波信号SF_P(即，VICM+Vos)作为第二输入信号。
包括在第一偏置信号SB_P中的偏移电压+Vos和包括在第二滤波信号SF_N中的偏移电压-Vos相对于彼此偏移。同样地，包括在第二偏置信号SB_N中的偏移电压-Vos和包括在第一滤波信号SF_P中的偏移电压+Vos相对于彼此偏移。
因此，放大器233可输出与包括在第一偏置信号SB_P中的第一接收信号Rx_P和包括在第二偏置信号SB_N中的第二接收信号Rx_N之间的差值对应的第一差分信号SV_P和第二差分信号SV_N。从放大器233输出的第一差分信号SV_P和第二差分信号SV_N不包括偏移电压+Vos或偏移电压-Vos。
因此，图4中所示时钟和数据恢复电路240可基于第一差分信号SV_P和第二差分信号SV_N稳定地恢复时钟信号CLK和数据信号DATA。
图8是示出根据本公开的示例性实施方式的接收器300的配置的框图。接收器300包括接收电路305、时钟和数据恢复电路340和耦合选择电路350。接收电路305包括第一电容器C1、第二电容器C2、第一偏置控制电路310、第二偏置控制电路320和平衡补偿电路330。在该实施方式中，接收电路305可以与如上所述用于接收器200的方式类似的方式补偿电压偏移(但具有以下讨论的另外的可变性)。耦合选择电路350可有效地充当旁路机构以在不需要电压偏移补偿时绕过接收电路305的补偿电路。
耦合选择电路350可响应于耦合控制信号AC_CTRL向接收电路305或时钟和数据恢复电路340施加分别通过信号路径105的第一信号线L1和第二信号线L2接收的第一信号SP和第二信号SN。例如，当耦合控制信号AC_CTRL具有第一电平(例如，高电平)时，耦合选择电路350向接收电路305施加第一信号SP和第二信号SN。当耦合控制信号AC_CTRL具有第二电平(例如，低电平)时，耦合选择电路350向时钟和数据恢复电路340施加第一信号SP和第二信号SN作为第一差分信号SV_P和第二差分信号SV_N。
耦合选择电路350包括开关351、352、353和354以及反相器357和358。开关352和353响应于耦合控制信号AC_CTRL而将第一信号线L1和第二信号线L2电连接至接收电路305。类似地，开关351和354响应于从反相器357和358输出的信号而将第一信号线L1和第二信号线L2电连接至时钟和数据恢复电路340。从反相器357和358输出的信号是对耦合控制信号AC_CTRL的补偿信号。
当耦合控制信号AC_CTRL具有第一电平时，开关352和353被接通，并且可通过接收电路305的第一电容器C1和第二电容器C2执行AC耦合操作。因此，尽管发射器100的共模电压VICM与在时钟和数据恢复电路340中设定的共模电压VICM不同，但仍可以向时钟和数据恢复电路340施加其中通过由接收电路305补偿的电压偏移来控制共模电压VICM的第一差分信号SV_P和第二差分信号SV_N。
当耦合控制信号AC_CTRL具有第二电平时，开关351和354被接通，并且可以执行DC耦合操作，在DC耦合操作中，第一信号SP和第二信号SN作为第一差分信号SV_P和第二差分信号SV_N被传输。当发射器100的共模电压VICM与在时钟和数据恢复电路340中设定的共模电压VICM相同时，不需要接收电路305的操作，且因此接收电路305被绕过。
第一偏置控制电路310和第二偏置控制电路320可具有与以上讨论的第一偏置控制电路210和第二偏置控制电路220相似的功能，但具有经由偏置控制信号VB_CTRL来控制DC偏置电平的附加控制机构。为此，接收电路305的第一偏置控制电路310响应于偏置控制信号VB_CTRL而输出通过使经由第一电容器C1提供的第一接收信号Rx_P的电压电平增加预定的DC偏置电压而获得的第一偏置信号SB_P。
第二偏置控制电路320输出通过使经由第二电容器C2提供的第二接收信号Rx_N的电压电平增加预定的DC偏置电压而获得的第二偏置信号SB_N。
第一偏置控制电路310和第二偏置控制电路320中的每个的DC偏置电压可基于偏置控制信号VB_CTRL来确定。例如，当在时钟和数据恢复电路340中设定的共模电压VICM为约0.6伏时，偏置控制信号VB_CTRL可以是用于将DC偏置电压设定为约0.6伏的信号。
平衡补偿电路330响应于电阻选择信号R_SEL和电容选择信号C_SEL而接收第一偏置信号SB_P和第二偏置信号SB_N并且输出第一差分信号SV_P和第二差分信号SV_N。
图9是示出根据本公开的示例性实施方式的平衡补偿电路330的示例性配置的电路图。示例性平衡补偿电路330包括第一滤波器电路331、第二滤波器电路332和放大器333，其中，第一滤波器电路331、第二滤波器电路332与上文中结合图6描述的那些的不同之处在于：包括对于电容器和电阻器的可变性，从而实现选择性和动态的滤波特性。
第一滤波器电路331从第一偏置信号SB_P移除高频分量以输出第一滤波信号SF_P。第一滤波器电路331包括连接在第一节点N1与第二节点N2之间的第一可变电阻器R31和连接在第二节点N2与参考地之间的第一可变电容器C31。第一可变电容器C31和以下讨论的第二可变电容器中的每个可由变容管或一系列电容器和开关来实现，其中，开关选择性地包括或排除电容器以实现电容的可变性。第一可变电阻器R31具有由电阻选择信号R_SEL确定的电阻。第一可变电容器C31具有由电容选择信号C_SEL确定的电容。
第二滤波器电路332从第二偏置信号SB_N移除高频分量以输出第二滤波信号SF_N。第二滤波器电路332包括连接在第三节点N3与第四节点N4之间的第二可变电阻器R41和连接在第四节点N4与参考地之间的第二可变电容器C41。第二可变电阻器R41具有由电阻选择信号R_SEL确定的电阻。第二可变电容器C41具有由电容选择信号C_SEL确定的电容。
放大器333接收第一偏置信号SB_P和第二滤波信号SF_N(其统称为第一输入信号)，接收第二偏置信号SB_N和第一滤波信号SF_P(其统称为第二输入信号)，并且基于第一输入信号和第二输入信号来输出第一差分信号SV_P和第二差分信号SV_N。放大器333包括第一电阻器R1和第二电阻器R2以及第一晶体管TR1、第二晶体管TR2、第三晶体管TR3、第四晶体管TR4和第五晶体管TR5。
图10是示出根据本公开的示例性实施方式的第一滤波器电路331的示例性配置的电路图。示例性第一滤波器电路331包括连接在第一节点N1与第二节点N2之间的可变电阻器电路VR和连接在第二节点N2与参考地之间的可变电容器电路VC。图10仅示出第一滤波器电路331；然而，图9中所示第二滤波器电路332可具有与第一滤波器电路331的配置相似的配置。
可变电阻器电路VR包括开关SW11、SW12和SW13以及电阻器R31a、R31b和R31c。可变电容器电路VC包括开关SW21、SW22和SW23以及电容器C31a、C31b和C31c。根据图10中所示的示例性实施方式，可变电阻器电路VR包括三个电阻器，且可变电容器电路VC包括三个电容器；然而，可以使用任何适当数量的电阻器和电容器。
开关SW11至SW13响应于电阻选择信号R_SEL而将电阻器R31a至R31c的第一端连接至第一节点N1；电阻器R31a至R31c的相反的第二端连接至第二节点N2。开关SW11至SW13中的至少一个响应于电阻选择信号R_SEL而接通。电阻器R31a至R31c可具有彼此不同的电阻或者可具有相同的电阻。可变电阻器电路VR可具有根据连接在第一节点N1与第二节点N2之间的电阻器的数量以及所述电阻器的电阻而确定的电阻。
开关SW21至SW23响应于电容选择信号C_SEL而将电容器C31a至C31c的第一端连接至第二节点N2；其中，电容器C31a至C31c的相反的第二端连接至第二节点N2。开关SW21至SW23中的至少一个响应于电容选择信号C_SEL而接通。电容器C31a至C31c可具有彼此不同的电容或者彼此相同的电容。可变电容器电路VC可具有根据连接在第二节点N2与参考地之间的电容器的数量以及所述电容器的电容而确定的电容。可变电阻器电路VR的电阻和可变电容器电路VC的电容设定成适合于移除第一偏置信号SB_P的高频分量的值。
要注意，接收器的替代实施方式可以是接收器200和300的元件的混合体。例如，接收器的另一实施方式可包括接收器300的所有元件，而接收电路305由图4的接收器200替代。这将使得接收器具有由于耦合选择电路350所得的旁路功能，但不具有由信号VB_CTRL、R_SEL和C_SEL提供的额外控制。作为另一示例，接收器300可通过省略由信号VB_CTRL提供的可变性但维持由信号R_SEL和C_SEL提供的可变性来进行修改；或者反之，可通过省略由信号R_SEL和C_SEL提供的可变性但维持由信号VB_CTRL提供的可变性来进行修改。
图11是示出根据本公开的示例性实施方式的显示装置1000的框图。显示装置1000包括显示面板1100、时序控制器1200、栅极驱动器1300和源极驱动器1400。
显示面板1100包括在第一方向DR1上延伸的多条栅极线GL1至GLn、在第二方向DR2上延伸的多条数据线DL1至DLm以及布置在由栅极线GL1至GLn和与栅极线GL1至GLn交叉的数据线DL1至DLm限定的区域中的多个像素PX。数据线DL1至DLm与栅极线GL1至GLn绝缘。
时序控制器1200接收来自外部源(未示出)的图像信号RGB和控制信号CTRL。控制信号CTRL包括例如垂直同步信号、水平同步信号、主时钟信号、数据使能信号等。时序控制器1200基于控制信号CTRL来控制栅极驱动器1300和源极驱动器1400。
时序控制器1200向源极驱动器1400施加传输信号Tx_S。时序控制器1200通过考虑显示面板1100的操作条件来处理图像信号RGB以生成图像的数据信号DATA和时钟信号CLK。所生成的图像的数据信号DATA和时钟信号CLK作为传输信号Tx_S被施加至源极驱动器1400。时序控制器1200向栅极驱动器1300施加栅极控制信号CONT。栅极控制信号CONT包括垂直同步开始信号、输出使能信号和栅极时钟信号。
栅极驱动器1300响应于来自时序控制器1200的栅极控制信号CONT驱动栅极线GL1至GLn。栅极驱动器1300包括栅极驱动器集成电路。根据另一实施方式，栅极驱动器1300可实现为利用氧化物半导体、非晶半导体、晶体半导体、多晶半导体等的电路，并且可形成在显示面板1100的预定区域中。在这种情况下，栅极驱动器1300可通过薄膜工艺与像素PX基本上同时形成。
源极驱动器1400通过信号路径1205从时序控制器1200接收传输信号Tx_S并且驱动数据线DL1至DLm。源极驱动器1400可包括图4的接收器200或者图8的接收器300。图12是描述根据本公开的示例性实施方式的源极驱动器1400的示例的框图。源极驱动器1400包括接收器1410和数据输出电路1420。接收器1410通过信号路径1205的第一信号线L1和第二信号线L2接收传输信号Tx_S，并且恢复数据信号DATA和时钟信号CLK。接收器1410具有与图4的接收器200的电路配置基本相同的电路配置。根据另一实施方式，接收器1410可具有与图8的接收器300的电路配置基本相同的电路配置。
数据输出电路1420基于数据信号DATA和时钟信号CLK来输出数据驱动信号D1至Dm。数据驱动信号D1至Dm分别被施加至图11中所示的数据线DL1至DLm。
图13是示出在一个帧中从时序控制器1200传输至源极驱动器1400的示例性信号的信号/时序图。除了如上所述那样接收传输信号Tx_S之外，源极驱动器1400还可从时序控制器1200接收状态信息信号SFC。源极驱动器1400在有效周期期间基于传输信号Tx_S而恢复图像的数据信号DATA，其中，在所述有效周期中，状态信息信号SFC具有高电平(在此期间，接收SOL、Configuration、RGB Pixel Data和HBP数据)。源极驱动器1400在垂直空白周期期间基于传输信号Tx_S而恢复时钟信号CLK，在所述垂直空白周期中，状态信息信号SFC具有低电平(帧的“Clock Training”部分)。
更早参照图8描述的耦合控制信号AC_CTRL、偏置控制信号VB_CTRL、电阻选择信号R_SEL和电容选择信号C_SEL可包括在一个帧的传输信号Tx_S之中的Configuration(配置)信息中。根据另一实施方式，耦合控制信号AC_CTRL、偏置控制信号VB_CTRL、电阻选择信号R_SEL和电容选择信号C_SEL可从源极驱动器1400外部的源直接施加至源极驱动器1400。
图14是示出从时序控制器1200传输的示例性信号的信号图。当包括在传输信号Tx_S中的图像的数据信号DATA对应于黑色图像时，1-像素数据1T(包括一个像素值的数据的位序列)包括“极大多数”的低电平信号(即，逻辑“0”)。在图14的示例中，因为由于1-像素数据1T的集合中的一位逻辑“1”头部和九个连续的0的序列而使得10个位中的9个为逻辑零，所以极大多数是90％。同时，在包括在传输信号Tx_S中的图像的数据信号DATA对应于白色图像的情况下，1-像素数据1T包括极大多数的高电平信号(即，逻辑“1”)。如上所述，低电平信号(即，逻辑“0”)或高电平信号(即，逻辑“1”)是1-像素数据1T中的极大多数低电平信号或极大多数高电平信号，其导致信号路径1205的特性阻抗通过第一电容器C1和第二电容器C2而改变，且由此在由时序控制器1200传输1-像素数据1T的时间间隔期间共模电压VICM增加或降低了偏移电压Vos。
接收器1410基于第一差分信号SV_P和第二差分信号SV_N恢复数据信号DATA和时钟信号CLK，其中，第一差分信号SV_P和第二差分信号SV_N中的每个被补偿偏移电压Vos。因此，尽管时序控制器1200的共模电压VICM设置为与源极驱动器1400的共模电压VICM不同，但源极驱动器1400仍可以根据从时序控制器1200接收的传输信号Tx_S稳定地恢复数据信号DATA和时钟信号CLK。
在以上实施方式中，主要在显示装置中的源极驱动器的接收器的背景下描述了具有平衡补偿电路的接收器(例如，200、300，可互换地称为“接收电路”)，其中平衡补偿电路补偿由偏移电压引起的共模电压的差异。然而，接收器可应用于其他类型的数据，并且可应用于期望获得这种平衡补偿并减小误码率等的任何串行数据通信应用中。例如，在其他数据通信应用中，每当预定位的序列尺寸具有极大多数的1或0时，以与结合图3所描述的方式相似的方式，可能生成电压偏移且所述电压偏移可能在接收时导致位错误(接收器故障)。因此，可根据上文所描述的电路以及用于显示装置的控制、以相似的方式在用于这些其他应用的接收器中实现动态偏移电压补偿，从而排除这种错误。
尽管已描述了本发明构思的示例性实施方式，但是要理解，本发明构思不限于这些示例性实施方式，而是，在随附的所要求保护的本发明构思的精神和范围内，可以由本领域普通技术人员进行各种改变和修改。

Claims (15)

1.接收电路，包括：
第一电容器，连接至第一信号线；
第二电容器，连接至第二信号线；
第一偏置控制电路，配置成将通过所述第一电容器提供的第一接收信号的共模电压转换成第一电压电平，以从所述第一偏置控制电路输出第一偏置信号；
第二偏置控制电路，配置成将通过所述第二电容器提供的第二接收信号的共模电压转换成第二电压电平，以从所述第二偏置控制电路输出第二偏置信号；以及
平衡补偿电路，配置成：接收所述第一偏置信号和所述第二偏置信号，基于所述第二偏置信号补偿所述第一偏置信号的偏移电压，并且基于所述第一偏置信号补偿所述第二偏置信号的偏移电压，以从所述平衡补偿电路输出第一差分信号和第二差分信号。
2.如权利要求1所述的接收电路，其中，所述平衡补偿电路包括：
第一滤波器电路，用于从所述第一偏置信号移除高频分量，以从所述第一滤波器电路输出第一滤波信号；
第二滤波器电路，用于从所述第二偏置信号移除高频分量，以从所述第二滤波器电路输出第二滤波信号；以及
放大器，用于接收所述第一偏置信号和所述第二滤波信号作为第一输入信号，接收所述第二偏置信号和所述第一滤波信号作为第二输入信号，并由所述放大器生成所述第一差分信号和所述第二差分信号。
3.如权利要求2所述的接收电路，其中，所述放大器包括：
第一输出端子、第二输出端子以及位于所述第一输出端子与所述
第二输出端子之间的偏置节点；
第一电阻器，连接在电源电压和所述第二输出端子之间；
第二电阻器，连接在所述电源电压和所述第一输出端子之间；
第一晶体管，包括连接至所述第二输出端子的第一电极、连接至所述偏置节点的第二电极、以及接收所述第一偏置信号的栅电极；
第二晶体管，包括连接至所述第一输出端子的第一电极、连接至所述偏置节点的第二电极、以及接收所述第一滤波信号的栅电极；
第三晶体管，包括连接至所述第二输出端子的第一电极、连接至所述偏置节点的第二电极、以及接收所述第二滤波信号的栅电极；
第四晶体管，包括连接至所述第一输出端子的第一电极、连接至所述偏置节点的第二电极、以及接收所述第二偏置信号的栅电极；以及
第五晶体管，包括连接至所述偏置节点的第一电极、连接至参考地的第二电极、以及接收偏置信号的栅电极。
4.如权利要求2所述的接收电路，其中，所述第一滤波器电路和所述第二滤波器电路中的每个均包括低通滤波器。
5.如权利要求2所述的接收电路，其中，所述第一滤波器电路包括：
第二节点；
第一滤波器电阻器，连接在所述第二节点与接收所述第一偏置信号的第一节点之间；以及
第一滤波器电容器，连接在所述第二节点与参考地之间。
6.如权利要求2所述的接收电路，其中，所述第一滤波器电路和所述第二滤波器电路中的每个响应于电阻选择信号和电容选择信号而改变其操作特性。
7.如权利要求6所述的接收电路，其中，所述第一滤波器电路包括：
多个滤波电阻器，具有彼此不同的电阻；
多个电容器，具有彼此不同的电容；
第二节点；
第一开关电路，响应于所述电阻选择信号而将所述多个滤波电阻器中的一个滤波电阻器连接在所述第二节点与接收所述第一偏置信号的第一节点之间；以及
第二开关电路，响应于所述电容选择信号而将所述多个电容器中的一个电容器连接在所述第二节点与参考地之间。
8.如权利要求1所述的接收电路，其中，所述第一偏置控制电路响应于偏置控制信号而选择所述第一电压电平，且所述第二偏置控制电路响应于所述偏置控制信号而选择所述第二电压电平。
9.如权利要求1所述的接收电路，其中，所述第一电压电平与所述第二电压电平相同。
10.如权利要求1所述的接收电路，还包括：
时钟和数据恢复电路，基于所述第一差分信号和所述第二差分信号恢复时钟信号和数据信号。
11.接收器，包括：
接收电路，配置成分别将第一接收信号和第二接收信号转换成第一差分信号和第二差分信号；
时钟和数据恢复电路，配置成基于所述第一差分信号和所述第二差分信号恢复时钟信号和数据信号；以及
耦合选择电路，配置成响应于耦合控制信号将分别通过第一信号线和第二信号线提供的第一信号和第二信号分别作为所述第一接收信号和所述第二接收信号施加至所述接收电路，或者分别作为所述第一差分信号和所述第二差分信号施加至所述时钟和数据恢复电路；
其中，所述接收电路包括：
第一电容器，通过所述耦合选择电路连接至所述第一信号线；
第二电容器，通过所述耦合选择电路连接至所述第二信号线；
第一偏置控制电路，配置成将通过所述第一电容器提供的所述第一接收信号的共模电压转换成第一电压电平，以从所述第一偏置控制电路输出第一偏置信号；
第二偏置控制电路，配置成将通过所述第二电容器提供的所述第二接收信号的共模电压转换成第二电压电平，以从所述第二偏置控制电路输出第二偏置信号；以及
平衡补偿电路，配置成：接收所述第一偏置信号和所述第二偏置信号，利用所述第二偏置信号补偿所述第一偏置信号的偏移电压，并且利用所述第一偏置信号补偿所述第二偏置信号的偏移电压，以从所述平衡补偿电路输出所述第一差分信号和所述第二差分信号。
12.显示装置，包括：
显示面板，包括多条栅极线、多条数据线和多个像素，所述多个像素中的每个连接至所述多条栅极线之中的对应的栅极线和所述多条数据线之中的对应的数据线；
栅极驱动器，配置成驱动所述栅极线；
源极驱动器，配置成驱动所述数据线；以及
时序控制器，配置成响应于从所述时序控制器的外部源提供的控制信号和图像输入信号控制所述栅极驱动器和所述源极驱动器，将所述图像输入信号转换成第一传输信号和第二传输信号，且通过第一信号线和第二信号线将所述第一传输信号和所述第二传输信号传输至所述源极驱动器；
其中，所述源极驱动器包括：
第一电容器，连接至所述第一信号线；
第二电容器，连接至所述第二信号线；
第一偏置控制电路，配置成将通过所述第一电容器提供的第一接收信号的共模电压转换成第一电压电平，以从所述
第一偏置控制电路输出第一偏置信号；
第二偏置控制电路，配置成将通过所述第二电容器提供的第二接收信号的共模电压转换成第二电压电平，以从所述第二偏置控制电路输出第二偏置信号；以及
平衡补偿电路，配置成：接收所述第一偏置信号和所述第二偏置信号，利用所述第二偏置信号补偿所述第一偏置信号的偏移电压，并且利用所述第一偏置信号补偿所述第二偏置信号的偏移电压，以从所述平衡补偿电路输出第一差分信号和第二差分信号。
13.如权利要求12所述的显示装置，其中，所述平衡补偿电路包括：
第一滤波器电路，从所述第一偏置信号移除高频分量以输出第一滤波信号；
第二滤波器电路，从所述第二偏置信号移除高频分量以输出第二滤波信号；以及
放大器，接收所述第一偏置信号和所述第二滤波信号作为第一输入信号，接收所述第二偏置信号和所述第一滤波信号作为第二输入信号，并从所述放大器输出所述第一差分信号和所述第二差分信号。
14.如权利要求13所述的显示装置，其中，所述放大器包括：
第一输出端子、第二输出端子以及位于所述第一输出端子与所述
第二输出端子之间的偏置节点；
第一电阻器，连接在电源电压和所述第二输出端子之间；
第二电阻器，连接在所述电源电压和所述第一输出端子之间；
第一晶体管，包括连接至所述第二输出端子的第一电极、连接至所述偏置节点的第二电极、以及接收所述第一偏置信号的栅电极；
第二晶体管，包括连接至所述第一输出端子的第一电极、连接至所述偏置节点的第二电极、以及接收所述第一滤波信号的栅电极；
第三晶体管，包括连接至所述第二输出端子的第一电极、连接至所述偏置节点的第二电极、以及接收所述第二滤波信号的栅电极；
第四晶体管，包括连接至所述第一输出端子的第一电极、连接至所述偏置节点的第二电极、以及接收所述第二偏置信号的栅电极；以及
第五晶体管，包括连接至所述偏置节点的第一电极、连接至参考地的第二电极、以及接收偏置信号的栅电极。
15.如权利要求12所述的显示装置，其中，所述源极驱动器还包括：
时钟和数据恢复电路，基于所述第一差分信号和所述第二差分信号恢复时钟信号和数据信号。
CN201910331940.1A 2018-04-24 2019-04-24 接收电路、接收器和显示装置 Pending CN110400533A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180047530A KR102482009B1 (ko) 2018-04-24 2018-04-24 수신 회로를 포함하는 소스 드라이버 및 그것을 포함하는 표시 장치
KR10-2018-0047530 2018-04-24

Publications (1)

Publication Number Publication Date
CN110400533A true CN110400533A (zh) 2019-11-01

Family

ID=68238126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910331940.1A Pending CN110400533A (zh) 2018-04-24 2019-04-24 接收电路、接收器和显示装置

Country Status (3)

Country Link
US (1) US10923074B2 (zh)
KR (1) KR102482009B1 (zh)
CN (1) CN110400533A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112713906A (zh) * 2020-12-22 2021-04-27 北京奕斯伟计算技术有限公司 噪声滤除电路以及噪声滤除方法
TWI823622B (zh) * 2022-10-17 2023-11-21 友達光電股份有限公司 顯示系統及其操作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023027420A (ja) * 2019-12-12 2023-03-02 ローム株式会社 タイミングコントローラおよびディスプレイシステム、自動車
KR20210145483A (ko) 2020-05-25 2021-12-02 주식회사 엘엑스세미콘 디스플레이장치를 구동하기 위한 데이터구동장치, 데이터처리장치 및 시스템
KR20220001050A (ko) * 2020-06-26 2022-01-05 삼성디스플레이 주식회사 디스플레이 구동 장치, 디스플레이 패널 및 디스플레이 장치
TWI781512B (zh) * 2021-01-12 2022-10-21 友達光電股份有限公司 畫素驅動裝置
US11296693B1 (en) * 2021-01-27 2022-04-05 Micron Technology, Inc. Apparatuses and methods for compensating for crosstalk noise at input receiver circuits

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536770A (zh) * 2003-05-15 2004-10-13 威盛电子股份有限公司 具有直流偏移补偿功能的直接转换接收器及其补偿方法
CN101237233A (zh) * 2007-01-27 2008-08-06 三星电子株式会社 具有转换速率偏移的输出缓冲器和包括其的源极驱动器
CN102158216A (zh) * 2010-01-14 2011-08-17 瑞萨电子株式会社 接收电路
US8648652B2 (en) * 2011-02-18 2014-02-11 Fujitsu Microelectronics Solutions Limited Band pass filter and calibration method for band pass filter
CN104113292A (zh) * 2013-04-17 2014-10-22 爱思开海力士有限公司 差分放大器电路
KR20180032740A (ko) * 2016-09-22 2018-04-02 삼성디스플레이 주식회사 신호 전송 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003084857A (ja) 2001-09-13 2003-03-19 Matsushita Electric Ind Co Ltd クロック信号伝送方法、クロック信号送信受信装置、画像表示応用機器
KR100744112B1 (ko) * 2004-12-17 2007-08-01 삼성전자주식회사 전류 소모를 줄인 증폭기 및 증폭 방법
KR100731740B1 (ko) 2005-04-29 2007-06-22 삼성에스디아이 주식회사 화이트 밸런싱된 영상을 표시하기 위한 유기전계발광장치
KR100850206B1 (ko) * 2006-12-26 2008-08-04 삼성전자주식회사 액정 표시 장치 및 그 화질 개선 방법
KR102288319B1 (ko) 2015-06-10 2021-08-11 삼성디스플레이 주식회사 표시 장치 및 그 제어 방법
CN107306083B (zh) * 2016-04-22 2019-09-20 台达电子企业管理（上海）有限公司 飞跨电容的电压平衡控制装置与电压平衡控制方法
US10148888B2 (en) 2016-05-18 2018-12-04 Texas Instruments Incorporated Image data processing for multi-exposure wide dynamic range image data

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536770A (zh) * 2003-05-15 2004-10-13 威盛电子股份有限公司 具有直流偏移补偿功能的直接转换接收器及其补偿方法
CN101237233A (zh) * 2007-01-27 2008-08-06 三星电子株式会社 具有转换速率偏移的输出缓冲器和包括其的源极驱动器
CN102158216A (zh) * 2010-01-14 2011-08-17 瑞萨电子株式会社 接收电路
US8648652B2 (en) * 2011-02-18 2014-02-11 Fujitsu Microelectronics Solutions Limited Band pass filter and calibration method for band pass filter
CN104113292A (zh) * 2013-04-17 2014-10-22 爱思开海力士有限公司 差分放大器电路
KR20180032740A (ko) * 2016-09-22 2018-04-02 삼성디스플레이 주식회사 신호 전송 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112713906A (zh) * 2020-12-22 2021-04-27 北京奕斯伟计算技术有限公司 噪声滤除电路以及噪声滤除方法
TWI823622B (zh) * 2022-10-17 2023-11-21 友達光電股份有限公司 顯示系統及其操作方法

Also Published As

Publication number Publication date
KR20190123832A (ko) 2019-11-04
US10923074B2 (en) 2021-02-16
US20190325843A1 (en) 2019-10-24
KR102482009B1 (ko) 2022-12-28

Similar Documents

Publication Publication Date Title
CN110400533A (zh) 接收电路、接收器和显示装置
CN101441845B (zh) 伽马参考电压产生装置与伽马电压产生装置
JP6205312B2 (ja) 液晶表示装置
US7692447B2 (en) Driver circuit
CN100530297C (zh) 等离子显示装置和驱动该装置的方法
CN100541591C (zh) 显示装置用驱动装置
CN106468969A (zh) 驱动电路以及具有触控面板的显示面板的驱动方法
WO2014124580A1 (en) Driving circuit and display device of using same
CN107799082A (zh) 一种公共电压vcom控制电路及相应的液晶显示装置
TW200406613A (en) Display device
US11556217B2 (en) Display device including device for supplying signal to panel driving integrated circuit
CN104078013A (zh) 放大电路、源极驱动器、光电装置及电子设备
CN108924459A (zh) 一种输出接口电路及装置
EP0192411B1 (en) Adaptive equalizer
TWI235551B (en) Simple signal transmission circuit capable of decreasing power consumption
TW202008759A (zh) 用來進行基線漂移修正之裝置
US10825416B2 (en) Interface system and display device including the same
CN104933998B (zh) 伽马电压产生装置及产生伽马电压的方法
CN102124652A (zh) 差分电流驱动型传输器与接收器以及具有该传输器与接收器的差分电流驱动型接口系统
KR100900545B1 (ko) 디지털 인터페이스 송수신 회로를 갖는 평판 디스플레이장치
CN104867475A (zh) 一种支持多显示接口的显示桥
US11283449B2 (en) Interface system and display device including the same
CN209267704U (zh) 一种信号发生装置
CN108958528A (zh) 内嵌式触控显示装置、共同电压供应装置及其供应方法
CN107680555A (zh) 液晶显示面板的驱动电路板以及液晶显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination