CN110389719B - 存储器控制器以及具有其的存储系统 - Google Patents

存储器控制器以及具有其的存储系统 Download PDF

Info

Publication number
CN110389719B
CN110389719B CN201811573202.XA CN201811573202A CN110389719B CN 110389719 B CN110389719 B CN 110389719B CN 201811573202 A CN201811573202 A CN 201811573202A CN 110389719 B CN110389719 B CN 110389719B
Authority
CN
China
Prior art keywords
memory
memory device
address
temperature
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811573202.XA
Other languages
English (en)
Other versions
CN110389719A (zh
Inventor
陈永栽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110389719A publication Critical patent/CN110389719A/zh
Application granted granted Critical
Publication of CN110389719B publication Critical patent/CN110389719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请公开了存储器控制器以及具有其的存储系统。提供了一种存储器控制器以及具有其的存储系统。该存储器控制器包括：温度监视设备，其被配置为对根据存储器件的操作状态而变化的值进行计数；状态检查设备，其被配置基于计数值来输出存储器件的状态信息；以及调度器，其被配置为根据存储器件的布置来储存状态信息，并且响应于从主机接收的请求而输出状态信息。

Description

存储器控制器以及具有其的存储系统
相关申请的交叉引用
本申请要求于2018年4月19日提交的申请号为10-2018-0045717的韩国专利申请的优先权，其公开的全部内容通过引用合并于此。
技术领域
本公开总体而言涉及存储器控制器和具有其的存储系统，且更具体地涉及用于基于存储器件的温度信息而控制对存储器件的访问的存储器控制器以及具有该存储器控制器的存储系统。
背景技术
存储系统可以包括用于储存数据的存储器件和用于控制存储器件的存储器控制器。
存储器件可以是其中的数据即使在电源中断时也被保留下来的非易失性存储器件或其中的数据在电源中断时丢失的易失性存储器件。根据存储系统，可以利用非易失性存储器件或易失性存储器件来实现存储系统。
存储器控制器可以在主机与存储器件之间进行通信。例如，当从主机接收到请求时，存储器控制器控制存储器件执行所接收的请求。当从主机接收编程请求时，存储器控制器可以产生用于控制存储器件的编程命令并且依次将从主机接收的编程命令和数据传输到存储器件。当从主机接收到读取请求和逻辑地址时，存储器控制器可以产生用于控制存储器件的读取命令并且依次将读取命令和对应于逻辑地址的物理地址传输到存储器件中。
存储器件可以包括许多高度集成的单元以支持大容量。然而，可能出现下述的热产生现象：存储器件的特定区域中的温度升高。热产生可能造成存储器件的性能和寿命的降级，这会导致存储系统的可靠性受到损害。
发明内容
实施例提供了能够抑制存储器件的特定区域中的温度升高的现象的存储器控制器以及具有该存储器控制器的存储系统。
根据本公开的一个方面，提供了一种存储器控制器，该存储器控制器包括：温度监视设备，其被配置为对根据存储器件的操作状态而变化的值进行计数；状态检查设备，其被配置为通过计算所述计数值来输出所述存储器件的状态信息；以及调度器，其被配置为根据所述存储器件的各种布置来储存状态信息，并且响应于从主机接收的请求而输出所述状态信息。
根据本公开的另一个方面，提供了一种存储器控制器，该存储器控制器包括：主机接口，其被配置为从主机接收请求，并且将从存储器件读取的数据输出到所述主机；和命令/地址控制器，其被配置为实时更新所述存储器件的温度状态，并且在所述请求被接收到时通过考虑所述温度状态来访问所述存储器件。
根据本公开的又一个方面，提供了一种存储系统，该存储系统包括：存储器件，其被配置为储存数据；和存储器控制器，其被配置为响应于从主机接收的请求而控制所述存储器件，其中，所述存储系统包括存储器控制器，该存储器控制器被配置为储存关于所述存储器件的温度状态的状态信息并且将所述状态信息输出到所述主机。
根据本公开的又一个方面，提供了一种存储系统，该存储系统包括：多个存储器件，每个存储器件都包括多个存储器组，所述多个存储器组中的每个存储器组包括多个存储元件，其中，所述存储器件彼此层叠，以及其中，对于每个存储器件，其存储器组被相邻地布置在所述对应的存储器件的表面上，并且对于每个存储器组，其存储元件被相邻地布置在所述对应的存储器组的表面上；以及存储器控制器，其适用于：接收用于访问所述存储器件中的至少一个存储器件的地址和命令，并且基于由所述地址表示的所述对应的存储元件与其他存储元件的空间布置以及所述命令的类型来为所述存储元件中的每个存储元件产生温度监视信息。
附图说明
现在将参考附图来更全面地描述各种实施例；然而，可以与本文所公开的内容不同地配置或者布置元件和特征。因此，本发明不限于本文中所阐述的实施例。相反，提供这些实施例来使本公开全面且完整，并且这些实施例将实施例的范围充分地传达给本领域技术人员。此外，贯穿此说明书，对“一个实施例”等的参考不一定表示仅一个实施例，且对任何这样的短语的不同参考不一定指的是(一个或多个)相同的实施例。
在附图中，为了清楚地说明，尺寸可被夸大。还要理解的是，当一个元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可能存在一个或多个居间元件。相同的附图标记始终表示相同的元件。
图1是示出根据本公开的一个实施例的存储系统的示图。
图2是示出根据本公开的一个实施例的存储器件的示图。
图3是示出根据本公开的一个实施例的中级存储器件的示图。
图4是示出高级存储器件、中级存储器件和低级存储器件的透视图。
图5是示出根据本公开的一个实施例的具有多叠层结构的存储器件的透视图。
图6是示出根据本公开的一个实施例的存储器控制器的示图。
图7是示出根据本公开的一个实施例的命令与地址控制器和主机接口的示图。
图8是示出根据本公开的一个实施例的另一命令与地址控制器的示图。
图9是示出根据本公开的一个实施例的调度器的示图。
图10是示出储存在根据本公开的一个实施例的状态表中的信息的示图。
图11是示出根据本公开的一个实施例的命令与地址发生器的示图。
图12是示出根据本公开的一个实施例的状态检查设备的示图。
图13是示出根据本公开的一个实施例的温度监视设备的示图。
图14是示出根据本公开的一个实施例的温度表的示图。
图15是示出根据本公开的一个实施例的操作方法的流程图。
图16是示出本公开的效果的示图。
图17是示出根据本公开的一个实施例的包括存储器控制器的存储系统的示图。
图18是示出根据本公开的一个实施例的包括存储器控制器的存储系统的示图。
图19是示出根据本公开的一个实施例的包括存储器控制器的存储系统的示图。
图20是示出根据本公开的一个实施例的包括存储器控制器的存储系统的示图。
具体实施方式
在下面的具体描述中，本公开的各种实施例只是简单地以示例的方式而被示出并被描述。正如本领域技术人员将意识到的，所描述的实施例可以以各种不同方式来被修改，所有都不偏离本公开的精神或范围。因此，附图和描述将被视为在本质上是说明性的而非限制性的。
在整个说明书中，当一个元件被称为“连接”或者“耦接”到另一个元件时，其可以直接连接或耦接到另一个元件，或者其可以间接地连接或耦接到另一个元件，其中一个或多个居间元件置于其间。另外，当一个元件被称为“包括”组件时，这表示该元件还可以包括一个或多个其他组件而不是表示排除这样的(一个或多个)其他组件，除非上下文另外指出。
图1是示出根据本公开的一个实施例的存储系统1000的示图。
参考图1，存储系统1000可以包括用于储存数据的存储器件1100和用于在主机2000与存储器件1100之间进行通信的存储器控制器1200。
可以用其中储存的数据即使在电源中断时也被保留下来的非易失性存储器件或其中储存的数据在电源中断时丢失的易失性存储器件来实现存储器件1100。
存储器件1100可以包括用于储存数据的多个存储单元，且存储单元可以按各种组的单位来划分。例如，存储器件1100包括至少一个高级存储器件，该高级存储器件包括至少一个中级存储器件，该中级存储器件包括至少一个低级存储器件。多个存储单元可以被包括在低级存储器件中。因此，可以通过不同地址来区分并管理高级存储器件、中级存储器件和低级存储器件。
高级存储器件、中级存储器件和低级存储器件是用于区分存储器件1100内的储存区域的名称。然而，除了上述名称，储存区域的名称可以被表示为存储条、存储体、存储体组、切片、通道、平面、块等。因此，尽管术语高级存储器件、中级存储器件和低级存储器件在实施例中被描述，但储存区域的名称不限于此。稍后将描述高级存储器件、中级存储器件和低级存储器件。
存储器控制器1200可以控制存储系统1000的总体操作，并且控制主机2000与存储器件1100之间的数据交换。例如，存储器控制器1200通过响应于来自主机2000的请求而控制存储器件1100来对数据进行编程或读取。
缓冲存储器1300可以另外被包括在存储系统1000中。缓冲存储器1300可以控制主机2000与存储器件1100之间的数据交换或者临时储存用于控制存储器件1100的系统数据。例如，缓冲存储器1300被用作存储器控制器1200的工作存储器或高速缓冲存储器。另外，缓冲存储器1300可以临时储存代码和命令，该代码和命令由存储器控制器1200执行。
存储器控制器1200可以临时将从主机2000接收的数据储存在缓冲存储器1300中，然后将临时储存在缓冲存储器1300中的数据传输到存储器件1100以被储存在存储器件1100中。另外，存储器控制器1200可以从主机2000接收数据和逻辑地址，并且将逻辑地址转换成存储器件1100的物理地址。另外，存储器控制器1200可以将建立逻辑地址与物理地址之间的映射关系的逻辑至物理地址映射信息储存在缓冲存储器1300中。
在一些实施例中，缓冲存储器1300可以包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、DDR4SDRAM、低功耗双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功耗DDR(LPDDR)和存储器总线式动态随机存取存储器(RDRAM)。
存储器件1100、存储器控制器1200和缓冲存储器1300可以被布置成沿着由第一方向X与第二方向Y限定的平面而彼此相邻。第一方向X与第二方向Y可以彼此正交。
主机2000可以通过使用诸如通用串行总线(USB)、串行AT附件(SATA)、串行附接SCSI(SAS)、高速片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、PCI快速(PCIe)、非易失性存储器快速(NVMe)、通用快闪储存器(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储模块(DIMM)、带寄存器的DIMM(RDIMM)和低负载DIMM(LRDIMM)之类的各种通信方案中的至少一个来与存储系统1000进行通信。
图2是示出根据本公开的一个实施例的存储器件(例如，图1的存储器件1100)的示图。
参考图2，存储器件1100可以包括至少一个高级存储器件HMD。在一个实施例中，第一高级存储器件HMD1在图2中被示出。
第一高级存储器件HMD1可以包括至少一个中级存储器件MMD。在一个实施例中，在图2中示出被包括在第一高级存储器件HMD1中的第一中级存储器件MMD1至第四中级存储器件MMD4。然而，被包括在一个高级存储器件HMD中的中级存储器件MMD的数量可以按照存储器件1100而变化。不同物理地址可以被指定给第一中级存储器件MMD1至第四中级存储器件MMD4。
第一中级存储器件MMD1至第四中级存储器件MMD4可以被布置成沿着由第一方向X与第二方向Y限定的平面而彼此相邻。
图3是示出根据本公开的一个实施例的中级存储器件(例如，图2的中级存储器件)的示图。
参考图3，中级存储器件MMD可以包括至少一个低级存储器件LMD。在一个实施例中，在图3中示出被包括在第一中级存储器件MMD1中的第一低级存储器件LMD1至第四低级存储器件LMD4。然而，被包括在一个中级存储器件MMD中的低级存储器件LMD的数量可以按照存储器件1100而变化。不同物理地址可以被指定给第一低级存储器件LMD1至第四低级存储器件LMD4。
低级存储器件LMD可以包括多个存储单元和用于对该存储单元执行编程、读取或擦除操作的外围电路。另外，低级存储器件LMD可以包括通过不同的物理地址而指定的多组存储单元。
第一低级存储器件LMD1至第四低级存储器件LMD4可以被布置成沿着由第一方向X与第二方向Y限定的平面而彼此相邻。
图4是示出高级存储器件、中级存储器件和低级存储器件的示例性布置的透视图。
参考图4，中级存储器件MMD#(在这里#为正整数)可以被布置成在与其相关联的高级存储器件HMD#的顶部上互相平行，且低级存储器件LMD#可以被布置成在中级存储器件MMD#的每一个的顶部上互相平行。例如，高级存储器件HMD#、中级存储器件MMD#和低级存储器件LMD#沿着与第一方向X和第二方向Y垂直的第三方向Z而层叠，中级存储器件MMD#可以被布置成沿着第一方向X和第二方向Y而互相平行，且低级存储器件LMD#可以被布置成沿着第一方向X和第二方向Y而互相平行。
图5是示出根据本公开的一个实施例的具有多叠层结构的存储器件的透视图。
参考图5，具有多叠层结构的存储器件1100可以包括彼此层叠的多个高级存储器件HMD。在一个实施例中，在图5中示出其中层叠了第一高级存储器件HMD1至第八高级存储器件HMD8的结构。另外，图4中示出的中级存储器件MMD#和低级存储器件LMD#被包括在第一高级存储器件HMD1至第八高级存储器件HMD8中的每个高级存储器件中。然而，在图5中，中级存储器件MMD#和低级存储器件LMD#被省略以示出在其中八个高级存储器件HMD1至HMD8沿着第三方向Z彼此层叠的结构。
多个高级存储器件HMD#被层叠在其中的结构可以被称为多叠层结构，且中级存储器件MMD#和低级存储器件LMD#也可以沿着第三方向Z层叠。
如上所述，当高级存储器件HMD#、中级存储器件MMD#和低级存储器件LMD#被密集地布置时，存储器件1100的集成度提高了。因此，存储器件1100的尺寸可以减小，而存储器件1100的容量可以增大。然而，高级存储器件HMD#、中级存储器件MMD#和低级存储器件LMD#之间的距离或裕量(margin)可能因高集成度而减小。因此，可能出现热产生现象，在其中当特定操作被执行时，特定区域中的温度会升高。
在此实施例中，为了抑制热产生现象，基于被实时监视的存储器件的温度状态，命令可以排队或者要被访问的存储器件可以被改变。另外，在此实施例中，存储器控制器可以根据对存储器件的访问次数和在存储器件中执行的操作来更新存储器件的温度状态。
为此，将如下详细描述存储器控制器1200。
图6是示出根据本公开的一个实施例的存储器控制器(例如，图1的存储器控制器1200)的示图。
参考图6，存储器控制器1200可以包括内部(IN.)存储器210、中央处理单元(CPU)220、命令/地址(CMD/ADD)控制器230、主机接口240、缓冲器接口250和存储器接口260。
内部存储器210可以储存存储器控制器1200的操作所必需的各种系统信息。另外，内部存储器210可以储存存储系统1000的操作所必需的地址映射信息、调试信息等。例如，可以用静态随机存取存储器(SRAM)来实现内部存储器210。
CPU 220可以执行用于控制存储器件100的各种操作或者运行固件。CPU 220可以将从主机2000接收的请求传输到CMD/ADD控制器230。CPU 220可以控制内部存储器210、CMD/ADD控制器230、主机接口240、缓冲器接口250和存储器接口260的总体操作。
CMD/ADD控制器230可以根据在存储器件1100中执行的命令来实时更新存储器件1100的温度状态，并且控制对包括在存储器件1100中的高级存储器件、中级存储器件和低级存储器件的访问。
主机接口240可以在CPU 220的控制下与耦接到存储系统1000的主机2000进行通信。例如，主机接口240从主机2000接收编程、读取或擦除请求和数据，并且将从存储器件1100读取的数据输出到主机2000。
当缓冲存储器1300设置在存储器控制器1200的外部时，缓冲器接口250可以在CPU220的控制下将信息传输到缓冲存储器1300，或者可以将储存在缓冲存储器1300中的信息传输到CPU 220。
存储器接口260可以在CPU 220的控制下与存储器件1100进行通信。例如，存储器接口260可以在CPU 220的控制下将命令、地址和数据传输到存储器件1100，并且可以将从存储器件1100读取的数据传输到CPU 220。
CPU 220通过总线270来在内部存储器210、CMD/ADD控制器230、主机接口240、缓冲器接口250和存储器接口260之间传输数据。在一些实施例中，CMD/ADD控制器230、主机接口240和存储器接口260可以在不通过总线270传递的情况下彼此独立通信。例如，CMD/ADD控制器230与主机接口240彼此直接通信而不通过总线270传递，CMD/ADD控制器230与存储器接口260彼此直接通信而不通过总线270传递，且主机接口240与存储器接口260彼此直接通信而不通过总线270传递。
图7是示出根据本公开的一个实施例的命令与地址控制器和主机接口(例如，图6的CMD/ADD控制器230和主机接口240)的示图。
参考图7，CMD/ADD控制器230可以实时更新存储器件1100的温度状态。另外，当从主机2000接收到请求时，CMD/ADD控制器230可以产生与请求相对应的命令，并且可以通过根据存储器件1100的温度状态而调度命令来将命令经过存储器接口260传输到存储器件1100。即，CMD/ADD控制器230可以根据存储器件1100的温度状态来控制对存储器件1100的访问。
主机接口240可以包括请求(RQ)缓冲器11、数据输入缓冲器12和数据输出缓冲器13。
RQ缓冲器11可以从主机2000接收请求以临时储存所接收的请求，并且依次将所接收的请求传输到存储器控制器1200。例如，RQ缓冲器11可以在CPU 220的控制下依次将临时储存的请求传输到CMD/ADD控制器230。
数据输入缓冲器12可以临时储存从主机2000接收的数据，并且在CPU 220的控制下将该数据传输到存储器接口260。例如，在编程操作中，从主机2000接收的数据被临时储存在数据输入缓冲器12中。
数据输出缓冲器13可以临时储存从存储器接口260接收的数据，并且在CPU 220的控制下将所接收的数据输出到主机2000。例如，在读取操作中，从存储器件1100读取的数据通过存储器接口260来被接收。当数据从存储器接口260传输到数据输出缓冲器13时，数据输出缓冲器13可以将数据输出到主机2000。另外，数据输出缓冲器13可以将从CMD/ADD控制器230的调度器310接收的存储器件1100的状态信息STIF输出到主机2000。
CMD/ADD控制器230可以包括调度器310、CMD/ADD发生器320、状态检查设备330和温度监视设备340。
调度器310可以从状态检查设备330接收存储器件1100的状态信息STIF，并且基于状态信息STIF而将从RQ缓冲器11接收的请求排队。操作命令和逻辑地址可以被包括在从主机2000接收的请求中。另外，调度器310可以响应于主机2000的请求而将所储存的状态信息STIF输出到数据输出缓冲器13，且数据输出缓冲器13可以将状态信息STIF输出到主机2000。主机2000可以基于所接收的状态信息STIF而监视存储器件1100的温度状态。
CMD/ADD发生器320可以从调度器310接收请求，产生分别与请求对应的命令和物理地址，并且将产生的命令和产生的物理地址同时传输到存储器接口260和温度监视设备340。可以从储存在图1的缓冲存储器1300中的映射表接收物理地址。另外，CMD/ADD发生器320可以在将命令和物理地址输出之前将物理地址传输到状态检查设备350，并且可以在检查了物理地址是否处于可访问的状态之后输出命令和物理地址。
状态检查设备330可以实时更新物理地址的检查值，并且输出要被访问的物理地址的检查值。另外，状态检查设备330可以从温度监视设备340接收温度信息，基于温度信息来计算与物理地址相对应的储存器件之间的温度影响值，并且将温度影响值输出为状态信息。
温度监视设备340可以根据从CMD/ADD发生器320接收的命令和物理地址来实时更新计数信息。物理地址的更新后的计数信息可以被传输到状态检查设备330。
图8是示出根据本公开的一个实施例的命令与地址控制器和主机接口(例如，图6的CMD/ADD控制器230与主机接口240)的示图。
图8中示出的CMD/ADD控制器230具有与结合图7描述的相同的配置，除了前者包括主机接口240。因此，下面省略了对共同组件的描述。
参考图8，主机接口240还可以包括状态信息(STIF)输出缓冲器14。状态信息输出缓冲器14可以从调度器310接收存储器件1100的状态信息STIF，并且将所接收的状态信息STIF输出到主机2000。数据输出缓冲器13可以只将从存储器接口260接收的数据输出到主机2000。
当状态信息输出缓冲器14将状态信息STIF输出到主机2000时，不管状态信息STIF如何，数据输出缓冲器13都将数据输出到主机2000，使得存储器控制器1200的操作时间可以减少。
将如下详细描述图7或图8中描述的CMD/ADD控制器230的配置。
图9是示出根据本公开的一个实施例的调度器(例如，图7或图8的调度器310)的示图。
参考图9，调度器310可以包括用于储存状态信息STIF和请求(RQ)队列22的状态表21。RQ队列22可以参考状态表21来将请求RQ的输出顺序排队。调度器310可以从状态检查设备330接收与逻辑地址相对应的状态信息STIF，并将该状态信息STIF储存在状态表21中。另外，调度器310可以通过将被包括在从主机接口240接收的请求RQ中的逻辑地址与要与该逻辑地址相比较的任意地址进行比较来基于状态表21中的状态信息STIF而将RQ队列22中的请求RQ排队，以使得存储器件1100中产生的热不会增多或者存储器件1100的温度被分散。
经受各种程度的温度影响的许多情况或状况被储存在状态表21中。要包括的情况的数目可以根据存储器件的特定结构细节而不同。各种温度影响的实施例在图10中示出。
图10是示出储存在根据本公开的一个实施例的状态表(例如，图9的状态表21)中信息的示图。
参考图10，关于各种情况的温度影响可以作为数据而被储存在状态表21中。温度影响可以根据存储器件的当前状态和从主机接口240接收的请求RQ而不同。例如，温度影响根据由请求RQ所选中的地址所表示的存储单元与要被比较的任意地址所表示的存储单元在物理上彼此层叠还是彼此平行而不同。每个地址所表示的存储单元可以与一个存储单元或多个存储单元相对应。另外，温度影响可以根据由请求RQ所选中的地址所表示的存储单元与要被比较的任意地址所表示的存储单元之间的物理距离的大小而不同。
在状态表21中，‘MY’意指由所请求的地址所表示的存储单元与要被比较的地址所表示的存储单元相同的情况。状态表21中的‘VTN’意指由所请求的地址所表示的存储单元与要被比较的地址所表示的存储单元在物理上被布置成彼此垂直相邻的情况。相比于其他情况，关于‘VTN’的情况的温度影响可能最大。状态表21中的‘VA’意指下述情况：由所请求的地址所表示的存储单元与要被比较的地址所表示的存储单元在物理上被垂直地布置，但被布置成彼此不相邻。因此，‘VA’的情况可能比‘VTN’的情况受温度影响更小。状态表21中的‘TS’意指由所请求的地址所表示的存储单元与要被比较的地址所表示的存储单元几乎不受温度影响的情况。例如，‘TS’是下述情况：由所请求的地址所表示的存储单元与要被比较的地址所表示的存储单元在物理上被垂直地布置，但分别被布置在最上端与最下端处。
状态表21中的‘LN’可以是下述情况：由所请求的地址所表示的存储单元与要被比较的地址所表示的存储单元在物理上被水平地布置，但被布置得彼此相邻。这种情况可以为下面的一种情况：在其中由所请求的地址所表示的存储单元与要被比较的地址所表示的存储单元在水平方向上受温度影响最大。状态表21中的‘VXN’可以是下述情况：由所请求的地址所表示的存储单元与要被比较的地址所表示的存储单元在物理上被水平地布置，但沿着对角线方向被布置。因此，‘VXN’的情况可以比情况‘LN’受温度影响更小。
状态表21中的‘DN’可以是下述情况：由所请求的地址所表示的存储单元与要被比较的地址所表示的存储单元具有彼此垂直且水平对称的物理位置。状态表21中的‘EN’可以是下述情况：由所请求的地址所表示的存储单元与要被比较的地址所表示的存储单元在物理上被垂直地布置，但在同一行上彼此对称。在‘EN’的情况下，与‘DN’的情况相比，由所请求的地址所表示的存储单元的物理位置与要被比较的地址所表示的存储单元的物理位置较短，并且因此‘EN’的情况的温度影响可以比‘DN’的情况的温度影响更大。
除了上述情况，还可以将关于各种其他情况的温度影响的数据储存在状态表21中。通常，当存储器件的数量或物理地址的数量增大时，储存在状态表21中的情况的数量可能也会增大。
返回参考图9，RQ队列22可以参考状态表21而选择存储器件1100的温度影响较小的情况，并且可以根据所选中的情况而将请求RQ排队。随后，RQ队列22可以将排队的请求RQ传输到CMD/ADD发生器320。
储存在调度器310中的状态信息STIF可以被输出到主机接口240，且主机接口240可以将所接收的状态信息STIF输出到主机2000。
图11是示出根据本公开的一个实施例的命令与地址发生器(例如，图7或图8的CMD/ADD发生器320)的示图。
参考图11，CMD/ADD发生器320可以包括地址(ADD)发生器31和命令(CMD)发生器32。
ADD发生器31可以产生与被包括在请求RQ中的逻辑地址相对应的物理地址。CMD发生器32可以产生与图9中的调度器310的请求RQ 22中的命令相对应的命令CMD。例如，ADD发生器31从储存在图1的缓冲存储器1300中的映射地址接收与逻辑地址相对应的物理地址。当接收到与逻辑地址相对应的物理地址ADD时，ADD发生器31可以将物理地址ADD传输到状态检查设备330并且从状态检查设备330接收检查信号CH_S。ADD发生器31可以响应于来自于状态检查设备330的检查信号CH_S而将命令CMD和物理地址ADD输出到存储器接口260。例如，当检查信号CH_S被激活时，ADD发生器31和CMD发生器32分别将物理地址ADD和命令CMD输出到存储器接口260。当检查信号CH_S被去激活时，ADD发生器31和CMD发生器32分别不输出物理地址ADD和命令CMD。当存储器件1100的平均温度低于阈值温度时，检查信号CH_S可以被激活。当存储器件1100的平均温度高于阈值温度时，检查信号CH_S可以被去激活。
从CMD/ADD发生器320输出的命令CMD和物理地址ADD可以被传输到温度监视设备340，以更新存储器件1100的温度状态。
图12是示出根据本公开的一个实施例的状态检查设备(例如，图7或图8的状态检查设备330)的示图。
参考图12，状态检查设备330可以包括状态寄存器41、计数器42和计算器43。
状态寄存器41可以储存存储器件的状态值并基于与从CMD/ADD发生器320接收的物理地址ADD相对应的状态值而输出检查信号CH_S。当存储器件1100的平均温度低于阈值温度时，状态寄存器41可以激活检查信号CH_S。当存储器件1100的平均温度高于阈值温度时，状态寄存器41可以将检查信号CH_S去激活。另外，当物理地址ADD被接收到时，状态寄存器41可以将地址接收信号传输到计数器42。
每当从状态寄存器41接收到地址接收信号时，计数器42可以输出计数值CNT。当地址接收信号在特定时间之内被接收到时，计数器42可以增大计数值CNT。当地址接收信号在特定时间之内未被接收到时，计数器42可以减小计数值CNT。即，计数器42可以增大在其中操作被连续执行的存储器件的计数值CNT，并且减小在其中操作未被执行或闲置状态继续的存储器件的计数值CNT。
计算器43可以接收计数信息CNTIF，并且可以通过把针对相应地址的计数值加起来来输出状态信息STIF。具体地，计算器43可以从被包括在计数信息CNTIF中的所有的高级、中级和低级存储器件的计数值而产生高级存储器件中的每一个的计数值、中级存储器件中的每一个的计数值和低级存储器件中的每一个的计数值。然后，计算器43可以将产生的计数值与相应地址匹配，并且将所匹配的计数值输出为状态信息STIF。
图13是示出根据本公开的一个实施例的温度监视设备(例如，图7或图8的温度监视设备340)的示图。
参考图13，温度监视设备340可以包括地址(ADD)解码器51、命令(CMD)解码器52和温度表53。
ADD解码器51可以对从CMD/ADD发生器320接收的物理地址ADD进行解码并且将被解码的物理地址ADD输出为解码地址D_ADD。解码地址D_ADD可以是用于将高级存储器件、中级存储器件和低级存储器件相互区分开的地址。即，ADD解码器可以将被传输到存储器件1100的物理地址ADD解码为要在温度表53中管理的地址。
CMD解码器52可以对从CMD/ADD发生器320接收的命令CMD进行解码并且将被解码的命令CMD输出为解码命令D_CMD。解码命令D_CMD可以是用于将不同操作相互区分开的命令。即，CMD解码器52可以将命令CMD解码到存储器件1100作为要在温度表53中管理的命令。
温度表53可以根据解码地址D_ADD、解码命令D_CMD和计数值CNT来更新针对每个地址的计数值。温度表53的实施例在图14中被示出。
图14是示出根据本公开的一个实施例的温度表(例如，图13的温度表53)的示图。
参考图14，温度表53可以储存存储器件1100中的高级存储器件HMD、中级存储器件MMD和低级存储器件LMD的计数值CNT。温度表53可以从ADD解码器51和CMD解码器52分别接收解码地址D_ADD和解码命令D_CMD，并且从状态检查设备330接收计数值CNT。例如，解码地址D_ADD可以包括高级存储器件HMD的地址、中级存储器件MMD的地址和低级存储器件LMD的地址。温度表53可以根据解码地址D_ADD来更新针对每个地址的计数值。该计数值中的每个计数值可以根据从状态检查设备330接收的计数值CNT而增大。
图14示出了：第一高级存储器件HMD1至第四高级存储器件HMD4被包括在存储器件1100中，第一中级存储器件MMD1至第四中级存储器件MMD4被包括在第一高级存储器件HMD1至第四高级存储器件HMD4中的每个高级存储器件中，且第一低级存储器件LMD1至第八低级存储器件LMD8被包括在第一中级存储器件MMD1至第四中级存储器件MMD4中的每个中级存储器件中。下述讨论也基于这种布置。
与八个低级存储器件LMD1至LMD8中的每个相对应的计数值CNT可以被更新。例如，第一高级存储器件HMD1的第一中级存储器件MMD1的第一低级存储器件LMD1的计数值CNT根据解码命令D_CMD而增大。即，解码地址D_ADD可以选择要被更新的地址，且要被更新的地址的热产生的程度可以根据解码命令D_CMD来确定。例如，假设编程操作中的热产生的程度大于读取操作中的热产生的程度，则计数值CNT可以在解码命令D_CMD是与编程操作相对应的命令时增加得相对较多，而在解码命令D_CMD是与读取操作相对应的命令时增加得相对较少。
当从温度表53输出关于每个存储器件的计数信息CNTIF时，图12的计算器43可以通过将第一低级存储器件LMD1至第八低级存储器件LMD8的全部计数值CNT#加起来来计算第一中级存储器件MMD1的计数值。另外，计算器43可以通过将第一中级存储器件MMD1至第四中级存储器件MMD4的全部计数值CNT#加起来来计算第一高级存储器件HMD1的计数值。当对应存储器件(即，相关联的低级存储器件、中级存储器件和高级存储器件)的加起来的计数值增大时，这表示对应存储器件的温度升高了。
图15是示出根据本公开的一个实施例的操作方法的流程图。
参考图15，将描述使用图7至图14中的器件的操作方法。
当从主机2000接收到请求RQ(S41)时，存储器控制器1200可以处理所接收的请求RQ。具体地，图8的调度器310可以调度请求RQ，且该请求RQ可以被传输到图7或图8的CMD/ADD发生器320。如在图9中所描述的，调度器310可以通过对被请求的地址与要被比较的地址进行比较来确定热产生为低的情况，根据所确定的情况来将请求RQ排队，并且将排队的请求RQ传输到CMD/ADD发生器320。
CMD/ADD发生器320可以响应于所接收的请求RQ而产生命令CMD和物理地址ADD(S42)。
当从CMD/ADD发生器320接收到命令CMD和物理地址ADD时，调度器310可以更新对应的物理地址所对应的状态信息(S43)。
在命令CMD根据更新后的状态信息而再次被排队或者物理地址ADD根据更新后的状态信息而再次被映射(S44)之后，存储器控制器1200可以根据被映射的地址来访问存储器件1100(S45)。
图16是示出本公开的效果的示图。
参考图16，在具有多叠层结构的存储器件1100中，通过考虑关于存储器件1100中的存储器件在第一方向X、第二方向Y和第三方向Z上的全部温度影响来控制命令和地址。这种布置可以防止特定区域中的温度升高的现象。即，在此实施例中，可以计算关于从主机2000和任意存储器件接收的请求的温度影响，并且可以控制命令与地址以使得温度影响被最小化。
因此，可以抑制存储器件的性能劣化和寿命缩短，且可以提高存储器控制器和具有该存储器控制器的存储系统的可靠性。
图17是示出根据本公开的一个实施例的包括存储器控制器(例如，图1中示出的存储器控制器1200)的存储系统30000的示图。
]参考图17，存储系统30000可以被实现为蜂窝电话、智能电话、平板个人电脑(PC)、个人数字助理(PDA)或无线通信设备。
存储系统30000可以包括存储器件1100和能够控制存储器件1100的操作的存储器控制器1200。存储器控制器1200可以在处理器3100的控制下控制存储器件1100的数据访问操作(例如，编程操作、擦除操作、读取操作等)。
在存储器件1100中被编程的数据可以在存储器控制器1200的控制下通过显示器3200输出。
无线电收发器3300可以通过天线ANT发射和接收无线电信号。例如，无线电收发器3300将通过天线ANT接收的无线电信号转换成可以由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号，并将处理后的信号传输给存储器控制器1200或显示器3200。存储器控制器1200可以将由处理器3100处理的信号传输到存储器件1100。此外，无线电收发器3300可以将从处理器3100输出的信号转换成无线电信号，并且通过天线ANT将转换后的无线电信号输出到外部设备。输入设备3400是能够输入用于控制处理器3100的操作的控制信号或要由处理器3100处理的数据的设备，并且可以被实现为诸如触摸板或电脑鼠标、健区或键盘的定点设备。处理器3100可以控制显示器3200的操作，以使得从存储器控制器1200输出的数据、从无线电收发器3300输出的数据或从输入设备3400输出的数据可以通过显示器3200来被输出。
图18是示出根据本公开的一个实施例的包括存储器控制器(例如，图1中示出的存储器控制器1200)的存储系统40000的示图。
参考图18，存储系统40000可以被实现为个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
存储系统40000可以包括存储器件1100和能够控制存储器件1100的数据处理操作的存储器控制器1200。
处理器4100可以根据通过输入设备4200输入的数据来通过显示器4300输出储存在存储器件1100中的数据。例如，输入设备4200被实现为诸如触摸板或者电脑鼠标、键区或键盘的定点设备。处理器4100可以控制存储系统40000的整体操作，并且控制存储器控制器1200的操作。
图19是示出根据本公开的一个实施例的包括存储器控制器(例如，图1中示出的存储器控制器1200)的存储系统50000的示图。
参考图19，存储系统50000可以被实现为图像处理设备，例如数字相机、具有附接到其的数字相机的移动终端、具有附接到其的数字相机的智能电话或具有附接到其的数字相机的平板个人电脑(PC)。
存储系统50000可以包括存储器件1100以及能够控制存储器件1100的数据处理操作(例如，编程操作、擦除操作或读取操作)的存储器控制器1200。
存储系统50000的图像传感器5200可以将光学图像转换成数字信号，并且转换后的数字信号可以被传输到处理器5100。在处理器5100的控制下，转换后的数字信号可以经由显示器5300输出，或者可以通过存储器控制器1200来被储存在存储器件1100中。另外，储存在存储器件1100中的数据可以在处理器5100的控制下经由显示器5300输出。
图20是示出根据本公开的一个实施例的包括存储器控制器(例如，图1中示出的存储器控制器1200)的存储系统70000的示图。
参考图20，存储系统70000可以被实现为存储卡。存储系统70000可以包括存储器件1100、存储器控制器1200和卡接口7100。
存储器控制器1200可以控制存储器件1100与卡接口7100之间的数据交换。在一些实施例中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但是本公开不限于此。卡接口7100可以根据主机60000的协议对主机60000与存储器控制器1200之间的数据交换进行接合。在一些实施例中，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。卡接口7100可以意指能够支持由主机60000使用的协议的硬件、嵌入在硬件中的软件或者信号传输方案。
主机60000可以包括微处理器(μP)6100和主机接口6200。微处理器6100可以控制主机60000的总体操作，并且通过主机接口6200来与存储系统70000进行通信。
根据本公开的实施例，可以防止下述现象：在存储器件的操作中存储器件的特定区域中的温度升高。因此，可以抑制存储器件的性能劣化和寿命缩短，且可以提高存储器控制器和具有该存储器控制器的存储系统的可靠性。
本文中已经公开了各种实施例，且尽管特定的术语被采用，但它们被使用并且按一般意义和描述性的意义被诠释而不是出于限制的目的。在一些情况下，自提交本申请起，对本领域技术人员明显的是，结合特定实施例描述的特征、特性和/或元件可以被单独使用或者与结合其他实施例描述的特征、特性和/或元件结合使用，除非另外特别表示。因此，本领域技术人员将理解的是，在不偏离如下述权利要求中所阐述的本公开的精神和范围的情况下可以进行各种形式和细节的变化。

Claims (18)

1.一种存储器控制器，包括：
温度监视设备，其被配置为对根据存储器件的操作状态而变化的值进行计数；
状态检查设备，其被配置为基于计数值而输出所述存储器件的状态信息；以及
调度器，其被配置为根据所述存储器件的布置来储存状态信息，并且响应于从主机接收的请求而输出所述状态信息，
其中，所述调度器包括：
状态表，其被配置为基于所述状态信息而更新所述存储器件的状态，将关于各情况的与所述存储器件的布置相对应的温度影响分类，并且储存关于所述情况的状态信息；以及
请求队列，其被配置为通过对所述情况的地址与从所述主机接收的所述请求进行比较并且确定受温度影响相对较小的布置来将所述请求排队。
2.根据权利要求1所述的存储器控制器，其中，所述温度监视设备包括：
地址解码器，其被配置为对响应于所述请求而产生的物理地址进行解码并且输出解码地址；
命令解码器，其被配置为对响应于所述请求而产生的命令进行解码并且输出解码命令；以及
温度表，其被配置为根据所述解码地址和所述解码命令来更新选中的存储器件的计数值。
3.根据权利要求2所述的存储器控制器，其中，所述地址解码器将所述物理地址转换成要在所述温度表中管理的所述解码地址，并且输出所述解码地址。
4.根据权利要求2所述的存储器控制器，其中，所述命令解码器将所述命令转换成要在所述温度表中管理的所述解码命令，并且输出所述解码命令。
5.根据权利要求2所述的存储器控制器，其中，所述温度表：
将所述存储器件按层次分类为高级存储器件、中级存储器件和低级存储器件，每个中级存储器件与所述高级存储器件中的一个高级存储器件相关联，每个低级存储器件与所述中级存储器件中的一个中级存储器件相关联；
储存针对所述低级存储器件中的每个低级存储器件的计数值；以及
根据所述解码地址和所述解码命令来增大或减小所述低级存储器件的计数值。
6.根据权利要求1所述的存储器控制器，其中，所述状态检查设备包括：
状态寄存器，其被配置为储存所述存储器件的状态值，并且基于与响应于所述请求而产生的物理地址相对应的状态值来输出检查信号；
计数器，其被配置为每当所述物理地址被施加到所述状态寄存器时输出计数值；以及
计算器，其被配置为从所述温度监视设备接收关于所述存储器件的计数信息，基于所述计数信息而计算所述存储器件的计数值，并且将计算结果输出为所述状态信息。
7.根据权利要求6所述的存储器控制器，其中，所述计算器：
通过将与对应的中级存储器件相关联的低级存储器件的计数值加起来来计算中级存储器件中的每个中级存储器件的计数值；以及
通过将与对应的高级存储器件相关联的所述中级存储器件的计数值加起来来计算高级存储器件中的每个高级存储器件的计数值。
8.根据权利要求1所述的存储器控制器，其中，通过考虑所述存储器件的空间布置来储存所述状态表中储存的所述状态信息，所述存储器件的所述空间布置包括所述存储器件之间的距离。
9.一种存储器控制器，包括：
主机接口，其被配置为从主机接收请求，并且将从存储器件读取的数据输出到所述主机；以及
命令/地址控制器，其被配置为基于所述存储器件的状态信息而更新所述存储器件的状态，将关于各情况的与所述存储器件的布置相对应的温度影响分类，并且储存关于所述情况的状态信息；通过对所述情况的地址与从所述主机接收的所述请求进行比较并且确定受温度影响较小的布置来将所述请求排队。
10.根据权利要求9所述的存储器控制器，其中，所述命令/地址控制器包括：
温度监视设备，其被配置为对根据存储器件的操作状态而变化的值进行计数；
状态检查设备，其被配置为基于计数值而输出所述存储器件的状态信息；以及
调度器，其被配置为储存关于分别与所述存储器件的布置相对应的温度影响的情况的状态信息，基于从所述主机接收的所述请求和所述状态信息而分别地确定受温度影响较小的布置，并且控制所述请求。
11.根据权利要求10所述的存储器控制器，其中，所述温度监视设备包括：
地址解码器，其被配置为对响应于所述请求而产生的物理地址进行解码并且输出解码地址；
命令解码器，其被配置为对响应于所述请求而产生的命令进行解码并且输出解码命令；以及
温度表，其被配置为根据所述解码地址和所述解码命令来更新选中的存储器件的计数值。
12.根据权利要求10所述的存储器控制器，其中，所述状态检查设备包括：
状态寄存器，其被配置为储存所述存储器件的状态值，并且基于与响应于所述请求而产生的物理地址相对应的状态值来输出检查信号；
计数器，其被配置为每当所述物理地址被施加到所述状态寄存器时输出计数值；以及
计算器，其被配置为从所述温度监视设备接收关于所述存储器件的计数信息，基于所述计数信息而计算所述存储器件的计数值，并且将计算结果输出为所述状态信息。
13.根据权利要求10所述的存储器控制器，其中，所述调度器包括：
状态表，其被配置为更新所述存储器件的状态，将温度影响分类，并且储存所述状态信息；以及
请求队列，其被配置为将所述请求排队。
14.一种存储系统，包括：
多个存储器件，其被配置为储存数据；以及
存储器控制器，其被配置为响应于从主机接收的请求而控制所述存储器件，储存关于所述存储器件的温度状态的状态信息，并且将所述状态信息输出到所述主机，
其中，所述多个存储器件包括高级存储器件、中级存储器件和低级存储器件，
所述高级存储器件中的每个高级存储器件包括专用的中级存储器件组，以及
所述中级存储器件中的每个中级存储器件包括专用的低级存储器件组。
15.根据权利要求14所述的存储系统，其中，所述低级存储器件中的每个低级存储器件被层叠在与其相关联的中级存储器件上，且所述中级存储器件中的每个中级存储器件被层叠在与其相关联的高级存储器件上。
16.根据权利要求15所述的存储系统，其中，所述存储器控制器通过考虑所述存储器件的当前状态和从所述主机接收的所述请求来访问所述多个存储器件之中的受温度影响最小的存储器件。
17.根据权利要求14所述的存储系统，其中，所述存储器控制器实时更新所述存储器件的所述温度状态。
18.根据权利要求17所述的存储系统，其中，所述存储器控制器根据对所述存储器件的访问次数和在所述存储器件中执行的操作来更新所述存储器件中的每个存储器件的所述温度状态。
CN201811573202.XA 2018-04-19 2018-12-21 存储器控制器以及具有其的存储系统 Active CN110389719B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180045717A KR102568896B1 (ko) 2018-04-19 2018-04-19 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR10-2018-0045717 2018-04-19

Publications (2)

Publication Number Publication Date
CN110389719A CN110389719A (zh) 2019-10-29
CN110389719B true CN110389719B (zh) 2023-04-28

Family

ID=68237858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811573202.XA Active CN110389719B (zh) 2018-04-19 2018-12-21 存储器控制器以及具有其的存储系统

Country Status (3)

Country Link
US (2) US10802758B2 (zh)
KR (1) KR102568896B1 (zh)
CN (1) CN110389719B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11099789B2 (en) 2018-02-05 2021-08-24 Micron Technology, Inc. Remote direct memory access in multi-tier memory systems
US11163487B2 (en) * 2018-06-04 2021-11-02 Micron Technology, Inc. Methods for generating notifications for updated information from mode registers of a memory device to a host and memory devices and systems employing the same
US11341063B2 (en) * 2019-01-31 2022-05-24 Dell Products L.P. Systems and methods for safely detecting indeterminate states of ranges in a self-encrypting storage resource
KR20200095679A (ko) 2019-02-01 2020-08-11 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR20210055376A (ko) * 2019-11-07 2021-05-17 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR20210155228A (ko) * 2020-06-15 2021-12-22 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US11467729B2 (en) * 2020-06-29 2022-10-11 Microsoft Technology Licensing, Llc Allocating memory and redirecting memory writes in a cloud computing system based on temperature of memory modules
US12067289B2 (en) * 2022-01-10 2024-08-20 SanDisk Technologies, Inc. Data storage device and method for memory-die-state-aware host command submission

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272676A (en) * 1990-11-20 1993-12-21 Hitachi, Ltd. Semiconductor integrated circuit device
CN101836294A (zh) * 2007-07-27 2010-09-15 株式会社尼康 层叠型半导体器件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040215912A1 (en) * 2003-04-24 2004-10-28 George Vergis Method and apparatus to establish, report and adjust system memory usage
KR100611505B1 (ko) * 2004-12-17 2006-08-11 삼성전자주식회사 동적 온도 모니터링이 가능한 메모리 모듈 및 메모리모듈의 동작 방법
US8209504B2 (en) * 2007-01-30 2012-06-26 Panasonic Corporation Nonvolatile memory device, nonvolatile memory system, and access device having a variable read and write access rate
TWI578330B (zh) * 2007-10-09 2017-04-11 A-Data Technology Co Ltd Solid state semiconductor storage device with temperature control function and control method thereof
KR101552207B1 (ko) * 2008-10-07 2015-09-14 삼성전자주식회사 예비 영역을 가지는 반도체 메모리 장치
US7929368B2 (en) 2008-12-30 2011-04-19 Micron Technology, Inc. Variable memory refresh devices and methods
KR101573723B1 (ko) 2009-05-13 2015-12-03 삼성전자주식회사 적응적으로 메모리 채널의 신호 강도를 조정하는 데이터 저장 장치 및 그것의 설정 방법
US8161241B2 (en) * 2010-01-12 2012-04-17 International Business Machines Corporation Temperature-aware buffered caching for solid state storage
KR101962874B1 (ko) * 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
KR101962784B1 (ko) * 2012-10-09 2019-03-27 삼성전자주식회사 온도에 따라 차별화된 리드 동작 및 라이트 동작을 갖는 반도체 메모리 장치
KR102316441B1 (ko) * 2015-04-14 2021-10-25 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR20170011645A (ko) * 2015-07-23 2017-02-02 에스케이하이닉스 주식회사 반도체 메모리 장치를 포함하는 메모리 시스템 및 그것의 동작 방법
US9733861B2 (en) * 2015-07-24 2017-08-15 Sk Hynix Memory Solutions Inc. Data temperature profiling by smart counter
US9668337B2 (en) * 2015-09-08 2017-05-30 Western Digital Technologies, Inc. Temperature management in data storage devices
US10115458B2 (en) * 2016-03-30 2018-10-30 Toshiba Memory Corporation Perform read or write on a non-volatile memory having a pending read or write based on temperature thereof
KR102561346B1 (ko) * 2016-08-23 2023-07-31 에스케이하이닉스 주식회사 반도체장치
US10373656B2 (en) * 2016-09-26 2019-08-06 Toshiba Memory Corporation Memory system that carries out temperature-based access to a memory chip
KR102669687B1 (ko) * 2016-12-05 2024-05-28 삼성전자주식회사 메모리의 온도에 따라 상이하게 동작하는 스토리지 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272676A (en) * 1990-11-20 1993-12-21 Hitachi, Ltd. Semiconductor integrated circuit device
CN101836294A (zh) * 2007-07-27 2010-09-15 株式会社尼康 层叠型半导体器件

Also Published As

Publication number Publication date
US11269560B2 (en) 2022-03-08
KR102568896B1 (ko) 2023-08-21
US20200409608A1 (en) 2020-12-31
US20190324690A1 (en) 2019-10-24
CN110389719A (zh) 2019-10-29
US10802758B2 (en) 2020-10-13
KR20190122057A (ko) 2019-10-29

Similar Documents

Publication Publication Date Title
CN110389719B (zh) 存储器控制器以及具有其的存储系统
US11194520B2 (en) Memory system and operating method thereof
CN110390979B (zh) 存储器控制器和具有存储器控制器的存储器系统
US11036273B2 (en) Memory system and operating method thereof
US11403045B2 (en) Memory controller and operating method thereof
US10698635B2 (en) Memory device and operating method capable of storing data in a plurality of name spaces
CN111324301B (zh) 存储器控制器以及具有存储器控制器的存储器系统
CN110069426B (zh) 存储器控制器及具有存储器控制器的存储器系统
US20190065102A1 (en) Memory system and operating method thereof
CN110109851B (zh) 具有主机和存储器控制器的电子系统及其操作方法
US20200320019A1 (en) Controller, memory system including the same, and method of operating memory system
US10528289B2 (en) Data storage method for optimizing data storage device and its data storage device
US11455186B2 (en) Controller and memory system having the same
KR102480016B1 (ko) 다수의 맵핑 단위를 이용하는 불휘발성 메모리 시스템 및 그 동작방법
CN110162485B (zh) 存储系统及其操作方法
CN111522504B (zh) 存储器控制器以及包括存储器控制器的存储器系统
US10942675B2 (en) Memory system and operating method thereof
CN111105833A (zh) 存储器装置、存储器系统及操作存储器系统的方法
US11416366B2 (en) Controller and memory system having the same
CN112231252B (zh) 用于存储器子系统的内部管理业务调节

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant