CN110383785A - 在dvb-t2接收机中执行二进制数据流的时域去交织的装置 - Google Patents

在dvb-t2接收机中执行二进制数据流的时域去交织的装置 Download PDF

Info

Publication number
CN110383785A
CN110383785A CN201780087529.3A CN201780087529A CN110383785A CN 110383785 A CN110383785 A CN 110383785A CN 201780087529 A CN201780087529 A CN 201780087529A CN 110383785 A CN110383785 A CN 110383785A
Authority
CN
China
Prior art keywords
sdram
row
semiconductor memory
write
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780087529.3A
Other languages
English (en)
Other versions
CN110383785B (zh
Inventor
梅国强
林志好
曾朝煌
王晓晖
王军伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gaotuoxunda Beijing Microelectronics Co ltd
Original Assignee
ALTOBEAM (BEIJING) TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ALTOBEAM (BEIJING) TECHNOLOGY Co Ltd filed Critical ALTOBEAM (BEIJING) TECHNOLOGY Co Ltd
Publication of CN110383785A publication Critical patent/CN110383785A/zh
Application granted granted Critical
Publication of CN110383785B publication Critical patent/CN110383785B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Databases & Information Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明提供了一种用于在DVB‑T2接收机中执行二进制数据流的时域去交织的装置。所述装置包括映射设备和半导体存储器。所述映射设备包括：输入接口，用于接收二进制数据流；输出接口，用于输出二进制数据流的去交织实例；行映射器，分别与输入接口和半导体存储器连接，用于将通过二进制数据流接收的数据分组为半导体存储器的写命令；以及行去交织器，分别与半导体存储器和输出接口连接，用于将通过读命令从半导体存储器取回的去交织数据传输到输出接口。所述半导体存储器是SDRAM，每个写命令是用于SDRAM行的至少一部分的SDRAM写命令，并且计算每个SDRAM写命令，使得以SDRAM迸发模式写入和读出去交织的数据。通过提供行映射器，该行映射器在接收到的数据流存储在外部存储器中之前发挥作用，由此可以得到一个数据排序，其允许以降低的带宽取回去交织数据，特别是通过在SDRAM存储器上使用迸发读取操作。

Description

在DVB-T2接收机中执行二进制数据流的时域去交织的装置
技术领域
本发明涉及数据处理领域，尤其涉及一种用于在数字视频广播-第二代地面(DVB-T2)接收机中执行二进制数据流的时域去交织的装置。
背景技术
许多电信标准要求传输的数据流在发送器处交织，在接收机处去交织，以便提高前向纠错(FEC)机制抵抗迸发噪声的能力。DVB-T2发送器或DVB-T2接收机也是如此。考虑到用于实现去交织处理的大量存储器访问，相关技术中提供的去交织装置在片上静态随机存取存储器(SRAM) 上操作。
目前还没有提供一种与基于SRAM的实现具有相同性能的去交织装置，而不依赖于昂贵的SRAM存储器。
发明内容
在本发明的实施例中，提供了一种用于在DVB-T2接收机中执行二进制数据流的时域去交织的装置，并且该装置包括映射设备和半导体存储器。映射设备包括：输入接口，用于接收二进制数据流；输出接口，用于输出二进制数据流的去交织实例；行映射器，分别与输入接口和半导体存储器连接，用于将通过二进制数据流接收的数据分组为半导体存储器的写命令；以及行去交织器，分别与半导体存储器和输出接口连接，用于将通过读命令从半导体存储器取回的去交织数据传输到输出接口。半导体存储器是同步动态随机存取存储器SDRAM，每个写命令是用于SDRAM行的至少一部分的SDRAM写命令，并且计算每个SDRAM写命令，使得以 SDRAM迸发模式写入和读出去交织的数据。
在相关技术中，由于SDRAM的带宽限制，SDRAM没有用于去交织器。由于速度较低、读写访问开销、SDRAM的读写I/O共享等原因， SDRAM的带宽约为SRAM带宽的1/8。本发明的一个优点是，允许使用 SDRAM作为去交织器的存储器，而不是在相关技术中使用的更昂贵的片上SRAM。发明人已经发现，在去交织的相关技术中提供的乒乓方法需要 19.126Mbits的存储器，然而，根据本发明的实现可以采用9.625Mbits的存储器来实现，因此允许使用16Mbits的SDRAM，这将降低去交织器存储器的成本80％。
本发明尤其基于发明人的见解，即，通过提供在接收到的数据流存储在外部存储器中之前对接收到的数据流进行操作的行映射器，可以实现允许以降低的带宽取回去交织数据的数据排序，特别是通过在SDRAM存储器上使用迸发读取操作。
在本发明的可选实施例中，输出接口与FEC映射器相连接。
由于去交织器通常与FEC机制(例如，里德-所罗门编码器)结合使用，因此以这样的方式设计该装置是特别有利的，即，该装置的输出接口与FEC映射器相连接。
在本发明的可选实施例中，使用用于迸发读取的FEC映射器缓存每个SDRAM读命令。
已经观察到，虽然从FEC块读取的单元应该是依次的，但是这些顺序单元的相应的SDRAM行可以是随机的。本实施例基于发明人的见解，即，FEC映射器的缓存可以用于分组和缓存同一SDRAM行的单元读命令，因此我们可以利用迸发命令来执行SDRAM读取访问，以降低带宽要求。因此，相同SDRAM行的单元读命令在FEC映射器中分组并缓存。
在本发明的可选实施例中，映射设备包括两个SRAM存储器，并且映射设备用于在各自SRAM存储器中迭代地为每个写命令生成一个写地址以及为每个读命令生成一个读地址。
该实施例的优点在于，提供了特别有效地使用所需SRAM存储器，从而进一步降低了整个装置的成本和尺寸。特别地，所需的总存储容量减少了，因为存储空间可以快速回收。
在本发明的可选实施例中，去交织是基于SDRAM行而不是基于TDI 单元来执行的。
本实施例基于发明人的认识，即尽管时域去交织的单元数量相当大，但是时域去交织的单元可以分组为一行或多行用于去交织的SDRAM，并且去交织是基于SDRAM行而不是基于单元来执行的，因此可以使用 SDRAM。
在本发明的可选实施例中，行映射器用于执行从TDI单元到SDRAM 行的映射，并且缓存SDRAM迸发写入的SDRAM写入访问命令。
行映射器作为将时域去交织单元到SDRAM行的映射器。迸发写入步骤可能不覆盖整个SDRAM行，但可能覆盖SDRAM行的一部分。通过明智地确定行映射器的尺寸，基于TI块Nfec中的FEC块的数量，可以连续执行SDRAM迸发写入过程。
在本发明的另一个实施例中，提供了一种包括如上所述的装置的 DVB-T2接收机。
由相关标准提供的DVB-T2接收机包括去交织器。发明人已经发现，本发明的去交织装置特别适合于实现由DVB-T2标准提供的去交织器。
附图说明
现在将参考附图更详细地描述本发明实施例的这些和其他特征和优点。
图1示出了交织器结构；
图2示出了去交织器和交织器的交互；
图3示出了去交织器的示例性“乒乓”结构；
图4示出了去交织器的一块存储器结构；
图5示出了时域去交织器的顶层架构；
图6示出了根据本发明其中一实施例的去交织器的行映射器；
图7示出了去交织序列与FEC块的关系；
图8示出了根据本发明其中一实施例的FEC块和SDRAM行存储器之间的概念映射；
图9示意性示出了根据本发明其中一实施例的具有两个缓存器的行去交织器；
图10示出了根据本发明其中一实施例的典型元件图序列；
图11示出了根据本发明其中一实施例的FEC映射器结构。
具体实施方式
定义
16-QAM：16进制正交调幅
256-QAM：256进制正交调幅
64-QAM：64进制正交调幅
QPSK：四进制相移键控
DVB T2：数字视频广播-第二代地面广播
OFDM：正交频分复用
LDPC：低密度奇偶校验码
FEC：前向纠错
TI：时域交织
TDI：时域去交织
FEC块：携带一个LDPC FECFRAME的所有比特的一组Ncells OFDM 单元
FECFRAME：来自一个LDPC编码操作的一组Nldpc(16200或64800) 位
OFDM单元：在一个OFDM符号(例如，单个星座点)期间，一个 OFDM载波的调制值
TI块：在执行时域交织的一组单元，其对应于时域交织器存储器的一次使用
PLP：物理层管道
数据PLP：1型或2型PLP
公共PLP：每个T2帧有一个切片的PLP，在L1信令和任何偏置平衡单元之后传输，可以包含多个PLP共享的数据
SDRAM：同步动态随机存取存储器，包括SDR(单数据速率)和DDR(双数据速率)SDRAM
SRAM：静态随机存取存储器
DDR：双数据速率
符号和缩写
Nldpc：FEC帧的位数应该是16400或64800
Ncells：FEC块的单元数量(表1)
Nfec：TI块中的FEC块的数量
Nr：时域交织器中的行数
Nc：时域交织器中的列数
TDI_W：去交织器单元数据的位宽(在公开的实施例中为18)
rowceil：FEC块的SDRAM行数上限
本发明的至少一些实施例涉及一种使用SDRAM(例如，16兆位 SDRAM)实现DVB-T2时域去交织的新方法。一个可选的实施例需要大约13Mbits的SDRAM和小于300kbits的SRAM。在该方案中，由于使用了SDRAM进发读和进发写，所以SDRAM的带宽要求很小。SDRAM时钟可以设置为相对较低的70MHz速度。此外，由于SDRAM中剩余的带宽和额外内存很小，所以在同一方案中可以包括DVB-T2标准中指定的额外去抖动缓存。
在典型的无线通信系统中，在发射机侧提供TI，在接收机侧提供TDI，以处理迸发噪声干扰。图1示出了DVB-T2系统中的时域交织器的结构。
TDI的基本元件是TDI块，这是一个矩形，长度为Nr，宽度为Nc。 TDI块的总单元数应为Nr*Nc。TI的过程是逐列写入输入单元，然后逐行读取输出单元。
可以看出，实现TDI过程的最简单方法是在交织器中读取矩形TDI 块时写入矩形TDI块，然后在交织器中写入矩形TDI块时读取矩形TDI 块。这导致了图2所示的级联图。
图1和图2中用于时域交织写序列(即，TIwsequence)和时域交织读序列(即，TIrsequence)的方案可以分别在公式(1)和(2)中概述：
TIwsequence＝row+column*Nr (1)
TIrsequence＝row*Nc+column (2)
可以从以下公式中导出行和列：
row＝mod(TIwsequence，Nr) (3)
TDI过程与TI过程完全相反，遵循以下公式：
TDIwsequence＝TIrsequence＝row*Nc+column (5)
TDIrsequence＝TIwsequence＝row+column*Nr (6)
可以从以下公式中导出行和列：
row＝floor(TDIwsequence，Nc)＝mod(TDIrsequence，Nr) (7)
column＝mod(TDIwsequence，Nc)＝floor(TDIrsequence，Nr) (8)
从等式(5)、(6)、(7)和(8)中，可以导出以下表达式：
TDIrsequence＝floor(TDIwsequence，Nc)+mod(TDIwsequence，Nc)*Nr (9)
或者相反：
TDIwsequence＝mod(TDIrsequence，Nr)*Nc+floor(TDIrsequence，Nr) (10)
如下表1和表2所示，DVB-T2 TDI的参数与两个关键的DVB-T2参数相关，即LDPC块长度(Nldpc)和调制模式(Mod_type)。当确定Nldpc和Mod_type时，完全确定每个LDPC块的单元数(Ncells)和行数(Nr)。
表1
DVB-T2规范的另一关键参数是最大TI块深度，定义为 219+215＝557056。根据以下公式可以计算最大值Nc：
Nfec＊Ncells＝Nr*Nc (11)
从上述表1可以看出，Ncells＝5*Nr，使得Nfec＝Nc/5。由此可以看出总共有七种Nr模式。第一行和第八行具有相同的模式。
表2
Nr Nc的最大值 Nfec的最大值
1620 343 69
2160 257 52
3240 171 35
6480 85 17
405 1376 276
540 1031 207
810 688 138
1620(与第1行相同) 343 69
实现去交织器最简单的方法是使用两个SRAM存储器和一个“乒乓”操作。一个“乒”存储器用于存储输入的TDI块，而另一“乓”存储器用于读取现有的TDI块。乒存储器的读写地址序列与乓存储器的读写地址序列相似。
假设写序列是依次的，读序列可以由等式(9)导出。并且当读取序列依次进行时，可以使用等式(10)。该方案也可以使用SRAM来实现，如图3所示。
然而，发明人发现这种方案不是最佳的，因为需要两个存储器，这将需要(219+215)*TDI_W*2比特的存储器(大约19.125Mbits)。
“第二代数字地面电视广播系统(DVB-T2)实施指南”(草案ETSI TR 102 831 3V0.10.00，2009-11；下文称为“A133实现”)描述了一种更高效的存储器实现，其中，对于每个TDI块，根据地址发生器产生的寻址序列，一次从去交织器存储器中读出一个数据单元。对于读出的每个单元，输入端的新单元写入存储器的同一地址，因为该存储器位置上存储的数据单元刚被读取输出单元清除。该过程如图4所示。
该方案在所需的存储容量方面更有效，并且只需要(219+215)* TDI_W，或者理论上只需要大约9.5625Mbits的存储器。实际上，实际需要的SRAM可能大于9.5625Mbits，其原因在于未使用的列需要余量。发明人发现，当考虑到片内SRAM与外部SDRAM相比的价格时，这种解决方案仍然不能令人满意。然而，在该方案中使用的SRAM不能简单地直接用SDRAM代替，因为读和写地址是随机的，并且将需要巨大的 SDRAM带宽，而SDRAM的带宽远小于SRAM的带宽。
然而，SDRAM具有支持连续进发读写的特性，可以在一次进发访问中访问1、2、4、8个数据或一整页。当执行进发读或写时，列地址可以是随机的。
因此，在一次SDRAM操作中，只能读取或写入16位TDI单元，由于SDRAM的特性，这可能需要多达6个周期。考虑到TDI单元的吞吐量约为8Mcell/s，带宽需求可能约为每秒96M单元接入。还考虑到一个TDI 单元的宽度为18位，而SDRAM的数据总线为16位，因此，在SDRAM中实现该方案变得极具挑战性。
读或写地址的随机性可以从以下公式中看出：
对于第一次迭代，根据公式(9)：
TDIrsequence＝floor(TDIwsequence，Nc)+mod(TDIwsequence，Nc)*Nr
对于第二次迭代，TDI的写序列可以是第一次迭代的读序列，并且不是依次的。TDI的读序列可以是写序列的置换，也可以不是依次的。
发明人已经发现，通过修改读取和写入方案，该系统可以令人惊讶地适合于在SDRAM中实现。
在本发明的可选实施例中，可以在迸发8的4次写访问和迸发4的1 次写访问中将32个18位TDI单元写入到SDRAM中，这需要4*(8+5) +(4+5)＝61个周期(数字5是SDRAM传输的开销)。这允许SDRAM 实现，同时留出空间与其他逻辑共享存储器。
总的来说，TDI装置由三个组件组成：行映射器、行去交织器和FEC 映射器。这些块之间的数据流如图5所示。当接收到待去交织的数据时，接收到的数据可以发送到行映射器，该行映射器一起收集一行中的相关数据，然后，该数据写入一行SDRAM。接下来，应用行去交织器。最后，以迸发读取模式从SDRAM行读取数据，并打包到FEC块。
与A133实现相反，本发明的可选实施例使用FEC块或几个SDRAM 行作为TDI的基本元件。元件之间的读和写操作可以类似于A133实现中描述的方式，使得由TDI读操作释放的元件可以被TDI写操作立即使用。然而，在TDI元件中，单元序列重新排列，使得从SDRAM的迸发读访问和到SDRAM的迸发写访问成为可能。
行映射器是将TDI块中的相关单元映射到专用SDRAM行的装置。行映射器具有输入缓存和相关的控制逻辑。图6示出了根据本发明其中一实施例的去交织器的行映射器的结构。
输入缓存(IBUF)是276x(16*21)位SRAM(由公共和数据PLP 共享)。数字276是最大FEC块号。数字16对应于SDRAM总线宽度。这21个字可以用于存储足够的数据用于SDRAM迸发。
因为在当前公开的设计中，TDI_W为18，其大于16的SDRAM数据总线宽度，所以21个字分成12个整数部分(以存储TDI_W的16位LSB) 以及9个分数部分，以存储TDI_W的2MSB。当整数部分或分数部分的长度大于迸发长度时，控制逻辑简单地向SDRAM发送整数部分或分数部分。
可以看出，TI块中的单元可以由输入缓存来缓存，并转换成不同的 SDRAM行。如图2所示，当逐行写入TDI单元时，可以逐列读取TDI 单元。一列将Nr行，可以除以Ncells。因此，对于每个FEC块，数据等于列，如图7所示。
如上所述，TI块单元可以被映射到SDRAM行。然而，FEC块的Ncells远远大于SDRAM行所能容纳的。SDRAM行可以包含256*16位，而这些位又可以包含224*TDI_W或224个TDI单元。从上面提供的表1和表 2可以看出，总共有七种Nr模式。
对于每种模式，可以计算FEC块所需的SDRAM行数，将其与最大 FEC块数相乘，得到最大必需的SDRAM行数。结果如下表3所示：
表3
增加一些边缘是有利的。因此，可以使用(NFEC+6)rowceil的示例值，因此当Ncells是32400时，最多占据(17+6)*145＝3335个SDRAM行。对于Ncells不等于32400的任何模式，可以简单地跳过未使用的行。理论上，对于输入单元，可以确定哪个FEC属于(fec_index)以及哪一行在FEC (row_index)中。以下公式计算单元的最终SDRAM行索引：
sd_row_index＝(fec_index+(max_fec_blocks-cur_fec_blocks))＊row_number+ row_index (13)
图8中示出了示例性的概念性SDRAM存储器。实际上，对于去交织序列，sd_row_index可能不是固定的，并且fec_index和row_index可能随时间而变化。
以数据PLP为例，图9示出了示例性的行去交织器结构。行去交织器的基本思想是将行映射到由UNIT_MAP生成的去交织器序列。 UNIT_MAP是增量阶梯为rowceil的计数器，当UNIT_MAP超过最大行数时，将以(rowceil*NFEC最大值)-1舍入。假设rowceil＝145，NFEC的最大值是17，则SDRAM的最大行数是3335，这将产生图10所示的UNIT_MAP 序列。
图11示出了示例性FEC映射器结构。该FEC映射器有三个缓存，即一个1160×24位命令缓存和另外两个4050x16位数据缓存。当输出FEC 块数据时，单元去交织地址发生器启动。单元去交织地址发生器将提供最终读地址以及与最终读地址相关的FEC块中的单元的SDRAM行地址。然后将这两个地址存储到命令缓存中，当任何一行至少有八个地址并且满足SDRAM的迸发要求时，将执行SDRAM读取，从SDRAM读取的八个数据可以写入整数缓存或分数缓存。
虽然上文已经参考可选实施例和可选设计参数描述了本发明，但是这样做是为了说明而不是限制本发明，本发明的范围将通过参考所附权利要求来确定。

Claims (7)

1.一种用于执行二进制数据流的时域去交织的装置，其特征在于，所述装置包括映射设备和半导体存储器；
所述映射设备包括：
输入接口，用于接收所述二进制数据流；
输出接口，用于输出所述二进制数据流的去交织实例；
行映射器，分别与所述输入接口和所述半导体存储器连接，用于将通过所述二进制数据流接收的数据分组为所述半导体存储器的写命令；以及
行去交织器，分别与所述半导体存储器和所述输出接口连接，用于将通过读命令从所述半导体存储器取回的去交织数据传输到所述输出接口；
其中，所述半导体存储器是同步动态随机存取存储器SDRAM，每个写命令是用于SDRAM行的至少一部分的SDRAM写命令，并且计算每个SDRAM写命令，使得以SDRAM迸发模式写入和读出去交织的数据。
2.根据权利要求1所述的装置，其特征在于，所述输出接口与前向纠错FEC映射器相连接。
3.根据权利要求2所述的装置，其特征在于，使用用于迸发读取的所述FEC映射器缓存每个SDRAM读命令。
4.根据权利要求1-3中任一项所述的装置，其特征在于，所述映射设备包括两个SRAM存储器，并且所述映射设备用于在各自SRAM存储器中迭代地为每个写命令生成一个写地址以及为每个读命令生成一个读地址。
5.根据权利要求1-3中任一项所述的装置，其特征在于，所述去交织是基于SDRAM行而不是基于时域去交织TDI单元来执行的。
6.根据权利要求1-3中任一项所述的装置，其特征在于，所述行映射器用于执行从TDI单元到SDRAM行的映射，并且缓存SDRAM迸发写入的SDRAM写入访问命令。
7.一种数字视频广播-第二代地面DVB-T2接收机，其特征在于，包括根据权利要求1-6中任一项所述的装置。
CN201780087529.3A 2017-02-27 2017-02-27 在dvb-t2接收机中执行二进制数据流的时域去交织的装置 Active CN110383785B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/075030 WO2018152841A1 (en) 2017-02-27 2017-02-27 Apparatus for performing deinterleaving of a binary data stream and dvb-t2 receiver

Publications (2)

Publication Number Publication Date
CN110383785A true CN110383785A (zh) 2019-10-25
CN110383785B CN110383785B (zh) 2020-09-25

Family

ID=63254121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780087529.3A Active CN110383785B (zh) 2017-02-27 2017-02-27 在dvb-t2接收机中执行二进制数据流的时域去交织的装置

Country Status (5)

Country Link
EP (1) EP3586484B1 (zh)
CN (1) CN110383785B (zh)
PL (1) PL3586484T3 (zh)
PT (1) PT3586484T (zh)
WO (1) WO2018152841A1 (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7051171B1 (en) * 2003-04-11 2006-05-23 Broadlogic Network Technologies, Inc. Method and system for providing a multi-channel interleaver/deinterleaver using SDRAM
CN1983825A (zh) * 2006-04-11 2007-06-20 华为技术有限公司 交织编解码的装置和方法
CN101150331A (zh) * 2007-02-21 2008-03-26 北京凌讯华业科技有限公司 在tds-ofdm接收机中使用sdram实现时域解交织
US20080256417A1 (en) * 2007-04-13 2008-10-16 Rgb Networks, Inc. SDRAM convolutional interleaver with two paths
CN101345603A (zh) * 2007-07-10 2009-01-14 清华大学 一种解交织设备和接收机
CN101453302A (zh) * 2008-12-19 2009-06-10 深圳国微技术有限公司 解交织器、数据传输系统中的数据交织/解交织实现方法
CN101488763A (zh) * 2008-01-18 2009-07-22 卓胜微电子（上海）有限公司 Dtmb符号解交织方法
CN101697491A (zh) * 2009-10-15 2010-04-21 浙江大学 一种使用sdram实现时域卷积交织和解交织的方法
US20110276861A1 (en) * 2010-05-04 2011-11-10 Chun Anthony L Device, system and method of decoding wireless transmissions
EP2525538A2 (en) * 2011-05-16 2012-11-21 LG Electronics Inc. MIMO Precoding in a QAM system
CN105490776A (zh) * 2015-11-26 2016-04-13 华为技术有限公司 交织方法及交织器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662804B1 (ko) * 2006-10-09 2006-12-29 피앤피네트워크 주식회사 디인터리빙 장치
EP1998461A1 (en) * 2007-05-29 2008-12-03 Nokia Siemens Networks Oy Method and device for processing data and communication system comprising such device
GB2497154B (en) * 2012-08-30 2013-10-16 Imagination Tech Ltd Tile based interleaving and de-interleaving for digital signal processing

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7051171B1 (en) * 2003-04-11 2006-05-23 Broadlogic Network Technologies, Inc. Method and system for providing a multi-channel interleaver/deinterleaver using SDRAM
CN1983825A (zh) * 2006-04-11 2007-06-20 华为技术有限公司 交织编解码的装置和方法
CN101150331A (zh) * 2007-02-21 2008-03-26 北京凌讯华业科技有限公司 在tds-ofdm接收机中使用sdram实现时域解交织
US20080256417A1 (en) * 2007-04-13 2008-10-16 Rgb Networks, Inc. SDRAM convolutional interleaver with two paths
CN101345603A (zh) * 2007-07-10 2009-01-14 清华大学 一种解交织设备和接收机
CN101488763A (zh) * 2008-01-18 2009-07-22 卓胜微电子（上海）有限公司 Dtmb符号解交织方法
CN101453302A (zh) * 2008-12-19 2009-06-10 深圳国微技术有限公司 解交织器、数据传输系统中的数据交织/解交织实现方法
CN101697491A (zh) * 2009-10-15 2010-04-21 浙江大学 一种使用sdram实现时域卷积交织和解交织的方法
US20110276861A1 (en) * 2010-05-04 2011-11-10 Chun Anthony L Device, system and method of decoding wireless transmissions
EP2525538A2 (en) * 2011-05-16 2012-11-21 LG Electronics Inc. MIMO Precoding in a QAM system
CN105490776A (zh) * 2015-11-26 2016-04-13 华为技术有限公司 交织方法及交织器

Also Published As

Publication number Publication date
EP3586484B1 (en) 2021-04-07
EP3586484A4 (en) 2020-02-26
PL3586484T3 (pl) 2021-08-09
WO2018152841A1 (en) 2018-08-30
CN110383785B (zh) 2020-09-25
EP3586484A1 (en) 2020-01-01
PT3586484T (pt) 2021-04-28

Similar Documents

Publication Publication Date Title
US8621175B2 (en) Wirelessly configurable memory device
CN101454772B (zh) 多端口混合基fft
US7945746B2 (en) Memory sharing of time and frequency de-interleaver for ISDB-T receivers
US7644340B1 (en) General convolutional interleaver and deinterleaver
CN104868971A (zh) Ldpc码字的交织映射方法及解交织解映射方法
CN101345738A (zh) 一种数字电视地面广播信号的映射与交织方法及系统
CN104993837B (zh) 一种卷积交织方法和卷积交织器
CN102437896B (zh) 一种比特交织及星座映射的方法及装置
JP2014513889A (ja) 低密度パリティ検査符号を使用するシステムにおける信号マッピング／デマッピング装置及び方法
CN110383785A (zh) 在dvb-t2接收机中执行二进制数据流的时域去交织的装置
WO2004014012A1 (en) Coding and decoding for rate matching in data transmission
CN111030780A (zh) 一种可配置并行比特分组交织器及交织方法
CN105376008A (zh) Ldpc码字的交织映射方法及解交织解映射方法
CN102265266B (zh) 一种数据地址编码的方法及装置
CN101566933B (zh) 一种配置缓存的方法、装置和电子设备及数据读写装置
US8799750B1 (en) Convolutional interleaver for bursty memory access
US8239710B2 (en) Communication methods and systems having permutation schemes
US10140209B2 (en) Time de-interleaving circuit and time de-interleaving method for reducing a number of times of accessing memory
CN105187162A (zh) 一种多粒度并行解速率匹配方法和装置
CN105450333A (zh) Ldpc码字的交织映射方法及解交织解映射方法
US20120254683A1 (en) Apparatus and method for mapping and demapping signals in a communication system using a low density parity check code
US10164664B2 (en) Time and cell de-interleaving circuit and method for performing time and cell de-interleaving
CN104935399A (zh) Ldpc码字的交织映射方法及解交织解映射方法
CN104901774A (zh) Ldpc码字的交织映射方法及解交织解映射方法
CN102316059A (zh) 一种ofdm系统的交织方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 100089 No. A1, A2 and D, 8th floor, building 2, yard 1, Wangzhuang Road, Haidian District, Beijing

Patentee after: Gaotuoxunda (Beijing) Microelectronics Co.,Ltd.

Address before: 100083 b808, Tsinghua Tongfang High Tech Plaza, No. 1 courtyard, Wangzhuang Road, Haidian District, Beijing

Patentee before: ALTO BEAM (CHINA) Inc.