CN110364539A - 一种可分离式导电接触结构及其制备方法 - Google Patents

一种可分离式导电接触结构及其制备方法 Download PDF

Info

Publication number
CN110364539A
CN110364539A CN201810250276.3A CN201810250276A CN110364539A CN 110364539 A CN110364539 A CN 110364539A CN 201810250276 A CN201810250276 A CN 201810250276A CN 110364539 A CN110364539 A CN 110364539A
Authority
CN
China
Prior art keywords
layer
contact
conductive
detachable
sunk structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810250276.3A
Other languages
English (en)
Other versions
CN110364539B (zh
Inventor
王琎
其他发明人请求不公开姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Qicarbon Technology Co Ltd
Original Assignee
Beijing Qicarbon Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Qicarbon Technology Co Ltd filed Critical Beijing Qicarbon Technology Co Ltd
Priority to CN201810250276.3A priority Critical patent/CN110364539B/zh
Priority to PCT/CN2019/078745 priority patent/WO2019184768A1/zh
Publication of CN110364539A publication Critical patent/CN110364539A/zh
Application granted granted Critical
Publication of CN110364539B publication Critical patent/CN110364539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种可分离式导电接触结构及其制备方法,通过悬空柔性导电金属薄膜与导电突起接触面实现可重复插拔式的导电互联,在满足高集成密度的同时可实现垂直互联结构的可重复插拔,从而可实现VLSI信号处理电路芯片等一些昂贵器件的重复使用,有效降低耗材成本。

Description

一种可分离式导电接触结构及其制备方法
技术领域
本发明属于电子器件制备领域,尤其涉及一种可分离式导电接触结构及其制备方法。
背景技术
大阵列电子器件的垂直互联在图像传感器、多芯片互联方面有广泛的应用,而近年来,在大阵列生物传感器方面也有潜在的需求,例如基因测序。在这些应用中,除了大阵列电子信号处理电路,还需要构建阵列数目一比一的生物流体芯片,如Ion Torron公司的ISFET芯片。通常的方法是在VLSI(Very Large Scale Integration,超大规模集成电路)制成信号处理芯片的上层构建流体芯片结构,这样就需要上层流体结构的工艺与VLSI工艺兼容,而阵列密度也要相配。而目前生物传感器的流体芯片需要使用特殊的材料,例如生物材料,碳纳米管等新兴材料,使得阵列密度无法相配。在这种情况下,生物传感器通常分两部分制造:一部分是通过大规模集成电路的制成工艺(VLSI)得到的信号放大-处理芯片,一部分是需要特殊制成方式应用特殊材料的传感界面芯片,最后通过垂直互联的方式将两个或多个芯片互联起来,达到传感的目的。这样的好处是可以避免在昂贵的VLSI芯片上进行过多的非VLSI技术的后处理过程,充分利用VLSI芯片面积,达到降低制造成本的目的。例如英国牛津纳米孔公司推出的纳米孔基因测序仪,就是将大阵列的纳米孔流体芯片与信号检测电路芯片分开制造,再通过垂直互联的方式结合在一起。
现有技术电子元器件的垂直互联通常的几种方式为:弹簧式探针(pogo pin),插线,引线键合(wire bonding),倒装式接合(flip-chip bonding),焊锡球结合等。但这些方式中,弹簧式探针和插线是可以分离并重复插入使用的,但尺寸通常较大,无法做到高密度集成;倒装式接合,焊锡球结合等方式可以提高集成密度,但为一次性互联,无法做到可重复插拔。而在传感器或者一些其他应用中,上层传感芯片起使用寿命短,或者应为医疗中避免交叉污染的原则,为一次性耗材。如果使用一次性互联方式,将意味着被互联的VLSI信号处理电路芯片也会一次性使用后被抛弃,极大的增加了耗材成本。
发明内容
有鉴于此,本发明提供一种可分离式导电接触结构及其制备方法,通过悬空柔性导电金属薄膜与导电突起接触面实现可重复插拔式的导电互联,在满足高集成密度的同时可实现垂直互联结构的可重复插拔,从而可实现VLSI信号处理电路芯片等一些昂贵器件的重复使用,有效降低耗材成本。
为达到上述目的,本发明的技术方案如下:
一种可分离式导电接触结构,包括凹陷结构和与所述凹陷结构相配的凸出状接触体,上层部件通过所述凹陷结构和接触体与下层部件实现可分离式导电连接;所述接触体为导体或半导体接触体。
进一步的,作为本发明其中一种实施方案,上层部件或下层部件设有导电层,所述导电层设有凹陷结构,所述接触体通过导电层与所述上层器件或下层部件互联实现电性连接。
进一步的,作为本发明另一种实施方案,还包括垂直导线层和导电层,所述导电层覆盖所述凹陷结构,并借由导电层本身的可延展性实现所述接触体可压入的接触;所述导电层与垂直导线层电互联,所述上层部件通过所述导电层和垂直导线层与下层部件实现导电连接。
进一步的,在所述上层部件或下层部件依次形成基板层、间隔层,在所述间隔层通孔而基板层不通形成所述凹陷结构。
进一步的,所述间隔层还负载有一层柔性隔膜层,在所述柔性隔膜层形成所述导电层,与垂直导线层电互联;所述基板层、间隔层、柔性隔膜层依次垂直贯通形成所述垂直导线层,与所述上层部件或下层部件电连接。
进一步的,将可延展的导电膜直接黏附的方法覆盖间隔层的凹陷结构形成所述导电层;所述基板层、间隔层依次垂直贯通形成所述垂直导线层,与所述上层部件或下层部件电连接。进一步的,在所述上层部件或下层部件形成基板层,在所述基板层开中空结构形成所述凹陷结构,贯通所述基板层形成垂直导线层。
进一步的,在所述上层部件或下层部件形成基板层,在所述基板层开通孔形成所述凹陷结构,并在所述凹陷结构内部镀金属作为垂直导线层与所述上层部件或下层部件电互联。
进一步的,基板层还负载有一层柔性隔膜层,在所述柔性隔膜层形成所述导电层,与垂直导线层电互联。
进一步的,将可延展的导电膜直接黏附的方法覆盖基板层的凹陷结构形成所述导电层。
进一步,作为本发明最优实施方式,可将上述柔性隔膜层或导电层开孔,开孔形状为圆形、类圆形、方形、多边形或多角形。
本发明还提供一种可分离式导电接触结构的制备方法,其特征在于包括如下步骤:
步骤一:上层部件接触面制备
(1)在作为互联基底的基板层、间隔层制垂直贯通孔形成垂直导线层,然后在该垂直导线层近邻处进行间隔层制孔而基板层不通,形成凹陷结构;
(2)通过柔性电路板技术,在柔性隔膜层上打孔,对准黏附到所述垂直导线层上,并覆盖凹陷结构;
(3)在垂直导线层上镀金属,形成垂直互联导线;
(4)在柔性隔膜层上生成一层导电层,并通过刻蚀的方式在对应所述凹陷结构部分的悬浮柔性隔膜层上形成金属接触片,并进一步形成链接金属接触片和所述垂直导线层之间的金属线。
步骤二:下层部件接触面制备
通过植球或者丝网印刷-熔融的方式形成凸出接触体。
步骤三:接触
通过预设的对准结构将下层接触体与上层附有金属接触片的凹陷结构对准,并加力压在一起,将接触体压入凹陷结构,构成导电互联。本发明的有益效果是:
(1)可以实现可重复插拔的导电接触,并且相对于其他可插拔式接触,可以做到更大规模和更小间距的互联,提供互联的并行度。
(2)悬空柔性导电薄膜面和导电凸起面可通过PCB工艺或者微加工工艺来实现,是成熟的可以实现的一种结构,同时,悬空的柔性薄膜具有可弯折型,可以保证与之接触的凸面一定的压入距离,因此在大阵列和较大的面积的情况下更加均匀,可以保证不同位置的接触点都有较好的导电接触。因此,这两种结构在现有技术程度下都可以实现较高密度的集成,可以满足大阵列垂直集成的需求。
(3)本发明可重复插拔,进而可实现价格低廉的上层传感芯片和下层昂贵芯片的可分离结构,从而实现VLSI信号处理电路芯片等一些昂贵器件的重复使用,有效降低耗材成本。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其它目的、特征和优点将更为清楚,在附图中:
图1为本发明提供的可分离式导电接触结构示意图;
图2为本发明提供的柔性隔膜层实施例一;
图3为本发明提供的柔性隔膜层实施例二;
图4为本发明提供的柔性隔膜层实施例三;
图5为本发明提供的导电层开孔情况下的中空基板层可分离式导电接触结构;
图6为本发明提供的导电层未开孔情况的的中空基板层可分离式导电接触结构;
图7为条状导电层在开孔和非开孔柔性隔膜层对比示意图;
图8为本发明大规模互联阵列化结构;
图9为本发明提供的可分离式导电接触结构制备方法;
具体实施方式
以下基于实施例对本发明进行描述,但是本发明并不仅仅限于这些实施例。
现在将参照附图更全面地描述示例实施例;然而,示例实施例可以以不同的形式被实现并且不应该被解释为限于在这里阐述的实施例。相反,这些实施例被提供以使本公开是全面的和完整的,并且将向本领域技术人员完全地传达示例性实施方式。相同的标号始终表示相同的元件。
还将理解,当一个元件被称为在另一元件“之间”、“连接到”或“结合到”另一元件时,该元件可以直接在另一元件之间、直接连接或结合到另一元件,或者可以存在中间元件。相反,当一个元件被称为“直接”在另一元件“之间”、直接“连接到”或“结合到”另一元件时,不存在中间元件。另外,如无特指,本发明所涉及“互联”是指电子器件之间通过互联材料、元器件、互连工艺、联接方式以及互联系统等互联技术可靠联接而形成的互联结构。本发明所指“上”、“下”、“底”等方位名词均是为便于清楚的描述本发明实施例所做的阐述方式,而并不对本发明保护范围做任何限定,本发明技术人员很容易在此基础上通过翻转等操作方式进行方位改变。
本发明提供的一种可分离式导电接触结构,包括凹陷结构和与所述凹陷结构相配的凸出状接触体,上层部件通过所述凹陷结构和接触体与下层部件实现可分离式导电连接。本发明所指接触体为导体或半导体导电接触面,比如金属、石墨烯、碳纳米管等,以及其他有一定导电性的半金属和半导体。
为实现本发明可分离式导电接触效果,上层器件或者互联底部设有凹陷结构,下层基板/器件或者互联上侧设有与凹陷结构相配的凸出的接触体,凹陷结构与接触体通过插拔实现上层器件或者互联与下层基板/器件或者互联的连接和分离。或者相反,在上层器件或者互联底部设有凸出的接触体,在下层基板/器件或者互联上侧设置与之相配合的凹陷结构。本发明为方便描述,仅以前者为例进行说明。
进一步的,作为本发明的第一种实施方式,如图1所示,包括导电互联的垂直导线层和导电层,垂直导线层通过在上层器件或者互联底部的基板层通过穿孔方式与上层器件或者互联电连接。上层器件或者互联通过垂直导线层、导电层与下层基板/器件或者互联实现电连接。其中基板层可以采用现有各种材料基板结构,比如PCB基板,可以采用常用PCB垂直穿孔形成垂直导线层;也可采用硅基板,采用硅互联(Through-siliconinterconnection)形成垂直导线层;或者采用玻璃基板,采用玻璃中介层(glassinterposer)形成垂直导线层。
所述凹陷结构形成在垂直导线层附近,具体而言,可以通过在基板层下方增加一层间隔层,继而在间隔层中通过刻蚀或者沉积等方式形成凹陷结构,该间隔层材料可以与基板层相同,也可不同;或者也可以直接在基板层通过刻蚀的方法形成凹陷结构。
本实施例凹陷结构下侧还覆盖有一层柔性隔膜层,隔膜厚度为1nm-100um,该隔膜材料可以为石墨烯等二维材料,或者polyimide等高分子薄膜,以及Au等金属薄膜。该隔膜可以为导电的,也可以为不导电。
所述柔性隔膜层的形成可以通过柔性印刷电路板FPC技术在间隔层下方负载一层polyimide(聚酰亚胺)薄膜;也可以通过干膜的形式负载一层可固化的干膜光刻胶,如ADEX、TMMF等干膜光刻胶。所述柔性隔膜层上可通过沉积刻蚀等方式形成一层导电层,与垂直导线层形成电互联。该导电层可以通过气象沉积、液相沉积或者固态导电膜粘附的方法形成,继而通过刻蚀的方法形成与垂直导线层形成互联结构,也可以通过金属剥离的方式形成以上互联。
进一步的,作为本发明的第二种实施方式,不采用柔性隔膜层,而使用可延展的导电膜直接黏附的方法在间隔层的凹陷结构底部形成导电层,该可延展的导电膜可以Cu,Au,Ag,Pt等,也可以是石墨烯,碳纳米管薄膜,导电高分子等材料。
进一步的,作为本发明的第三种实施方式,如图5所示,所述凹陷结构为直接在基板层内形成的中空结构,并在凹陷结构内部镀金属,并与在其底部直接覆盖的开孔导电层导电互联。或者,该导电层为完整的导电层,如图6所示。
本发明导电层可以是线状、网状,也可以是连续的薄膜;可以是完全覆盖凹陷结构,也可以只覆盖一部分,例如为覆盖边缘或者中间的条带。在以上结构的基础上,由导电层本身的可延展性实现可压入的接触。
本发明接触体可以是球形,立方体等,与凹陷结构底部悬空的导电层对准后进行接触,凡能够实现凹陷结构与对应凸出接触体对准接触实现可分离式插拔效果的形状均属本发明所保护范围。接触体在施加一定的接触力的情况下可以使上层导电膜变形,而保证接触的可靠性。
本发明所指基板层为PCB、硅晶圆、石英、玻璃或III-V族晶圆等。
进一步的,作为本发明的优选实施方式,将上述柔性隔膜层或导电层都开孔,开孔的形状可以是圆形,类圆形,可以是方形/多边形,也可以是十字等多角形,以提高可压缩性和弹性在压缩变形的可塑性更大,更加柔性。另外,柔性隔膜层开孔方式可如图2所示与底部的导电层开孔孔径相同;也可如图3所示,大于底部导电层开孔孔径;或者如图4所示小于底部导电层开孔孔径。图7为条状导电层在开孔和非开孔柔性隔膜层对比示意图。
本发明以上结构可以实现可重复插拔的导电接触,并且相对于其他可插拔式接触,可以做到更大规模和更小间距的互联,提供互联的并行度,并可以方便阵列化实现大规模互联,如图8所示。
本发明图1-8所示的上层结构和下层结构可以互换,并不局限性图示的上下相对位置。
本发明还提供的一种可分离式导电接触体制备方法,如图9所示,其中基板层和间隔层均为PCB基板,柔性隔膜层为PI膜(即polyimide膜),垂直导线层和导电层均为Cu制备而成。步骤如下:
步骤一:上层接触面制备
1)在作为互联基底的PCB基板层、间隔层制垂直贯通孔形成垂直导线层,然后在该垂直导线层近邻处进行间隔层制孔而基板层不通,形成凹陷结构;
2)通过柔性电路板FPC技术,在PI膜(厚度20um以下)上打孔,对准黏附到所述垂直导线层上,并覆盖凹陷结构;
3)在垂直导线层上镀铜,形成垂直互联导线;
4)通过覆盖或者沉积(气象或者电镀)的方式在PI膜上生成一层导电膜层,如Cu导电层,并通过刻蚀的方式在对应所述凹陷结构部分的悬浮PI膜上形成Cu接触片,进而形成链接Cu接触片和垂直导线层之间的金属Cu线。
步骤二:下层接触面制备
通过植球、丝网印刷-熔融或者光刻蚀-电镀等工艺形成焊锡球或者熔融金球。
步骤三:接触
通过预设的对准结构将下层金属球与上层附有Cu接触片的凹陷结构对准,并加力压在一起,将金属球压入凹陷结构,构成导电互联。
其中PCB基板层可以替换为玻璃或者硅片,此时步骤一中第2)步采用Throughsilicon interposer或者glass interposer技术形成穿过基板的导电连接,对应的凹陷结构可以通过干膜光刻胶图案化,厚光刻胶图案化,光刻蚀-干法刻蚀或者光刻蚀-湿法刻蚀来在基板对应的面形成凹陷结构。
以上所述仅为本发明的优选实施例,并不用于限制本发明,另外,本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (13)

1.一种可分离式导电接触结构,其特征在于:包括凹陷结构和与所述凹陷结构形状相配的凸出状接触体,上层部件或下层部件分别通过所述凹陷结构和所述接触体与对应下层部件或上层部件实现可分离式导电连接;所述接触体为导体或半导体接触体。
2.根据权利要求1所述的一种可分离式导电接触结构,其特征在于:还包括垂直导线层和导电层,所述导电层覆盖所述凹陷结构,并借由导电层本身的可延展性实现所述接触体可压入的接触;所述导电层与垂直导线层电互联,所述上层部件通过所述导电层和垂直导线层与下层部件实现导电连接。
3.根据权利要求2所述的一种可分离式导电接触结构,其特征在于:在所述上层部件或下层部件依次形成基板层、间隔层,在所述间隔层通孔而基板层不通形成所述凹陷结构。
4.根据权利要求3所述的一种可分离式导电接触结构,其特征在于:所述间隔层还负载有一层柔性隔膜层,在所述柔性隔膜层形成所述导电层,与垂直导线层电互联;所述基板层、间隔层、柔性隔膜层依次垂直贯通形成所述垂直导线层,与所述上层部件或下层部件电连接。
5.根据权利要求3所述的一种可分离式导电接触结构,其特征在于:将可延展的导电膜直接黏附的方法覆盖间隔层的凹陷结构形成所述导电层;所述基板层、间隔层依次垂直贯通形成所述垂直导线层,与所述上层部件或下层部件电连接。
6.根据权利要求2至5所述的一种可分离式导电接触结构接触体,其特征在于:将所述导电层开孔,开孔形状为圆形、类圆形、方形、多边形或多角形。
7.根据权利要求2所述的一种可分离式导电接触结构,其特征在于:在所述上层部件或下层部件形成基板层,在所述基板层开中空结构形成所述凹陷结构,贯通所述基板层形成垂直导线层。
8.根据权利要求2所述的一种可分离式导电接触结构,其特征在于:在所述上层部件或下层部件形成基板层,在所述基板层开通孔形成所述凹陷结构,并在所述凹陷结构内部镀金属作为垂直导线层与所述上层部件或下层部件电互联。
9.根据权利要求7或8所述的一种可分离式导电接触结构,其特征在于:所述基板层还负载有一层柔性隔膜层,在所述柔性隔膜层形成所述导电层,与垂直导线层电互联。
10.根据权利要求9所述的一种可分离式导电接触结构接触体,其特征在于:将所述柔性隔膜层和导电层均开孔,开孔形状为圆形、类圆形、方形/多边形或多角形。
11.根据权利要求7或8所述的一种可分离式导电接触结构,其特征在于:将可延展的导电膜直接黏附的方法覆盖基板层的凹陷结构形成所述导电层。
12.根据权利要求11所述的一种可分离式导电接触结构接触体,其特征在于:将所述导电层均开孔,开孔形状为圆形、类圆形、方形/多边形或多角形。
13.一种如权利要求1所述可分离式导电接触结构的制备方法,其特征在于包括如下步骤:
步骤一:上层部件接触面制备
(1)在作为互联基底的基板层、间隔层制垂直贯通孔形成垂直导线层,然后在该垂直导线层近邻处进行间隔层制孔而基板层不通,形成凹陷结构;
(2)通过柔性电路板技术,在柔性隔膜层上打孔,对准黏附到所述垂直导线层上,并覆盖凹陷结构;
(3)在垂直导线层上镀金属,形成垂直互联导线;
(4)在柔性隔膜层上生成一层导电层,并通过刻蚀或剥离的工艺的方式在对应所述凹陷结构部分的悬浮柔性隔膜层上形成金属接触片,并进一步形成链接金属接触片和所述垂直导线层之间的金属线。
步骤二:下层部件接触面制备
在下层部件形成所述凸出状接触体。
步骤三:接触
通过预设的对准结构将下层所述接触体与上层附有金属接触片的凹陷结构对准,并加力压在一起,将所述接触体压入凹陷结构,构成导电互联。
CN201810250276.3A 2018-03-26 2018-03-26 一种可分离式导电接触结构及其制备方法 Active CN110364539B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810250276.3A CN110364539B (zh) 2018-03-26 2018-03-26 一种可分离式导电接触结构及其制备方法
PCT/CN2019/078745 WO2019184768A1 (zh) 2018-03-26 2019-03-19 一种可分离式导电接触结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810250276.3A CN110364539B (zh) 2018-03-26 2018-03-26 一种可分离式导电接触结构及其制备方法

Publications (2)

Publication Number Publication Date
CN110364539A true CN110364539A (zh) 2019-10-22
CN110364539B CN110364539B (zh) 2021-09-10

Family

ID=68059271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810250276.3A Active CN110364539B (zh) 2018-03-26 2018-03-26 一种可分离式导电接触结构及其制备方法

Country Status (2)

Country Link
CN (1) CN110364539B (zh)
WO (1) WO2019184768A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11658158B2 (en) * 2020-09-03 2023-05-23 Taiwan Semiconductor Manufacturing Company Ltd. Die to die interface circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040201390A1 (en) * 1999-03-10 2004-10-14 Farnworth Warren M. Test interconnect for bumped semiconductor components and method of fabrication
CN1774839A (zh) * 2003-04-11 2006-05-17 内奥科尼克斯公司 电连接器及制造方法
US20140035150A1 (en) * 2012-08-03 2014-02-06 International Business Machines Corporation Metal cored solder decal structure and process
CN107833907A (zh) * 2017-11-21 2018-03-23 武汉华星光电半导体显示技术有限公司 一种柔性oled显示装置及封胶方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4778326A (en) * 1983-05-24 1988-10-18 Vichem Corporation Method and means for handling semiconductor and similar electronic devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040201390A1 (en) * 1999-03-10 2004-10-14 Farnworth Warren M. Test interconnect for bumped semiconductor components and method of fabrication
CN1774839A (zh) * 2003-04-11 2006-05-17 内奥科尼克斯公司 电连接器及制造方法
US20140035150A1 (en) * 2012-08-03 2014-02-06 International Business Machines Corporation Metal cored solder decal structure and process
CN107833907A (zh) * 2017-11-21 2018-03-23 武汉华星光电半导体显示技术有限公司 一种柔性oled显示装置及封胶方法

Also Published As

Publication number Publication date
WO2019184768A1 (zh) 2019-10-03
CN110364539B (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
US5783461A (en) Temporary semiconductor package having hard-metal, dense-array ball contacts and method of fabrication
CN105765712B (zh) 贯通电极基板及利用贯通电极基板的半导体装置
JP5706794B2 (ja) マイクロスプリング接点を有するインターポーザ、ならびにインターポーザを製作する方法および使用する方法
JP6153471B2 (ja) 超小型電子ユニット、積層アセンブリ、システム、及びモジュール
WO1998014998A9 (en) Temporary semiconductor package having hard-metal, dense-array ball contacts and method of fabrication
WO2012011931A1 (en) Microelectronic elements having metallic pads overlying vias
US8922232B2 (en) Test-use individual substrate, probe, and semiconductor wafer testing apparatus
JP2002139529A (ja) 電気抵抗測定用コネクター並びに回路基板の電気抵抗測定装置および測定方法
KR20130086347A (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
US20120229157A1 (en) Probe card and manufacturing method thereof
CN110364539A (zh) 一种可分离式导电接触结构及其制备方法
JPH0677293A (ja) フィルムキャリアおよびこれを用いた半導体装置
TW200847306A (en) Dimple free gold bump for drive IC
US7626255B2 (en) Device, system and electric element
US9476913B2 (en) Probe card
US9470718B2 (en) Probe card
US10183858B2 (en) Semiconductor structure and method of manufacturing the same
CN111463187B (zh) 基于系统级封装的柔性装置及其制造方法
KR100823308B1 (ko) 프로브 카드의 제조 방법 및 그에 따라 제조된 프로브 카드
JP2009216552A (ja) コンタクトプローブの製造方法
US8778776B2 (en) Methods of forming a semiconductor package using a seed layer and semiconductor packages formed using the same
JP4779504B2 (ja) 接続装置
CN101483159B (zh) 芯片结构及其工艺、芯片堆叠结构及其工艺
JP4866025B2 (ja) 接続装置
JP5058041B2 (ja) コンタクトプローブの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant