CN110364486A - 一种芯片自销毁电路及基于芯片自销毁电路的销毁方法 - Google Patents

Abstract

本申请公开了一种芯片自销毁电路，其应用于芯片内部，包括依次连接的控制模块、驱动模块以及负载模块，所述负载模块的一端接地，另一端与所述驱动模块连接；其中：所述控制模块用于输出高电平，以使得所述芯片自销毁电路导通；所述负载模块用于当所述芯片自销毁电路导通时，在所述电路中形成电流；所述驱动模块用于在所述电流流经时烧毁所述芯片。本申请还公开了一种基于芯片自销毁电路的销毁方法，用以解决现有技术中外接物理销毁电路或使用专门的物理销毁设备来销毁芯片的方式存在销毁效率较低，且硬件成本较高的问题。

Description

一种芯片自销毁电路及基于芯片自销毁电路的销毁方法

技术领域

本申请涉及芯片设计技术领域、信息安全技术领域，尤其涉及一种芯片自销毁电路及基于芯片自销毁电路的销毁方法。

背景技术

随着电子产品的应用与普及，芯片技术也在蓬勃发展。芯片内部存储着很多重要的高科技技术信息，比如银行的磁卡芯片，存储设备的存储芯片等。这些芯片对信息安全性的要求极高，其在使用时通常有准入权限来进行安全验证，因此当芯片被恶意攻击者非法入侵或要求放弃信息时，需要启动销毁装置来销毁芯片，以保障信息安全。

现有技术中，通常通过外接物理销毁电路或使用专门的物理销毁设备(例如：碎卡机等设备)来销毁芯片。然而，在实际应用中，通过外接物理销毁电路来销毁芯片时可能只销毁了芯片中的部分电路，大大降低了销毁效率；另外，通过外接物理销毁电路或使用专门的物理销毁设备来销毁芯片，增加了硬件成本。

发明内容

本申请实施例提供一种芯片自销毁电路及基于芯片自销毁电路的销毁方法，用以解决现有技术中外接物理销毁电路或使用专门的物理销毁设备来销毁芯片的方式存在销毁效率较低，且硬件成本较高的问题。

本申请实施例提供一种芯片自销毁电路，应用于芯片内部，包括依次连接的控制模块、驱动模块以及负载模块，所述负载模块的一端接地，另一端与所述驱动模块连接，其中：

所述控制模块用于输出高电平，以使得所述芯片自销毁电路导通；

所述驱动模块用于当所述芯片自销毁电路导通后形成的电流流经时，烧毁所述芯片；

所述负载模块用于在所述芯片自销毁电路导通时，在所述电路中形成电流。

可选地，所述控制模块包括多个寄存器和一与门电路，所述寄存器的输出端与所述与门电路的输入端连接，其中，所述寄存器的数量至少为两个。

可选地，所述驱动模块包括一驱动晶体管，所述驱动晶体管的输入端与所述与门电路的输出端连接。

可选地，所述负载模块包括一电阻，所述电阻的一端与所述驱动晶体管的输出端连接，另一端接地。

可选地，所述每个寄存器的输入信号端与所述芯片内部的通信模块连接，所述寄存器的输出信号端与所述与门电路的输入端连接。

可选地，所述寄存器的时钟信号输入端及复位端与所述芯片内部的时钟模块连接。

本申请实施例还提供一种基于芯片自销毁电路的销毁方法，该方法包括：

当所述芯片自销毁电路中的控制模块输出高电平时，所述芯片自销毁电路导通；

所述芯片自销毁电路导通后，所述芯片自销毁电路中的负载模块在所述电路中形成电流，并流经所述芯片自销毁电路中的驱动模块；

当所述电流流经所述驱动模块时，所述驱动模块烧毁所述芯片。

可选地，所述芯片自销毁电路中的控制模块输出高电平，具体包括：

通过外部固件配置所述控制模块中的寄存器值，当所述控制模块中多个寄存器值均设定为1时，所述控制模块输出高电平。

可选地，所述方法还包括：

当所述芯片自销毁电路中的控制模块输出低电平时，所述芯片自销毁电路断开。

可选地，所述芯片自销毁电路中的控制模块输出低电平，具体包括：

当所述控制模块中至少一个寄存器值设定为0时，所述控制模块输出低电平。

采用本申请实施例中提供的上述至少一个技术方案，可以达到如下有益效果：

1、本申请在芯片原有的内部结构中加入芯片自销毁电路，自销毁电路结构简单，相对于现有技术中外界物理销毁电路或使用专门的物理销毁设备，在实现芯片销毁的同时，大大减少了硬件成本，降低了资源消耗；

2、本申请的芯片自销毁电路直接从芯片内部破坏芯片，相对于外部硬件销毁方法来说，销毁效率更高，销毁程度更彻底；

3、控制模块采用寄存器控制方式，可通过固件编程适应更多触发场景，应用范围广；

4、控制模块采用“与门”逻辑整合N个寄存器输出结果，防止芯片自销毁电路的误触发，保障芯片正常工作时的安全性。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请实施例提供的一种芯片自销毁电路的结构示意图；

图2为本申请实施例提供的一种芯片自销毁电路的具体结构示意图；

图3为本申请实施例提供的一种基于芯片自销毁电路的销毁方法的流程示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

以下结合附图，详细说明本申请各实施例提供的技术方案。

实施例1

为解决现有技术中外接物理销毁电路或使用专门的物理销毁设备来销毁芯片的方式存在销毁效率较低，且硬件成本较高的问题，本申请实施例1提供一种芯片自销毁电路。

参见本申请说明书附图1，图1为本申请实施例1提供的一种芯片自销毁电路的结构示意图，该芯片自销毁电路应用于芯片内部，包括依次连接的控制模块11、驱动模块12以及负载模块13，所述负载模块13的一端接地，另一端与所述驱动模块12连接，其中：

所述控制模块11用于输出高电平，以使得所述芯片自销毁电路导通；

所述驱动模块12用于当所述芯片自销毁电路导通后形成的电流流经时，烧毁所述芯片；

所述负载模块13用于在所述芯片自销毁电路导通时，在所述电路中形成电流。

本申请实施例中，在一种实施方式中，所述控制模块11还用于输出低电平，则所述芯片自销毁电路断开。

如图2所示为本申请实施例提供的一种芯片自销毁电路的具体结构示意图。该芯片自销毁电路中主要包含以下组件：寄存器、与门电路、驱动晶体管、电阻。

需要说明的是，图2中仅使用了两个寄存器，但本申请实施例的技术方案的结构示意图不限于图2的内容，比如可以设定多个寄存器同时进行电路的运作。

本申请实施例中，在一种实施方式中，所述控制模块11包括多个寄存器和一与门电路，所述寄存器的输出端与所述与门电路的输入端连接，其中，所述寄存器的数量至少为两个。

本申请实施例中，所述寄存器的输出端与所述与门电路的输入端连接，用于控制所述控制模块输出的是高电平或低电平。

本申请实施例中，所述多个寄存器之间的连接关系为并联连接。

本申请实施例中，在一种实施方式中，所述驱动模块12包括一驱动晶体管，所述驱动晶体管的输入端与所述与门电路的输出端连接。

本申请实施例中，在一种实施方式中，所述负载模块13包括一电阻，所述电阻的一端与所述驱动晶体管的输出端连接，另一端接地。

本申请实施例中，针对不同芯片线宽和线长不同，则电阻的电阻值也不同，因此本申请实施例中对此电阻阻值不作具体限定。

本申请实施例中，当所述控制模块输出高电平时，由于所述负载模块的一端接地，则导致两端产生电压差，使得电路中的电离子流通，因而在电路中形成电流。

本申请实施例中，在一种实施方式中，所述寄存器的输入信号端D与所述芯片内部的通信模块连接，所述寄存器的输出信号端Q与所述与门电路的输入端连接。

本申请实施例中，在一种实施方式中，所述寄存器的时钟信号输入端CLK及复位端R与所述芯片内部的时钟模块连接。

本申请实施例中，所述通信模块和时钟模块是芯片内部原有的结构。

本申请实施例中，所述通信模块具体是CPU(中央处理器)模块，用于与外部进行通信，比如可以是接收外部系统发送的销毁信号，其中，所述销毁信号中包括设定所述寄存器值。

本申请实施例中，所述时钟模块用于为所述芯片自销毁电路提供时钟(CLK)信号和复位(Reset)信号。

采用本申请实施例提供的技术方案，在芯片原有的内部结构中加入芯片自销毁电路，且该芯片自销毁电路的结构也较为简单，包括依次连接的控制模块、驱动模块及负载模块，通过控制所述控制模块输出高电平，以使得所述芯片自销毁电路导通，由于所述负载模块一端接地，则当所述芯片自销毁电路导通后在电路中形成电流，该电流流经所述驱动模块时，烧毁所述芯片。因而，本申请实施例提供的方案在实现芯片自销毁的同时，不仅大大减少了硬件成本，降低了资源消耗，而且还缩短了销毁链路，提高了芯片的销毁效率。

实施例2

为解决现有技术中外接物理销毁电路或使用专门的物理销毁设备来销毁芯片的方式存在销毁效率较低，且硬件成本较高的问题，本申请实施例2提供一种基于芯片自销毁电路的销毁方法。

参见说明书附图3，图3为本申请实施例2提供的一种基于芯片自销毁电路的销毁方法的流程示意图，该流程具体包括如下步骤：

步骤31：当所述芯片自销毁电路中的控制模块输出高电平时，所述芯片自销毁电路导通；

步骤32：所述芯片自销毁电路导通后，所述芯片自销毁电路中的负载模块在所述电路中形成电流，并流经所述芯片自销毁电路中的驱动模块；

步骤33：当所述电流流经所述驱动模块时，所述驱动模块烧毁所述芯片。

本申请实施例中，在一种实施方式中，所述芯片自销毁电路中的控制模块输出高电平，具体包括：

当所述控制模块中多个寄存器值均设定为1时，所述控制模块输出高电平。

其中，所述寄存器的数量至少为两个。

本申请实施例中，在一种实施方式中，所述方法还包括：

当所述芯片自销毁电路中的控制模块输出低电平时，所述芯片自销毁电路断开。

本申请实施例中，在一种实施方式中，所述芯片自销毁电路中的控制模块输出低电平，具体包括：

当所述控制模块中至少一个寄存器值设定为0时，所述控制模块输出低电平。

需要说明的是，若寄存器值为1，则表示该寄存器的输出信号端输出的是高电平，若寄存器值为0，则表示该寄存器的输出信号端输出的是低电平。其中，所述高电平是指电压高，低电平是指电压低。

本申请实施例中，由于所述控制模块中包括一个与门电路，因此当且仅当控制模块中所有寄存器值均为1时，通过与门电路的逻辑运算后控制模块输出的则是高电平。

反之，当控制模块中至少有一个寄存器值为0时，无论其它寄存器值为0还是1，在通过与门电路的逻辑运算后控制模块输出的都是低电平。

本申请实施例中，通过多个寄存器与一与门电路作为芯片自销毁电路通断的触发条件，能够有效地避免该芯片自销毁电路的误触发，从而提高了芯片的安全保障。

本申请实施例中，所述设定寄存器值的方式可以通过固件修改，可以通过计算机程序来对寄存器值进行触发，也可以是通过硬件设置的方式来对寄存器值进行触发。本申请实施例中对此不作具体限定。

本申请实施例中，所述芯片自销毁电路断开，即该芯片自销毁电路不导通。

需要说明的是，本申请实施例中所述的寄存器具体为内部寄存器，用于芯片内部电路的实现存储功能或满足电路的时序要求，可以通过固件编程的方式驱动寄存器输出高低电平触发销毁电路，后期扩展应用性强，使得该自销毁电路能够适用于更多的销毁应用场景。

本申请实施例中，由于不同芯片针对线宽和线长不同，则电阻的电阻值也不同，因此本申请实施例中对此电阻阻值不作具体限定。

本申请实施例中，由于驱动模块中包含的是驱动晶体管，因此当上述电流流经所述驱动模块时，引发该驱动晶体管的发热和燃烧，使得整个芯片内部的电路结构产生膨胀变形，且各层级断裂，从而销毁整个芯片。

采用本申请实施例提供的技术方案，在芯片原有的内部结构中加入芯片自销毁电路，且该芯片自销毁电路的结构也较为简单，包括依次连接的控制模块、驱动模块及负载模块，通过控制所述控制模块输出高电平，以使得所述芯片自销毁电路导通，由于所述负载模块一端接地，则当所述芯片自销毁电路导通后在电路中形成电流，该电流流经所述驱动模块时，烧毁所述芯片。因而，本申请实施例提供的方案在实现芯片自销毁的同时，不仅大大减少了硬件成本，降低了资源消耗，而且还缩短了销毁链路，提高了芯片的销毁效率。

Claims (10)

1.一种芯片自销毁电路，其特征在于，应用于芯片内部，包括依次连接的控制模块、驱动模块以及负载模块，所述负载模块的一端接地，另一端与所述驱动模块连接，其中：

所述控制模块用于输出高电平，以使得所述芯片自销毁电路导通；

所述驱动模块用于当所述芯片自销毁电路导通后形成的电流流经时，烧毁所述芯片；

所述负载模块用于在所述芯片自销毁电路导通时，在所述电路中形成电流。

2.如权利要求1所述的芯片自销毁电路，其特征在于，所述控制模块包括多个寄存器和一与门电路，所述寄存器的输出端与所述与门电路的输入端连接，其中，所述寄存器的数量至少为两个。

3.如权利要求2所述的芯片自销毁电路，其特征在于，所述驱动模块包括一驱动晶体管，所述驱动晶体管的输入端与所述与门电路的输出端连接。

4.如权利要求3所述的芯片自销毁电路，其特征在于，所述负载模块包括一电阻，所述电阻的一端与所述驱动晶体管的输出端连接，另一端接地。

5.如权利要求2-4所述的芯片自销毁电路，其特征在于，所述每个寄存器的输入信号端与所述芯片内部的通信模块连接，所述寄存器的输出信号端与所述与门电路的输入端连接。

6.如权利要求5所述的芯片自销毁电路，其特征在于，所述寄存器的时钟信号输入端及复位端与所述芯片内部的时钟模块连接。

7.一种基于芯片自销毁电路的销毁方法，其特征在于，包括：

当所述芯片自销毁电路中的控制模块输出高电平时，所述芯片自销毁电路导通；

所述芯片自销毁电路导通后，所述芯片自销毁电路中的负载模块在所述电路中形成电流，并流经所述芯片自销毁电路中的驱动模块；

当所述电流流经所述驱动模块时，所述驱动模块烧毁所述芯片。

8.如权利要求7所述的方法，其特征在于，所述芯片自销毁电路中的控制模块输出高电平，具体包括：

通过外部固件配置所述控制模块中的寄存器值，当所述控制模块中多个寄存器值均设定为1时，所述控制模块输出高电平。

9.如权利要求7所述的方法，其特征在于，所述方法还包括：

当所述芯片自销毁电路中的控制模块输出低电平时，所述芯片自销毁电路断开。

10.如权利要求9所述的方法，其特征在于，所述芯片自销毁电路中的控制模块输出低电平，具体包括：

当所述控制模块中至少一个寄存器值设定为0时，所述控制模块输出低电平。