CN110324993A - 线路板压合对压 - Google Patents

线路板压合对压 Download PDF

Info

Publication number
CN110324993A
CN110324993A CN201910686931.4A CN201910686931A CN110324993A CN 110324993 A CN110324993 A CN 110324993A CN 201910686931 A CN201910686931 A CN 201910686931A CN 110324993 A CN110324993 A CN 110324993A
Authority
CN
China
Prior art keywords
core plate
single layer
layer core
circuit board
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910686931.4A
Other languages
English (en)
Inventor
冉洪平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Weiding Electronic Technology Co Ltd
Original Assignee
Chongqing Weiding Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Weiding Electronic Technology Co Ltd filed Critical Chongqing Weiding Electronic Technology Co Ltd
Priority to CN201910686931.4A priority Critical patent/CN110324993A/zh
Publication of CN110324993A publication Critical patent/CN110324993A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0221—Perforating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及线路板加工技术领域，且公开了线路板压合对压，包括以下步骤：准备用于堆叠成多层板的多块单层芯板，所述的芯板均包括至少一层导体层，以单层芯板的中心点为基点，对单层芯板进行对称设计多组电路排布，所述多组电路排布至少为四组，对单层芯板进行冲孔，采用一次冲出多孔的工艺方法来代替钻孔的方式制作工具孔，对单层芯板进行电路加工。该线路板压合对压，通过以单层芯板的中心点为基点，对单层芯板进行对称设计多组电路排布，使得在后续压合过程中单层芯板上的多组电路所受压合力相同，进一步的避免线路板压合受力不均而导致线路板压合偏移的情况发生，达到高效压合偏移的效果。

Description

线路板压合对压
技术领域
本发明涉及线路板加工技术领域，具体为线路板压合对压。
背景技术
目前在PCB产品设计过程中，为了最大程度的迎合终端电子产品的需求，通常会采用较为复杂的电气连接设计，其中最为突出的特征就是任意层互连，具体为相邻的两层或多层线路之间通过盲孔进行电气互连，随着电子技术飞速发展，电子产品不断朝着小型化、轻量化和高密度化发展，强烈要求相应的搭载半导体部件的电路板也朝着小型轻量化而发展，为了满足这种需求，任意层互连电路板厚度相应变薄，其表面铺设的线路也越来越密集，精密线宽间距和薄厚度使得高密度互联板制造难度不断增加。
现有的线路板工艺在印制电路板中采用激光钻孔和电镀填孔的方式来进行制作，例如中国专利公开号为CN103747639B的一种高层板制造方法，其具备部分防压合偏移的功能，但对于多层线路板进行钻孔，不易控制其钻孔深度，且部分压合对压线路板在热压下树脂流动与固化反应、玻纤布或半固化片的拉伸与裁切及生产过程中的各种湿热处理等形成的残留热应力和机械应力，从因而引起有规则和无规则的变形，使得压合的电路板质量不合格，造成原材料浪费和生产成本高等问题，故而提出一种线路板压合对压来解决上述问题。
发明内容
(一)解决的技术问题
针对现有技术的不足，本发明提供了一种线路板压合对压，具备高效防防偏移等优点，解决了现有的线路板工艺在印制电路板中采用激光钻孔和电镀填孔的方式来进行制作，例如中国专利公开号为CN103747639B的一种高层板制造方法，其具备部分防压合偏移的功能，但对于多层线路板进行钻孔，不易控制其钻孔深度，且部分压合对压线路板在热压下树脂流动与固化反应、玻纤布或半固化片的拉伸与裁切及生产过程中的各种湿热处理等形成的残留热应力和机械应力，从因而引起有规则和无规则的变形，使得压合的电路板质量不合格，造成原材料浪费和生产成本高等的问题。
(二)技术方案
为实现上述高效防防偏移的目的，本发明提供如下技术方案：
线路板压合对压，其特征在于，包括以下步骤：
1)准备用于堆叠成多层板的多块单层芯板，所述的芯板均包括至少一层导体层；
2)以单层芯板的中心点为基点，对单层芯板进行对称设计多组电路排布，所述多组电路排布至少为四组；
3)对单层芯板进行冲孔，采用一次冲出多孔的工艺方法来代替钻孔的方式制作工具孔；
4)对单层芯板进行电路加工，即基板表面处理过程、光敏抗蚀曾涂覆、曝光、蚀刻和籽晶层蚀刻；
5)将多块单层芯板分别进行两两压合，所述压合过程中使得多块单层芯板保持高度对称；
6)将压合后的多层芯板进行分割，即切割、抛光和打磨，使得多层芯板分割成多块线路板，所述多块线路板至少为四块。
优选的，步骤1所述多块单层芯板均采用相同的材质和厚度板料。
优选的，步骤2所述多组电路排布必须遵守经对经和纬对纬的叠合原理，设计组合的各内层板，应尽量保持镜面工物与像的对称，在设计时应使内层的总铜层数保持对称的偶数，且上下各层面的线路密度或残铜率也应尽量对称。
优选的，步骤2所述单层芯板为矩形板，所述多组电路排布以单层芯板的边长中垂线为对称轴对称分布。
优选的，步骤3所述冲孔前需要烘烤，且烘烤温度为一百五十摄氏度，烘烤时间为两小时至四小时。
优选的，步骤5所述压合为热压，且压力为二百八十psi至三百八十psi。
优选的，步骤6所述切割温度应低于五十摄氏度，切割后的板材平放方式置。
(三)有益效果
与现有技术相比，本发明提供了一种线路板压合对压，具备以下有益效果：
1、该线路板压合对压，通过对块单层芯板进行一次冲出多孔的工艺方法来代替钻孔的方式制作工具孔，使得该线路板盲孔加工更简单，加工深度更容易控制，达到简单方便加工的效果，通过多块单层芯板均采用相同的材质和厚度板料，初步减少多块单层芯板由于不对称带来的后续应力，再通过以单层芯板的中心点为基点，对单层芯板进行对称设计多组电路排布，使得在后续压合过程中单层芯板上的多组电路所受压合力相同，进一步的避免线路板压合受力不均而导致线路板压合偏移的情况发生，达到高效压合偏移的效果，从而提高了该压合对压线路板的压合精准度，减少线路板因压合质量不过关而造成原材料的浪费，从而节约了原材料和降低了生产成本。
2、该线路板压合对压，通过多组电路排布以单层芯板的边长中垂线为对称轴对称分布，使得单层芯板上的多组电路高度对称，再通过采用一次冲出多孔的工艺方法来代替钻孔的方式制作工具孔，使得该线路板生产一次性加工多块相同线路板，达到高效生产的效果，与传统单一线路板加工相比，该压合对压线路板既保证了压合防偏移的情况发生，有提高了生产效率，从而提高了该压合对压线路板的实用性，使得该压合对压线路板便于推广。
具体实施方式
下面将结合本发明的实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一：线路板压合对压，其特征在于，包括以下步骤：
1)准备用于堆叠成多层板的多块单层芯板，的芯板均包括至少一层导体层；
2)以单层芯板的中心点为基点，对单层芯板进行对称设计多组电路排布，多组电路排布为四组；
3)对单层芯板进行冲孔，采用一次冲出多孔的工艺方法来代替钻孔的方式制作工具孔；
4)对单层芯板进行电路加工，即基板表面处理过程、光敏抗蚀曾涂覆、曝光、蚀刻和籽晶层蚀刻；
5)将多块单层芯板分别进行两两压合，压合过程中使得多块单层芯板保持高度对称；
6)将压合后的多层芯板进行分割，即切割、抛光和打磨，使得多层芯板分割成多块线路板，多块线路板为四块。
步骤1多块单层芯板均采用相同的材质和厚度板料。
步骤2多组电路排布必须遵守经对经和纬对纬的叠合原理，设计组合的各内层板，应尽量保持镜面工物与像的对称，在设计时应使内层的总铜层数保持对称的偶数，且上下各层面的线路密度或残铜率也应尽量对称。
步骤2单层芯板为矩形板，多组电路排布以单层芯板的边长中垂线为对称轴对称分布。
步骤3冲孔前需要烘烤，且烘烤温度为一百五十摄氏度，烘烤时间为两小时。
步骤5压合为热压，且压力为二百八十psi至三百一十psi。
步骤6切割温度应低于三十摄氏度，切割后的板材平放方式置放。
实施例二：线路板压合对压，其特征在于，包括以下步骤：
1)准备用于堆叠成多层板的多块单层芯板，的芯板均包括至少一层导体层；
2)以单层芯板的中心点为基点，对单层芯板进行对称设计多组电路排布，多组电路排布为八组；
3)对单层芯板进行冲孔，采用一次冲出多孔的工艺方法来代替钻孔的方式制作工具孔；
4)对单层芯板进行电路加工，即基板表面处理过程、光敏抗蚀曾涂覆、曝光、蚀刻和籽晶层蚀刻；
5)将多块单层芯板分别进行两两压合，压合过程中使得多块单层芯板保持高度对称；
6)将压合后的多层芯板进行分割，即切割、抛光和打磨，使得多层芯板分割成多块线路板，多块线路板为八块。
步骤1多块单层芯板均采用相同的材质和厚度板料。
步骤2多组电路排布必须遵守经对经和纬对纬的叠合原理，设计组合的各内层板，应尽量保持镜面工物与像的对称，在设计时应使内层的总铜层数保持对称的偶数，且上下各层面的线路密度或残铜率也应尽量对称。
步骤2单层芯板为矩形板，多组电路排布以单层芯板的边长中垂线为对称轴对称分布。
步骤3冲孔前需要烘烤，且烘烤温度为一百五十摄氏度，烘烤时间为三小时。
步骤5压合为热压，且压力为三百一十psi至三百五十psi。
步骤6切割温度应低于四十摄氏度，切割后的板材平放方式置放。
实施例三：线路板压合对压，其特征在于，包括以下步骤：
1)准备用于堆叠成多层板的多块单层芯板，的芯板均包括至少一层导体层；
2)以单层芯板的中心点为基点，对单层芯板进行对称设计多组电路排布，多组电路排布至少为四组；
3)对单层芯板进行冲孔，采用一次冲出多孔的工艺方法来代替钻孔的方式制作工具孔；
4)对单层芯板进行电路加工，即基板表面处理过程、光敏抗蚀曾涂覆、曝光、蚀刻和籽晶层蚀刻；
5)将多块单层芯板分别进行两两压合，压合过程中使得多块单层芯板保持高度对称；
6)将压合后的多层芯板进行分割，即切割、抛光和打磨，使得多层芯板分割成多块线路板，多块线路板至少为四块。
步骤1多块单层芯板均采用相同的材质和厚度板料。
步骤2多组电路排布必须遵守经对经和纬对纬的叠合原理，设计组合的各内层板，应尽量保持镜面工物与像的对称，在设计时应使内层的总铜层数保持对称的偶数，且上下各层面的线路密度或残铜率也应尽量对称。
步骤2单层芯板为矩形板，多组电路排布以单层芯板的边长中垂线为对称轴对称分布。
步骤3冲孔前需要烘烤，且烘烤温度为一百五十摄氏度，烘烤时间为四小时。
步骤5压合为热压，且压力为三百五十psi至三百八十psi。
步骤6切割温度应低于五十摄氏度，切割后的板材平放方式置放。
本发明的有益效果是：通过对块单层芯板进行一次冲出多孔的工艺方法来代替钻孔的方式制作工具孔，使得该线路板盲孔加工更简单，加工深度更容易控制，达到简单方便加工的效果，通过多块单层芯板均采用相同的材质和厚度板料，初步减少多块单层芯板由于不对称带来的后续应力，再通过以单层芯板的中心点为基点，对单层芯板进行对称设计多组电路排布，使得在后续压合过程中单层芯板上的多组电路所受压合力相同，进一步的避免线路板压合受力不均而导致线路板压合偏移的情况发生，达到高效压合偏移的效果，从而提高了该压合对压线路板的压合精准度，减少线路板因压合质量不过关而造成原材料的浪费，从而节约了原材料和降低了生产成本，通过多组电路排布以单层芯板的边长中垂线为对称轴对称分布，使得单层芯板上的多组电路高度对称，再通过采用一次冲出多孔的工艺方法来代替钻孔的方式制作工具孔，使得该线路板生产一次性加工多块相同线路板，达到高效生产的效果，与传统单一线路板加工相比，该压合对压线路板既保证了压合防偏移的情况发生，有提高了生产效率，从而提高了该压合对压线路板的实用性，使得该压合对压线路板便于推广。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (7)

1.线路板压合对压，其特征在于，包括以下步骤：
1)准备用于堆叠成多层板的多块单层芯板，所述的芯板均包括至少一层导体层；
2)以单层芯板的中心点为基点，对单层芯板进行对称设计多组电路排布，所述多组电路排布至少为四组；
3)对单层芯板进行冲孔，采用一次冲出多孔的工艺方法来代替钻孔的方式制作工具孔；
4)对单层芯板进行电路加工，即基板表面处理过程、光敏抗蚀曾涂覆、曝光、蚀刻和籽晶层蚀刻；
5)将多块单层芯板分别进行两两压合，所述压合过程中使得多块单层芯板保持高度对称；
6)将压合后的多层芯板进行分割，即切割、抛光和打磨，使得多层芯板分割成多块线路板，所述多块线路板至少为四块。
2.根据权利要求1所述的线路板压合对压，其特征在于，步骤1所述多块单层芯板均采用相同的材质和厚度板料。
3.根据权利要求1所述的线路板压合对压，其特征在于，步骤2所述多组电路排布必须遵守经对经和纬对纬的叠合原理，设计组合的各内层板，应尽量保持镜面工物与像的对称，在设计时应使内层的总铜层数保持对称的偶数，且上下各层面的线路密度或残铜率也应尽量对称。
4.根据权利要求1所述的线路板压合对压，其特征在于，步骤2所述单层芯板为矩形板，所述多组电路排布以单层芯板的边长中垂线为对称轴对称分布。
5.根据权利要求1所述的线路板压合对压，其特征在于，步骤3所述冲孔前需要烘烤，且烘烤温度为一百五十摄氏度，烘烤时间为两小时至四小时。
6.根据权利要求1所述的线路板压合对压，其特征在于，步骤5所述压合为热压，且压力为二百八十psi至三百八十psi。
7.根据权利要求1所述的线路板压合对压，其特征在于，步骤6所述切割温度应低于五十摄氏度，切割后的板材平放方式置放。
CN201910686931.4A 2019-07-29 2019-07-29 线路板压合对压 Pending CN110324993A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910686931.4A CN110324993A (zh) 2019-07-29 2019-07-29 线路板压合对压

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910686931.4A CN110324993A (zh) 2019-07-29 2019-07-29 线路板压合对压

Publications (1)

Publication Number Publication Date
CN110324993A true CN110324993A (zh) 2019-10-11

Family

ID=68124642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910686931.4A Pending CN110324993A (zh) 2019-07-29 2019-07-29 线路板压合对压

Country Status (1)

Country Link
CN (1) CN110324993A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112291951A (zh) * 2020-11-10 2021-01-29 深圳市昶东鑫线路板有限公司 盲埋孔线路板加工工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101662897A (zh) * 2009-09-04 2010-03-03 东莞美维电路有限公司 多层叠加印制线路板的制作方法
CN102056414A (zh) * 2010-12-29 2011-05-11 北大方正集团有限公司 印刷电路板的制作方法
CN103747639A (zh) * 2014-02-13 2014-04-23 遂宁市广天电子有限公司 一种高层板制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101662897A (zh) * 2009-09-04 2010-03-03 东莞美维电路有限公司 多层叠加印制线路板的制作方法
CN102056414A (zh) * 2010-12-29 2011-05-11 北大方正集团有限公司 印刷电路板的制作方法
CN103747639A (zh) * 2014-02-13 2014-04-23 遂宁市广天电子有限公司 一种高层板制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112291951A (zh) * 2020-11-10 2021-01-29 深圳市昶东鑫线路板有限公司 盲埋孔线路板加工工艺

Similar Documents

Publication Publication Date Title
CN109451665B (zh) 一种光电板的制作工艺
CN108419361A (zh) 埋铜块印制电路板及其制作方法
CN102186316B (zh) 任意层印制电路板制作方法
CN110519912A (zh) 一种内嵌导热体的pcb制作方法及pcb
CN105704948B (zh) 超薄印制电路板的制作方法及超薄印制电路板
CN103096645A (zh) 多层电路板压合定位方法
CN109348633A (zh) 一种pcb塞孔铝片的制作方法
CN110324993A (zh) 线路板压合对压
CN108811353A (zh) 一种两面不同铜厚pcb的蚀刻方法
CN110113899B (zh) 一种多层芯板靶标制作方法
CN107734864A (zh) 一种pcb板的直蚀工艺
CN107592757B (zh) 一种多层电路板的高精度层间对位制作方法
CN112867292A (zh) 一种高阶hdi印制电路板的制作方法
CN206506767U (zh) 一种防翘曲不对称印制线路板
CN110461085B (zh) 一种可实现在阶梯槽内压接元器件的线路板及其制作方法
CN104159392A (zh) 一种印制电路板及其制备方法
CN104105354A (zh) 一种高孔径比细密线路板的制作方法
CN114945253A (zh) 一种pcb埋铜块的方法及pcb板
CN110418520A (zh) 一种5g高频线路板的局部混压基板及其制备方法
CN109640546A (zh) 一种能够预防孔内无铜的厚铜板制作工艺
US7504148B2 (en) Printed circuit board structure and manufacturing method thereof
CN111800959A (zh) 一种提升电路板层间对准精度的熔合铆合方法
JP2008302567A (ja) 印刷用メタルマスク
CN108040439A (zh) 一种超薄印制电路板的制作方法
CN109188860A (zh) 一种掩模板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191011

WD01 Invention patent application deemed withdrawn after publication