CN110324043A - 伪差分模数转换器 - Google Patents

伪差分模数转换器 Download PDF

Info

Publication number
CN110324043A
CN110324043A CN201910335932.4A CN201910335932A CN110324043A CN 110324043 A CN110324043 A CN 110324043A CN 201910335932 A CN201910335932 A CN 201910335932A CN 110324043 A CN110324043 A CN 110324043A
Authority
CN
China
Prior art keywords
capacitor array
analog
voltage
pseudo
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910335932.4A
Other languages
English (en)
Other versions
CN110324043B (zh
Inventor
朱循宇
金乐乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Lijie Semiconductor Technology (hangzhou) Co Ltd
Original Assignee
Silicon Lijie Semiconductor Technology (hangzhou) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Lijie Semiconductor Technology (hangzhou) Co Ltd filed Critical Silicon Lijie Semiconductor Technology (hangzhou) Co Ltd
Priority to CN201910335932.4A priority Critical patent/CN110324043B/zh
Publication of CN110324043A publication Critical patent/CN110324043A/zh
Priority to US16/849,084 priority patent/US11050432B2/en
Application granted granted Critical
Publication of CN110324043B publication Critical patent/CN110324043B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Abstract

本发明公开了一种伪差分模数转换器，包括第一电容阵列以及第二电容阵列，并分别连接至模数转换电路的两个输入端，其特征在于：所述第一电容阵列的输出端以及所述第二电容阵列的输出端分别接收第一参考电压以及第二参考电压，其中，所述第一参考电压的值处于零电压以及模拟输入信号的峰值之间，且所述第二参考电压为零电压。本发明的伪差分模数转换器，不需要改变电路的结构，仅通过改变连接至电容阵列的输出端的电压，以及设置合适的正参考电压的值，便可达到拓展量程的目的。

Description

伪差分模数转换器
技术领域
本发明涉及一种半导体集成电路，更具体地说，涉及一种伪差分模数转换器。
背景技术
现有技术中，在一些传感器接口电路应用中，传感器所要检测的信号一般都是单端信号，比如电池电量、温度等。这些单端信号抗干扰的能力很弱，若模数转换器直接采样会带来一定的精度损失。
所以，通常会在模拟信号输入到模数转换器之前，将单端信号转换成差分信号，即单转差。但是在一些高精度的模数转换器中，比如16比特甚至24比特，单转差电路很难保证较大的动态范围。所以高精度的采样转换电路中，一般不采用前置的单转差电路。
另外一种采样单端信号的方式是伪差分技术，但是由于单端信号只能是单一方向变化的，这样就会导致模数转换器的输出范围只有原来量程的一半，从而导致动态范围减少。
发明内容
有鉴于此，本发明提供了一种伪差分模数转换器，以解决现有技术中，模数转换器的输出范围窄的问题。
本发明提供一种伪差分模数转换器，包括：
第一电容阵列以及第二电容阵列，并分别连接至模数转换电路的两个输入端，其特征在于：
所述第一电容阵列的输出端以及所述第二电容阵列的输出端分别接收第一参考电压以及第二参考电压，其中，所述第一参考电压的值处于零电压以及模拟输入信号的峰值之间，且所述第二参考电压为零电压。
优选地，所述第一参考电压的值为所述模拟输入信号的峰值的一半。
优选地，将所述第一电容阵列以及所述第二电容阵列的上极板分别作为各自的所述输出端，且所述第一电容阵列以及所述第二电容阵列的下极板分别在所述模拟输入信号的一端以及至少一个固定电压之间切换。
优选地，所述第一电容阵列的下极板连接至所述模拟输入信号的正端，所述第二电容阵列的下极板连接至所述模拟输入信号的负端。
优选地，所述第一电容阵列以及所述第二电容阵列的下极板还均连接至一个固定电压，其中，所述固定电压为一共模电压，且所述共模电压的值处于零电压以及所述第一参考电压之间。
优选地，所述共模电压的值为所述第一参考电压的一半。
优选地，所述第一电容阵列以及所述第二电容阵列的下极板还均连接至两个固定电压，其中，所述两个固定电压分别为所述第一参考电压以及所述第二参考电压。
优选地，所述第一电容阵列以及所述第二电容阵列的下极板通过一刀多掷开关连接至所述模拟输入信号的一端以及至少一个固定电压。
优选地，所述第一电容阵列以及所述第二电容阵列的等效电容值相等。
优选地，所述伪差分模数转换器为伪差分逐次逼近型模数转换器。
本发明的伪差分模数转换器，不需要改变电路的结构，仅通过改变连接至电容阵列的输出端的电压，以及设置合适的正参考电压的值，便可达到拓展量程的目的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为一个对比例的伪差分模数转换器的结构框图；
图2为对比例的伪差分模数转换器的输入-输出特性图；
图3为依据本发明的伪差分模数转换器的结构框图；
图4为本发明的伪差分模数转换器的输入-输出特性图；
图5为一个依据本发明的伪差分逐次逼近型模数转换器的结构框图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
图1为一个对比例的伪差分模数转换器的结构框图。如图1所示，现有的一种伪差分模数转换器，包括第一电容阵列CSN以及第二电容阵列CSP以及模数转换电路ADC。其中，第一电容阵列CSN以及第二电容阵列CSP的输出端分别连接至模数转换电路ADC的两个输入端VINN以及VINP，进一步地，第一电容阵列CSN的输出端以及第二电容阵列CSP的输出端均接收第一电压VC，这里，将第一电容阵列CSN以及第二电容阵列CSP的上极板分别作为各自的所述输出端，且第一电容阵列CSN以及第二电容阵列CSP的下极板分别在模拟输入信号VS的一端以及第一电压VC之间切换。具体地，第一电容阵列CSN的输出端通过第一开关S1连接至第一电压VC，并连接至模数转换电路ADC的反相输入端VINN，第一电容阵列CSN的下极板通过第三开关S3以及第五开关S5分别连接至模拟输入信号VS的正端以及第一电压VC；第二电容阵列CSP的输出端通过第二开关S2连接至第一电压VC，并连接至模数转换电路ADC的正相输入端VINP，第二电容阵列CSP的下极板通过第四开关S4以及第六开关S6分别连接至模拟输入信号VS的负端以及第一电压VC。
其中，模拟输入信号VS为一端对地的单端信号，模拟输入信号VS的峰值为VP，在该对比例伪差分结构中，模数转换器正参考电压VREFP的值为模拟输入信号VS的峰值为VP，模数转换器负参考电压VREFN的值为对地电位即零电压。一般情况下，在传统的伪差分结构中，该第一电压VC的值通常取模数转换器的正参考电压VREFP以及负参考电压VREFN的和的一半，即VC＝(VREFP+VREFN)/2＝VREFP/2＝VP/2。
同时，在该对比例中，模数转换电路ADC的反相输入端和正相输入端的采样电容，即第一电容阵列CSN以及第二电容阵列CSP的等效容值CSN＝CSP＝CS。
模拟输入信号采样阶段的第一步是开关S1～S4闭合，开关S5和S6断开，此时存在第一电容阵列CSN以及第二电容阵列CSP的电荷分别为：
QCSP＝CSg(VC-VGND) (1)
QCSN＝CSg(VC-VS) (2)
模拟输入信号采样阶段的第二步是将S1～S4断开，S5和S6闭合，根据电荷守恒定律，此时ADC的正负输入端VINP和VINN的电压满足关系：
QCSP＝CSg(VINP-VC) (3)
QCSN＝CSg(VINN-VC) (4)
分别联立等式(1)(3)和等式(2)(4)，可以分别解得模数转换电路ADC的正相输入端VINP和反相输入端VINN的电压分别为：
VINP＝2VC-VGND＝VREFP (5)
VINN＝2VC-VS＝VREFP-VS (6)
由等式(5)(6)可以得到，模数转换电路ADC实际的差分信号为：
VINP-VINN＝VS (7)
从式(7)可知，模数转换电路ADC的实际输入量为模拟输入信号VS，而由于模拟输入信号VS的范围为0到峰值VP，所以此时模数转换电路ADC的差分电压只有正半部分，少了负半部分的输入，导致模数转换电路ADC的量程只有设计值的一半。如图2所示，为对比例的伪差分模数转换器的输入-输出特性图，从图中可看出，模数转换电路ADC的输入范围在0到峰值VP，输出范围在FS/2到FS，这里，FS为预设的满量程。
图3为依据本发明的伪差分模数转换器的结构框图。如图3所示，本发明实施例的伪差分模数转换器，包括第一电容阵列CSN以及第二电容阵列CSP以及模数转换电路ADC。其中，第一电容阵列CSN以及第二电容阵列CSP的输出端分别连接至模数转换电路ADC的两个输入端VINN以及VINP，进一步地，第一电容阵列CSN以及第二电容阵列CSP的输出端分别接收第一参考电压以及第二参考电压，在本发明实施例中，所述第一参考电压以及第二参考电压分别为模数转换器的正参考电压VREFP以及负参考电压VREFN，且所述第一参考电压，也即模数转换器的正参考电压VREFP的值处于零电压以及模拟输入信号VS的峰值VP之间，所述第二参考电压，也即模数转换器的负参考电压VREFN为零电压。优选地，模数转换器的正参考电压VREFP的值为模拟输入信号VS的峰值VP的一半。其中，模拟输入信号VS为一端对地的单端信号，模拟输入信号VS的峰值为VP，模数转换器正参考电压VREFP的值为模拟输入信号VS的峰值VP的一半，即VREFP＝VP/2。
这里，同样将第一电容阵列CSN以及第二电容阵列CSP的上极板分别作为各自的所述输出端，第一电容阵列CSN以及第二电容阵列CSP的的下极板还均连接至一个固定电压，其中，所述固定电压可以为一共模电压VCM，且所述共模电压VCM的值处于零电压以及所述第一参考电压，也即模数转换器的正参考电压VREFP的值之间。优选地，共模电压VCM的值可以取模数转换器的正参考电压VREFP以及负参考电压VREFN的和的一半，在模数转换器的负参考电压VREFN为零电压的前提下，共模电压VCM＝(VREFP+VREFN)/2＝VREFP/2＝VP/4。因此可知，共模电压VCM的值可以选取为所述第一参考电压的一半。
具体地，在本发明实施例中，第一电容阵列CSN以及第二电容阵列CSP的下极板分别在模拟输入信号VS的一端以及共模电压VCM之间切换。具体地，第一电容阵列CSN的输出端通过第一开关S1连接至正参考电压VREFP，并连接至模数转换电路ADC的反相输入端VINN，第一电容阵列CSN的下极板通过第三开关S3以及第五开关S5分别连接至模拟输入信号VS的正端以及共模电压VCM；第二电容阵列CSP的输出端通过第二开关S2连接至负参考电压VREFN，并连接至模数转换电路ADC的正相输入端VINP，第二电容阵列CSP的下极板通过第四开关S4以及第六开关S6分别连接至模拟输入信号VS的负端以及共模电压VCM。
可以理解的是，第一电容阵列CSN以及第二电容阵列CSP的下极板也可以通过一刀多掷开关连接至模拟输入信号VS的一端以及一个固定电压。例如，本发明实施例中的第三开关S3以及第五开关S5可以替换为一个一刀多掷开关，同理，第四开关S4以及第六开关S6也可以替换为一个一刀多掷开关。
同时，在该发明例中，模数转换电路ADC的反相输入端和正相输入端的采样电容，即第一电容阵列CSN以及第二电容阵列CSP的等效容值CSN＝CSP＝CS。
模拟输入信号采样阶段的第一步是开关S1～S4闭合，开关S5和S6断开，此时存在第一电容阵列CSN以及第二电容阵列CSP的电荷分别为：
QCSP＝CSg(VREFN-VGND) (8)
QCSN＝CSg(VREFP-VS) (9)
模拟输入信号采样阶段的第二步是将S1～S4断开，S5和S6闭合，根据电荷守恒定律，此时ADC的正负输入端VINP和VINN的电压满足关系：
QCSP＝CSg(VINP-VCM) (10)
QCSN＝CSg(VINN-VCM) (11)
分别联立等式(8)(10)和等式(9)(11)，可以分别解得模数转换电路ADC的正相输入端VINP和反相输入端VINN的电压分别为：
VINP＝VREFN-VGND+VCM＝VCM (12)
VINN＝VREFP-VS+VCM (13)
由等式(12)(13)可以得到，模数转换电路ADC实际的差分信号为：
VINP-VINN＝VS-VREFP (14)
从式(14)可知，模数转换电路ADC输入的差分信号为模拟输入信号VS与第一参考电压，也即模数转换器的正参考电压VREFP的差值，如果我们选择合适的正参考电压VREFP，那么模数转换电路ADC的差分输入信号即可有正有负，达到输入的满量程。由于模拟输入信号VS的范围是0到峰值VP，所以选择即模数转换器的正参考电压VREFP的值处于零电压以及模拟输入信号VS的峰值VP之间时，模数转换电路ADC输入的差分信号便可拓展至负半部分，因此，可以达到扩展输出量程的目的。优选地，当模数转换器的正参考电压VREFP的值为模拟输入信号VS的峰值VP的一半，即VREFP＝VP/2，这样当模拟输入信号VS在0到峰值VP之间变化时，如图4所示，为本发明实施例的伪差分模数转换器的输入-输出特性图，从图中可看出，模数转换电路ADC的输入范围在-VP/2到VP/2之间，输出范围在0到FS，这里，FS为预设的满量程，从而达到了模数转换电路ADC输入的差分信号有正有负，使得输出能够满量程的目的。由此可知，本发明实施例的伪差分模数转换器，不需要改变电路的结构，仅通过改变连接至电容阵列的输出端的电压，以及设置合适的正参考电压VREFP的值，便可达到拓展量程的目的。
另外，本发明还提供一种依据发明的伪差分逐次逼近型模数转换器。如图5所示为一个依据本发明的伪差分逐次逼近型模数转换器的结构框图。伪差分逐次逼近型模数转换器同样包括第一电容阵列CSN以及第二电容阵列CSP以及模数转换电路ADC。其与上述实施例的共同点在此不在赘述，这里仅把不同之处做以说明。其中，本发明实施例示出了第一电容阵列CSN以及第二电容阵列CSP以及模数转换电路ADC的具体结构，具体地，第一电容阵列CSN以及第二电容阵列CSP均由多个电容并联构成，并将多个电容的上极板连接在一起作为各自的输出端，多个电容的下极板均通过对应的开关与模拟输入信号VS的一端，或者两个固定电压连接，其中，所述两个固定电压分别为所述第一参考电压以及所述第二参考电压，其分别为模数转换器的正参考电压VREFP以及负参考电压VREFN。模数转换电路ADC由比较器CMP以及逻辑电路LOGIC组成。第一电容阵列CSN以及第二电容阵列CSP的输出端连接至比较器CMP的两个输入端，逻辑电路LOGIC用以接收比较器CMP的输出结果以生成数字信号作为模数转换电路ADC的输出信号。另外，逻辑电路LOGIC还用于控制连接至第一电容阵列CSN以及第二电容阵列CSP的各个开关的开关状态，以使得两个电容阵列的下极板可以等效为连接到共模电压VCM。
同理，本发明实施例的伪差分逐次逼近型模数转换器，也可以使模数转换电路ADC输入的差分信号拓展至负半部分，因此，可以达到扩展输出量程的目的。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种伪差分模数转换器，包括第一电容阵列以及第二电容阵列，并分别连接至模数转换电路的两个输入端，其特征在于：
所述第一电容阵列的输出端以及所述第二电容阵列的输出端分别接收第一参考电压以及第二参考电压，其中，所述第一参考电压的值处于零电压以及模拟输入信号的峰值之间，且所述第二参考电压为零电压。
2.根据权利要求1所述的伪差分模数转换器，其特征在于，所述第一参考电压的值为所述模拟输入信号的峰值的一半。
3.根据权利要求1所述的伪差分模数转换器，其特征在于，将所述第一电容阵列以及所述第二电容阵列的上极板分别作为各自的所述输出端，且所述第一电容阵列以及所述第二电容阵列的下极板分别在所述模拟输入信号的一端以及至少一个固定电压之间切换。
4.根据权利要求3所述的伪差分模数转换器，其特征在于，所述第一电容阵列的下极板连接至所述模拟输入信号的正端，所述第二电容阵列的下极板连接至所述模拟输入信号的负端。
5.根据权利要求4所述的伪差分模数转换器，其特征在于，所述第一电容阵列以及所述第二电容阵列的下极板还均连接至一个固定电压，其中，所述固定电压为一共模电压，且所述共模电压的值处于零电压以及所述第一参考电压之间。
6.根据权利要求5所述的伪差分模数转换器，其特征在于，所述共模电压的值为所述第一参考电压的一半。
7.根据权利要求4所述的伪差分模数转换器，其特征在于，所述第一电容阵列以及所述第二电容阵列的下极板还均连接至两个固定电压，其中，所述两个固定电压分别为所述第一参考电压以及所述第二参考电压。
8.根据权利要求3所述的伪差分模数转换器，其特征在于，所述第一电容阵列以及所述第二电容阵列的下极板通过一刀多掷开关连接至所述模拟输入信号的一端以及至少一个固定电压。
9.根据权利要求1所述的伪差分模数转换器，其特征在于，所述第一电容阵列以及所述第二电容阵列的等效电容值相等。
10.根据权利要求7所述的伪差分模数转换器，其特征在于，所述伪差分模数转换器为伪差分逐次逼近型模数转换器。
CN201910335932.4A 2019-04-24 2019-04-24 伪差分模数转换器 Active CN110324043B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910335932.4A CN110324043B (zh) 2019-04-24 2019-04-24 伪差分模数转换器
US16/849,084 US11050432B2 (en) 2019-04-24 2020-04-15 Pseudo differential analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910335932.4A CN110324043B (zh) 2019-04-24 2019-04-24 伪差分模数转换器

Publications (2)

Publication Number Publication Date
CN110324043A true CN110324043A (zh) 2019-10-11
CN110324043B CN110324043B (zh) 2023-06-30

Family

ID=68113206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910335932.4A Active CN110324043B (zh) 2019-04-24 2019-04-24 伪差分模数转换器

Country Status (2)

Country Link
US (1) US11050432B2 (zh)
CN (1) CN110324043B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030210165A1 (en) * 2002-05-10 2003-11-13 Carreau Gary R. Dual channel analog to digital converter
US7403150B1 (en) * 2006-09-20 2008-07-22 Alvand Technologies, Inc. Analog-to-digital converter architecture using a capacitor array structure
CN101931410A (zh) * 2009-06-23 2010-12-29 晨星软件研发(深圳)有限公司 用于管线模拟数字转换器的1-位单元电路
US20110084862A1 (en) * 2009-10-09 2011-04-14 Renesas Electronics Corporation Semiconductor Integrated Circuit Device
US20120280841A1 (en) * 2011-05-04 2012-11-08 Texas Instruments Incorporated Zero-power sampling SAR ADC circuit and method
CN103378861A (zh) * 2012-04-20 2013-10-30 凌力尔特有限公司 模数转换器系统和方法
CN107996019A (zh) * 2016-09-23 2018-05-04 深圳市汇顶科技股份有限公司 一种dac电容阵列、sar型模数转换器及降低功耗的方法
CN109639282A (zh) * 2018-10-25 2019-04-16 西安电子科技大学 一种单端输入的低功耗同步寄存器型逐次逼近adc

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3597812B2 (ja) 2001-11-21 2004-12-08 株式会社半導体理工学研究センター 擬似差動増幅回路及び擬似差動増幅回路を使用したａ／ｄ変換器
US7916060B2 (en) 2005-01-27 2011-03-29 Electro Industries/Gauge Tech. Intelligent electronic device having circuitry for noise reduction for analog-to-digital converters
TWI349260B (en) 2006-08-11 2011-09-21 Realtek Semiconductor Corp Pseudo-differential analog front end circuit and image processing device
US7456773B1 (en) 2007-06-14 2008-11-25 Qualcomm Incorporated Pseudo-differential class-AB digital-to-analog converter with code dependent DC current
US8749213B2 (en) 2009-06-09 2014-06-10 Silergy Technology Mixed mode control for switching regulator with fast transient responses
KR101201892B1 (ko) 2009-08-07 2012-11-16 한국전자통신연구원 의사 차동 병합 커패시터 스위칭 디지털-아날로그 변환기
TWI454064B (zh) * 2010-12-16 2014-09-21 Univ Nat Cheng Kung 具輔助預測電路之逐漸趨近式類比數位轉換器及其方法
KR20160028757A (ko) * 2014-09-04 2016-03-14 에스케이하이닉스 주식회사 버퍼 회로
US9219493B1 (en) 2014-11-21 2015-12-22 Freesscale Semiconductor, Inc. Analog-to-digital converter with expected value nonlinearity calibration
US10270459B2 (en) * 2016-09-23 2019-04-23 Shenzhen GOODIX Technology Co., Ltd. DAC capacitor array, SAR analog-to-digital converter and method for reducing power consumption thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030210165A1 (en) * 2002-05-10 2003-11-13 Carreau Gary R. Dual channel analog to digital converter
US7403150B1 (en) * 2006-09-20 2008-07-22 Alvand Technologies, Inc. Analog-to-digital converter architecture using a capacitor array structure
CN101931410A (zh) * 2009-06-23 2010-12-29 晨星软件研发(深圳)有限公司 用于管线模拟数字转换器的1-位单元电路
US20110084862A1 (en) * 2009-10-09 2011-04-14 Renesas Electronics Corporation Semiconductor Integrated Circuit Device
US20120280841A1 (en) * 2011-05-04 2012-11-08 Texas Instruments Incorporated Zero-power sampling SAR ADC circuit and method
CN103378861A (zh) * 2012-04-20 2013-10-30 凌力尔特有限公司 模数转换器系统和方法
CN107996019A (zh) * 2016-09-23 2018-05-04 深圳市汇顶科技股份有限公司 一种dac电容阵列、sar型模数转换器及降低功耗的方法
CN109639282A (zh) * 2018-10-25 2019-04-16 西安电子科技大学 一种单端输入的低功耗同步寄存器型逐次逼近adc

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MEZYAD M. AMOURAH: "An MSB-First Monotonic Switched Capacitor Serial DAC", 《THE 2002 45TH MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS, 2002. MWSCAS-2002》 *
罗豪: "一种基于反相器设计的低功耗音频ΣΔ模数转换器", 《新型工业化》 *

Also Published As

Publication number Publication date
CN110324043B (zh) 2023-06-30
US20200343900A1 (en) 2020-10-29
US11050432B2 (en) 2021-06-29

Similar Documents

Publication Publication Date Title
CN102098048B (zh) 开关电容输入电路和包含它的模拟数字转换器
KR101484334B1 (ko) 공통-모드 인센시티브 샘플러
US10187077B2 (en) Precharge switch-capacitor circuit and method
CN106301377A (zh) 逐次逼近型模拟至数字转换器
CN104092466B (zh) 一种流水线逐次逼近模数转换器
CN104868916B (zh) 模数转换器及其控制方法
CN113839673A (zh) 一种新型数字域自校准逐次逼近模数转换器
CN104485960A (zh) 一种用于逐次逼近型模数转换器三电平开关的方法及电路
CN108111171A (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
KR102656345B1 (ko) 추가적인 능동 회로부가 없는 sar adc에서의 넓은 입력 공통 모드 범위를 인에이블하기 위한 방법 및 장치
CN107968656B (zh) 一种逐次逼近型模拟数字转换器及其应用切换方法
CN205596102U (zh) 一种模数转换电路及模数转换芯片
CN114584149A (zh) 模数转换器
CN109347480A (zh) 一种电容拆分结构的逐次逼近型模数转换器及其开关方法
CN103023499A (zh) 模数转换器及其工作方法
CN110324043A (zh) 伪差分模数转换器
US8576106B2 (en) Analog-digital converter
US20040239378A1 (en) Sample-and-hold with no-delay reset
CN105375926B (zh) 伪差分电容型逐次逼近模数转换器
CN1671054B (zh) 用于低非线性度模－数转换器的器件与方法
CN114204942B (zh) 逐次逼近型模数转换器及转换方法
KR101982635B1 (ko) 아날로그-디지털 신호 변환 장치 및 신호 변환 방법
CN216981896U (zh) 模数转换器、集成电路以及电子设备
CN113162623A (zh) 一种基于电阻分压和电容积分的转换电路和数模转换器
CN104734717A (zh) 一种用于模数转换器的高精度三电平开关方法及电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant