CN113162623A - 一种基于电阻分压和电容积分的转换电路和数模转换器 - Google Patents
一种基于电阻分压和电容积分的转换电路和数模转换器 Download PDFInfo
- Publication number
- CN113162623A CN113162623A CN202110431548.1A CN202110431548A CN113162623A CN 113162623 A CN113162623 A CN 113162623A CN 202110431548 A CN202110431548 A CN 202110431548A CN 113162623 A CN113162623 A CN 113162623A
- Authority
- CN
- China
- Prior art keywords
- switch
- control
- signal
- conversion
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种基于电阻分压和电容积分的转换电路和数模转换器,涉及集成电路技术领域。所述电路包括:电阻分压单元和电容积分单元;电阻分压单元接收参考电压,输出第一模拟电压或者第二模拟电压至电容积分单元;电容积分单元包括:第一采样转移模块和第二采样转移模块;第一采样转移模块和第二采样转移模块交替采样,且控制时序互补,当第一采样转移模块进行电荷转移时,第二采样转移模块进行预采样。本发明的转换电路,在保障数模转换器高精度转换、单调性好的基础上,同时变相的降低了整个数模转换所需的时钟频率,相当于降低了数模转换所需功耗,具有较高的实用性价值。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种基于电阻分压和电容积分的转换电路和数模转换器。
背景技术
目前实现数模转换功能的数模转换器中,一般需要有五个步骤实现数模转换:首先进行采样,采样结束后进行电荷转移,电荷转移至积分电容中进行积分,积分完毕后再存放至采样电容上,由采样电容结合缓冲器输出最终转换结果。
在上述五个步骤中,按序依次完成,实现整个数模转换,但目前这种方式实现数模转换所需的时钟频率较高,数模转换所需功耗也较高。因此,如何在保障数模转换器高精度转换、单调性好的基础上,降低整个数模转换所需的时钟频率,进而降低数模转换所需功耗是一个亟需解决的问题。
发明内容
本发明提供一种基于电阻分压和电容积分的转换电路和数模转换器,提出了一种即保障了数模转换器高精度转换、单调性好,又降低整个数模转换所需的时钟频率,进而降低数模转换所需功耗的技术方案。
本发明实施例第一方面提供一种基于电阻分压和电容积分的转换电路,所述转换电路用于将数字量转换为对应的模拟量;所述转换电路包括:电阻分压单元和电容积分单元;
所述电阻分压单元接收参考电压,输出第一模拟电压或者第二模拟电压至所述电容积分单元;
所述电容积分单元接收所述模拟电压,输出结果电压,所述结果电压表征数字量对应的模拟量;
其中,所述电阻分压单元包括:多个单位电阻和多个开关,所述多个单位电阻的数量由细转换位数决定,所述多个开关的状态受控于所述细转换位数中的数字码;
所述电容积分单元包括:第一采样转移模块和第二采样转移模块;
所述第一采样转移模块和所述第二采样转移模块交替采样,且控制时序互补,当所述第一采样转移模块进行电荷转移时,所述第二采样转移模块进行预采样。
可选地,所述多个单位电阻串联,串联后一端与参考电压连接,另一端与地电位连接;
假设所述细转换位数为2位,则所述多个单位电阻包括:第一单位电阻、第二单位电阻、第三单位电阻、第四单位电阻;所述多个开关包括:第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、第八开关、第九开关、第十开关、第十一开关、第十二开关;
所述第一单位电阻的第一端与所述参考电压、所述第一开关的第一端分别连接;
所述第一单位电阻的第二端与所述第二开关的第一端、所述第三开关的第一端以及所述第二单位电阻的第一端分别连接;
所述第二单位电阻的第二端与所述第四开关的第一端、所述第五开关的第一端以及所述第三单位电阻的第一端分别连接;
所述第三单位电阻的第二端与所述第六开关的第一端、所述第七开关的第一端以及所述第四单位电阻的第一端分别连接;
所述第四单位电阻的第二端与所述第八开关的第一端连接;
所述第一开关的第二端与所述第二开关的第二端、所述第九开关的第一端分别连接;
所述第三开关的第二端与所述第五开关的第二端、所述第十开关的第一端分别连接;
所述第四开关的第二端与所述第六开关的第二端、所述第十一开关的第一端分别连接;
所述第七开关的第二端与所述第八开关的第二端、所述第十二开关的第一端分别连接;
所述第九开关的第二端与所述第十一开关的第二端连接,输出所述第一模拟电压;
所述第十开关的第二端与所述第十二开关的第二端连接,输出所述第二模拟电压。
可选地,假设所述细转换位数为2位,则所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关、所述第六开关、所述第七开关、所述第八开关受控于所述细转换位数中的低位数字码,所述第九开关、所述第十开关、所述第十一开关、所述第十二开关受控于所述细转换位数中的高位数字码;
若所述细转换位数中的低位数字码为1,则所述第二开关、所述第三开关、所述第六开关、所述第七开关均闭合,所述第一开关、所述第四开关、所述第五开关、所述第八开关均断开;
若所述细转换位数中的低位数字码为0,则所述第二开关、所述第三开关、所述第六开关、所述第七开关均断开,所述第一开关、所述第四开关、所述第五开关、所述第八开关均闭合;
若所述细转换位数中的高位数字码为1,则所述第十开关、所述第十一开关闭合,所述第九开关、所述第十二开关断开;
若所述细转换位数中的高位数字码为0,则所述第十开关、所述第十一开关断开,所述第九开关、所述第十二开关闭合。
可选地,所述第一采样转移模块包括:第一控制开关、第二控制开关、第三控制开关、第四控制开关、第一电容;
所述第二采样转移模块包括:第五控制开关、第六控制开关、第七控制开关、第八控制开关、第二电容;
所述第一控制开关的第一端根据粗转换使能信号,或者细转换使能信号的不同,接收所述参考电压,或者接收所述第二模拟电压,或者接收地电压;
所述第一控制开关的第二端与所述第二控制开关的第一端、所述第一电容的第一端分别连接;
所述第二控制开关的第二端根据所述粗转换使能信号,或者所述细转换使能信号的不同,接收所述参考电压,或者接收所述第一模拟电压,或者接收所述地电压;
所述第一电容的第二端与所述第三控制开关的第一端、所述第四控制开关的第一端分别连接;
所述第三控制开关的第二端接收共模电压,所述共模电压的值由所述参考电压的值确定;
所述第四控制开关的第二端与所述电容积分单元中的积分模块连接;
所述第五控制开关的第一端接收所述参考电压,或者接收所述地电压;
所述第五控制开关的第二端与所述第六控制开关的第一端、所述第二电容的第一端分别连接;
所述第六控制开关的第二端接收所述参考电压,或者接收所述地电压;
所述第二电容的第二端与所述第七控制开关的第一端、所述第八控制开关的第一端分别连接;
所述第七控制开关的第二端接收所述共模电压;
所述第八控制开关的第二端与所述积分模块连接。
可选地,所述积分模块包括:复位开关、第三电容、第一运算放大器;
所述复位开关的第一端与所述第三电容的第一端、所述第一运算放大器的反相端、所述第四控制开关的第二端以及所述第八控制开关的第二端分别连接;
所述复位开关的第二端与所述第三电容的第二端、所述第一运算放大器的输出端、所述电容积分单元中的保持缓冲模块分别连接;
所述第一运算放大器的同相端接收所述共模电压。
可选地,所述保持缓冲模块包括:采样保持开关、第四电容、第二运算放大器;
所述采样保持开关的第一端与所述复位开关的第二端、所述第三电容的第二端、所述第一运算放大器的输出端分别连接;
所述采样保持开关的第二端与所述第四电容的第一端连接;
所述第四电容的第二端与所述第二运算放大器的同相端连接;
所述第二运算放大器的反相端与所述第二运算放大器的输出端连接。
可选地,所述第三控制开关受控于第一控制信号,所述第四控制开关受控于第二控制信号;
所述第一控制开关受控于所述第一控制信号的延迟信号,所述第二控制开关受控于所述第二控制信号的延迟信号;
所述第七控制开关受控于第三控制信号,所述第八控制开关受控于第四控制信号;
所述第五控制开关受控于所述第三控制信号的延迟信号,所述第六控制开关受控于所述第四控制信号的延迟信号。
可选地,所述第一控制信号和所述第二控制信号为两相不交叠信号;
所述第三控制信号和所述第四控制信号为两相不交叠信号;
所述第一控制信号和所述第四控制信号的控制时序相同;
所述第二控制信号和所述第三控制信号的控制时序相同。
可选地,所述多复位开关受控于复位信号;
所述采样保持开关受控于采样保持信号;
在粗转换使能信号为高电平期间,细转换使能信号、所述复位信号以及所述采样保持信号均为低电平;
在所述细转换使能信号为高电平期间,所述粗转换使能信号、所述复位信号以及所述采样保持信号均为低电平;
在所述复位信号为高电平期间,所述粗转换使能信号、所述细转换使能信号以及所述采样保持信号均为低电平;
在所述采样保持信号为高电平期间,所述粗转换使能信号、所述细转换使能信号以及所述复位信号均为低电平;
其中,在所述粗转换使能信号为高电平期间,所述第一采样转移模块和所述第二采样转移模块交替采样,当所述第一采样转移模块向所述积分模块进行电荷转移时,所述第二采样转移模块进行采样;
在所述细转换使能信号为高电平期间,所述第一采样转移模块采样,并在采样结束后向所述积分模块进行电荷转移。
本发明实施例第二方面提供一种数模转换器,所述数模转换器包括:如上第一方面任一所述的转换电路。
本发明提供的基于电阻分压和电容积分的转换电路,该转换电路用于将数字量转换为对应的模拟量;转换电路包括:电阻分压单元和电容积分单元;电阻分压单元接收参考电压,输出第一模拟电压或者第二模拟电压至电容积分单元;电阻分压单元包括:多个单位电阻和多个开关,多个单位电阻的数量由细转换位数决定,多个开关的状态受控于细转换位数中的数字码。
电容积分单元接收模拟电压,输出结果电压,结果电压表征数字量对应的模拟量;电容积分单元包括:第一采样转移模块和第二采样转移模块;第一采样转移模块和第二采样转移模块交替采样,且控制时序互补,当第一采样转移模块进行电荷转移时,第二采样转移模块进行预采样。通过这样的方式不但实现了粗转换和细转换,同时由于两个采样转移模块实现电荷采样、转移同时进行,变相的降低了整个数模转换所需的时钟频率,相当于数模转换所需功耗降低。本发明的转换电路,在保障数模转换器高精度转换、单调性好的基础上,降低了整个数模转换所需的时钟频率,相当于降低了数模转换所需功耗,具有较高的实用性价值。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例的描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例一种基于电阻分压和电容积分的转换电路的模块化示意图;
图2是本发明实施例中一种优选的电阻分压单元的结构示意图;
图3是本发明实施例中一种优选的电容积分单元的结构示意图;
图4是本发明实施例中的粗转换信号ENC、细转换信号ENX、采样保持使能信号ENSH以及复位使能信号ENRST的时序示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
参照图1,示出了本发明实施例一种基于电阻分压和电容积分的转换电路的模块化示意图,本发明实施例的转换电路用于将数字量转换为对应的模拟量,即,实现数模转换功能。转换电路包括:电阻分压单元和电容积分单元;电阻分压单元接收参考电压VREF,输出第一模拟电压或者第二模拟电压至电容积分单元;电容积分单元接收模拟电压,输出结果电压,结果电压表征数字量对应的模拟量。
由于细转换需要基于电阻分压单元实现,因此电阻分压单元包括:多个单位电阻和多个开关,多个单位电阻的数量由细转换位数决定,多个开关的状态受控于细转换位数中的数字码;假设粗转换位数为M bit,细转换位数为N bit,那么多个单位电阻的数量由Nbit决定,多个开关的状态受控于N bit中的数字码。
电容积分单元包括:第一采样转移模块和第二采样转移模块;第一采样转移模块和第二采样转移模块交替采样,且控制时序互补,当第一采样转移模块进行电荷转移时,第二采样转移模块进行预采样。由第一采样转移模块和第二采样转移模块,结合电阻分压单元共同实现粗转换和细转换。由于电荷转移和预采样在同时进行,变相的降低了整个数模转换所需的采样时钟频率,相当于数模转换所需功耗降低。
以下,具体以16位DAC为例对本发明实施例的转换电路进行说明,其他位数的DAC,可以参照16位DAC的结构即可,不一一例举。假设进行粗转换的位数为13位,进行细转换的位数为3位。参照图2,示出了本发明实施例中一种优选的电阻分压单元的结构示意图,图2中包括:多个单位电阻和多个开关,多个单位电阻串联,串联后一端与参考电压连接,另一端与地电位连接。由于进行细转换的位数为3位,因此单位电阻的数量为23=8个,图2中为了图示的简洁,示例性的以细转换位数为2位来标识4个单位电阻和12个开关,8个及以上的单位电阻以及开关的连接情况实质上参照进行即可。
4个单位电阻包括:第一单位电阻R1、第二单位电阻R2、第三单位电阻R3、第四单位电阻R4;12个开关包括:第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8、第九开关S9、第十开关S10、第十一开关S11、第十二开关S12。
第一单位电阻R1的第一端与参考电压VREF的输出端、第一开关S1的第一端分别连接;第一单位电阻R1的第二端与第二开关S2的第一端、第三开关S3的第一端以及第二单位电阻R2的第一端分别连接;第二单位电阻R2的第二端与第四开关S4的第一端、第五开关S5的第一端以及第三单位电阻R3的第一端分别连接;第三单位电阻R3的第二端与第六开关S6的第一端、第七开关S7的第一端以及第四单位电阻R4的第一端分别连接。
第四单位电阻R4的第二端与第八开关S8的第一端连接;假设只有4个单位电阻,那么第四单位电阻R4的第二端还需要接地GND,但图2所示为8个单位电阻的结构,因此第四单位电阻的第二端还需要与第五单位电阻R5的第一端、与第五单位电阻的第一端连接的开关的第一端连接。
第一开关S1的第二端与第二开关S2的第二端、第九开关S9的第一端分别连接;则第三开关S3的第二端与第五开关S5的第二端、第十开关S10的第一端分别连接;第四开关S4的第二端与第六开关S6的第二端、第十一开关S11的第一端分别连接;第七开关S7的第二端与第八开关S8的第二端、第十二开关S12的第一端分别连接。
第九开关S9的第二端与第十一开关S11的第二端连接,第十开关S10的第二端与第十二开关S12的第二端连接。假设只有4个单位电阻,那么第九开关S9的第二端与第十一开关S11的第二端直接输出第一模拟电压VR1;第十开关S10的第二端与第十二开关S12的第二端直接输出第二模拟电压VR2。但图2所示为8个单位电阻的结构,因此第九开关S9的第二端与第十一开关S11的第二端还需再连接一个开关的第一端,该开关的第二端才输出第一模拟电压VR1;同理第十开关S10的第二端与第十二开关S12的第二端也需再连接一个开关的第一端,该开关的第二端才输出第二模拟电压VR2。
图2中,所有的开关均受控于细转换位数中的数字码,以12个开关为例:第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、第六开关S6、第七开关S7、第八开关S8受控于细转换位数中的低位数字码,如图2中的b0、b0,若细转换位数中的低位b0数字码为1,则b0为0,那么第二开关S2、第三开关S3、第六开关S4、第七开关S7均闭合,第一开关S1、第四开关S4、第五开关S5、第八开关S8均断开;若细转换位数中的低位b0数字码为0,则b0为1,那么第二开关S2、第三开关S3、第六开关S4、第七开关S7均断开,第一开关S1、第四开关S4、第五开关S5、第八开关S8均闭合。
而第九开关S9、第十开关S10、第十一开关S11、第十二开关S12受控于细转换位数中的高位数字码,如图2中的b1、b1,若细转换位数中的高位b1数字码为1,则b1为0,那么第十开关S10、第十一开关S11闭合,第九开关S9、第十二开关S12断开;若细转换位数中的高位b1数字码为0,则b1为1,那么第十开关S10、第十一开关S11断开,第九开关S9、第十二开关S12闭合。假若有8个及以上单位电阻及其开关,那么参照上述4个单位电阻及其12个开关的控制方式即可。
由上可知,8个单位电阻所产生的第一模拟电压VR1,和第二模拟电压VR2电压大小分别为:
其中,bni是bi的非逻辑。
通过上述电阻分压单元,即可根据3位数字码,产生对应的第一模拟电压值VR1和第二模拟电压值VR2,这两个模拟电压值输出至电容积分单元,结合电容积分单元实现细转换。
本发明实施例中的电容积分单元包括:第一采样转移模块、第二采样转移模块、积分模块、保持缓冲模块。参照图3,示出了本发明实施例中一种优选的电容积分单元的结构示意图,图3中包括:第一控制开关S1、第二控制开关S2、第三控制开关S3、第四控制开关S4、第五控制开关S5、第六控制开关S6、第七控制开关S7、第八控制开关S8、复位开关RST、采样保持开关SH、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第一运算放大器A1、第二运算放大器A2。
其中,第一控制开关S1、第二控制开关S2、第三控制开关S3、第四控制开关S4、第一电容C1构成第一采样转移模块;第五控制开关S5、第六控制开关S6、第七控制开关S7、第八控制开关S8、第二电容C2构成第二采样转移模块;复位开关RST、第三电容C3、第一运算放大器A1构成积分模块;采样保持开关SH、第四电容C4、第二运算放大器A2构成保持缓冲模块。
对于两个采样转移模块,第一控制开关S1的第一端根据粗转换使能信号ENC,或者细转换使能信号ENX的不同,接收参考电压VREF,或者接收第二模拟电压VR2,或者接收地电压GND,具体的说明在下文,先不赘述。
第一控制开关S1的第二端与第二控制开关S2的第一端、第一电容C1的第一端分别连接;第二控制开关S2的第二端根据粗转换使能信号ENC,或者细转换使能信号ENX的不同,接收参考电压VREF,或者接收第一模拟电压VR1,或者接收地电压GND,具体的说明在下文,先不赘述。
第一电容C1的第二端与第三控制开关S3的第一端、第四控制开关S4的第一端分别连接;第三控制开关S3的第二端接收共模电压Vcm,共模电压Vcm的值由参考电压VREF的值确定,本发明实施例中,将共模电压Vcm的值设定为参考电压VREF值的一半,即,2Vcm=VREF。第四控制开关S4的第二端与复位开关RST的第一端、第三电容C3的第一端以及第一运算放大器A1的反相端连接。
第五控制开关S5的第一端接收参考电压VREF,或者接收地电压GND,具体的说明在下文,先不赘述。第五控制开关S5的第二端与第六控制开关S6的第一端、第二电容C2的第一端分别连接;第六控制开关S6的第二端接收参考电压VREF,或者接收所述地电压GND,具体的说明在下文,先不赘述。
第二电容C2的第二端与第七控制开关S7的第一端、第八控制开关S8的第一端分别连接;第七控制开关S7的第二端接收共模电压Vcm;第八控制开关S8的第二端与复位开关RST的第一端、第三电容C3的第一端以及第一运算放大器A1的反相端连接。
对于积分模块,复位开关RST的第一端与第三电容C3的第一端、第一运算放大器A1的反相端、第四控制开关S4的第二端以及第八控制开关S8的第二端分别连接;复位开关RST的第二端与第三电容C3的第二端、第一运算放大器A1的输出端、采样保持开关SH分别连接;第一运算放大器的同相端接收共模电压Vcm。
对于保持缓冲模块,采样保持开关SH的第一端与复位开关RST的第二端、第三电容C3的第二端、第一运算放大器A1的输出端分别连接;采样保持开关SH的第二端与第四电容C4的第一端连接;第四电容C4的第二端与第二运算放大器A2的同相端连接;第二运算放大器A2的反相端与第二运算放大器A2的输出端Vout连接。
本发明实施例中,为了保证第一采样转移模块和第二采样转移模块的交替工作,设定第三控制开关S3受控于第一控制信号K1,第四控制开关受控于第二控制信号K2;第一控制开关S1受控于第一控制信号K1的延迟信号K1d,第二控制开关S2受控于第二控制信号K2的延迟信号K2d;第七控制开关S7受控于第三控制信号K3,第八控制开关K8受控于第四控制信号K4;第五控制开关S5受控于第三控制信号K3的延迟信号K3d,第六控制开关S6受控于第四控制信号K4的延迟信号K4d。
设定第一控制信号K1和第二控制信号K2为两相不交叠信号;第三控制信号K3和第四控制信号K4为两相不交叠信号;第一控制信号K1和第四控制信号K4的控制时序相同;第二控制信号K2和第三控制信号K3的控制时序相同。自然,各个控制信号的延迟信号K1d、K2d、K3d、K4d也跟随变化,且遵循与各个控制信号相同的时序。
由于第一运算放大器的共模电平Vcm为参考电压VREF的一半,因此可以以最高位D15的数字码为基准,确定转换电路的输出电压是朝着正增长方向还是朝着负增长方向变化,即,当最高位D15为1时,表示着16位DAC转换电压大于Vcm,那么积分模块应该进行正向积分,转换电路的输出电压从Vcm往上增大;当最高位D15为0时,表示着16位DAC转换电压小于Vcm,那么积分模块应该进行负向积分,转换电路的输出电压从Vcm往下减小。
不同阶段下,第一控制开关S1的第一端接收到的电压V1,第二控制开关S2的第二端接收到的电压V2,第五控制开关S5接收到的电压V3,以及第六控制开关S6接收到的V4的值如下表所示,GND代表地电位。
V<sub>1</sub> | V<sub>2</sub> | V<sub>3</sub> | V<sub>4</sub> | |
粗转换(D<sub>15</sub>=1) | V<sub>REF</sub> | GND | V<sub>REF</sub> | GND |
粗转换(D<sub>15</sub>=0) | GND | V<sub>REF</sub> | GND | V<sub>REF</sub> |
细转换(D<sub>15</sub>=1) | V<sub>R2</sub> | GND | - | - |
细转换(D<sub>15</sub>=0) | GND | V<sub>R1</sub> | - | - |
由于细转换的位数少,只有3位,且首先经过电阻分压单元得到VR1或者VR2,因此细转换只需要基于第一采样转移模块即可实现细转换,当然,也可以基于第二采样转移模块实现细转换。假若细转换的位数较多,为13位,那么细转换可以基于两个采样转移模块同时交替工作,而粗转换则只需要基于一个采样转移模块实现即可。
本发明实施例中,结合图2、3所示的结构示意图,转换电路的工作过程为:转换电路开始工作时,首先进行复位,控制电路(图2、3中未示出)发出复位使能信号ENRST至复位开关RST,使得复位开关RST闭合,复位开关RST闭合后,将第一运算放大器A1的输出进行复位,使得第一运算放大器A1的输出复位到Vcm;
在粗转换的阶段:控制电路发出的粗转换信号ENC保持高电平,在粗转换信号ENC高电平期间,细转换信号ENX、复位信号ENRST以及采样保持使能信号ENSH均为低电平。在粗转换信号ENC高电平期间,第一采样转移模块和第二采样转移模块交替进行工作,两路控制时序互补。当其中一个模块进行电荷转移完成一次数模转换时,另一个模块进行预采样,为下一次电荷转移做准备,通过这样的方法就降低了采样时钟的频率。具体的,当最高位D15为1时,积分模块进行正向积分,当最高位D15为0时,积分模块进行负向积分。以第一采样转移模块当前处于预采样阶段为例:控制电路发出第一控制信号K1使得第三控制开关S3闭合,由于第一控制开关S1受控于K1的延迟信号K1d,因此第一控制开关S1延迟一个或者多个时钟后闭合,具体延迟多少个时钟可以根据实际需求设定,与此同时,控制电路发出第二控制信号K2,使得第四控制开关S4断开,由于第二控制开关S2受控于K2的延迟信号K2d,因此第二控制开关S2延迟一个或者多个时钟后断开,从而使得第一电容C1两端的电压跟随V1变化,此时第一运算放大器A1和第三电容C3保持先前值,完成预采样过程。
在第一采样转移模块进行预采样的同时,第二采样转移模块中,控制电路发出控制信号使得第七控制开关S7首先断开,第五控制开关S5接着断开,使得第八控制开关S8和第六控制开关S6闭合(S6会延迟一个或者多个时钟再闭合),根据电荷守恒原理,采样得到的电荷等于转移完成后总电荷数,第二电容C2两端电荷转移到第三电容C3两端,这样就完成前一次的电荷转移。
随后第一采样转移模块预采样结束,向积分模块转移电荷,控制电路发出控制信号使得第三控制开关S3首先断开,第一控制开关S1延迟一个或者多个时钟接着断开,使得第四控制开关S4和第二控制开关S2分别闭合(S2会延迟一个或者多个时钟再闭合),根据电荷守恒原理,采样得到的电荷等于转移完成后总电荷数,第一电容C1两端电荷转移到第二电容C3两端,完成了第一采样转移模块预采样所得电荷的电荷转移;与此同时,第二采样转移模块中,控制电路发出信号使得第七控制开关S7和第五控制开关S5闭合(S5会延迟一个或者多个时钟再闭合),使得第八控制开关S8和第六控制开关S6断开(S6会延迟一个或者多个时钟再断开),从而使得第二采样转移模块完成一次预采样,为下一次电荷转移做准备。
在细转换的阶段:本发明实施例中只需要使用第一采样转移模块控制细转换的进行。同样的,控制电路发出的细转换信号ENX保持高电平,在细转换信号ENX高电平期间,粗转换信号ENC、复位信号ENRST以及采样保持使能信号ENSH均为低电平。当最高位D15为1时,积分模块进行正向积分,当最高位D15为0时,积分模块进行负向积分。在采样阶段,控制电路发出第一控制信号K1使得第三控制开关S3闭合,由于第一控制开关S1受控于K1的延迟信号K1d,因此第一控制开关S1延迟一个或者多个时钟后闭合,与此同时,控制电路发出第二控制信号K2,使得第四控制开关S4断开,由于第二控制开关S2受控于K2的延迟信号K2d,因此第二控制开关S2延迟一个或者多个时钟后断开,从而使得第一电容C1两端的电压跟随V1变化,此时第一运算放大器A1和第三电容C3保持先前值,完成预采样过程。在向积分模块转移的过程中,控制电路发出控制信号使得第三控制开关S3断开,第一控制开关S1延迟一个或者多个时钟后断开,与此同时,使得第四控制开关S4先闭合,第二控制开关S2延迟一个或者多个时钟后闭合,完成电荷转移。
上述粗转换和细转换过程中,积分模块每接收到一次转移过来的电荷,结合最高位D15的数字码,进行正积分或者负积分,直至粗转换和细转换全部结束后,即粗转换信号ENC和细转换信号ENX均为低电平时,第一运算放大器A1输出的结果即为此次数模转换的结果。之后,控制电路发出采样保持使能信号ENSH,其为高电平信号,此时复位使能信号ENRST依旧为低电平。采样保持使能信号ENSH高电平,使得采样保持开关SH闭合,采样保持开关SH闭合,A2将第一运算放大器A1最终的转换结果存放在第四电容C4上。之后,控制电路发出高电平复位使能信号ENRST,其余三个信号均为低电平,采样保持使能信号ENSH低电平,使得采样保持开关SH断开,存放在第四电容C4上的转换结果,经过第二运算放大器A2输出,该输出即为最终的数模转换结果,即结果电压Vout。本发明实施例中,第二运算放大器A2作为缓冲器使用。其中,采样保持使能信号ENSH控制的采样保持开关SH采用缓慢闭合和断开的方式,这样操作有利于降低作为缓冲器的第二运算放大器A2同相端的噪声。
当复位使能信号ENRST高电平,即可使得复位开关RST闭合,复位开关RST闭合后,将第一运算放大器A1的输出进行复位,使得第一运算放大器A1的输出复位到Vcm,再次重复上述过程,进行下一次数模转换。本发明实施例中的粗转换信号ENC、细转换信号ENX、采样保持使能信号ENSH以及复位使能信号ENRST的时序参照图4所示的时序示意图所示。
由上可知,每进行一次粗转换,积分模块的输出变化量ΔV0的表达式为:
每进行一次细转换,积分模块的输出变化量ΔV1的表达式为:
综上可知,最终输出结果电压Vout在每个转换周期后的最终值可以表示为:
Vout=(k*Tck)=Vcm±k*ΔV0±ΔV1
其中,k代表粗转换的周期数,Tck表示转换周期。一个转换周期完成一次粗转换,细转换只需一个转换周期即可完成。以一个16位,速度为100sps的DAC为例,那么其每10毫秒完成一次数模转换。假若只有一个采样转移模块,那么16位的DAC需要216=65536个转换周期才可以完成数模转换,即,10毫秒内,必须保证完成65536个转换周期,假设系统时钟频率为10MHz(周期为100纳秒),那么完成65536个转换周期的时间为6.5532毫秒,其小于10毫秒,满足了DAC的工作需求。但假设系统时钟频率为5MHz(200纳秒),那么完成65536个转换周期的时间为13.1072毫秒,其大于10毫秒,满足不了DAC的工作需求。
而本发明实施例的转换电路,采用了两个采样转移模块交替工作,每个转换周期完成两次转换,那么同等需求条件下,需要215=32768个转换周期才可以完成数模转换,即,10毫秒内,只需保证完成32768个转换周期,假设系统时钟频率为10MHz(100纳秒),那么完成32768个转换周期的时间为3.2768毫秒,其小于10毫秒,满足了DAC的工作需求。即使系统时钟频率为5MHz(200纳秒),那么完成32768个转换周期的时间为6.5536毫秒,其依然小于10毫秒,满足DAC的工作需求。这毫无疑问的极大降低了时钟频率,而时钟频率的降低,就变相的降低了数模转换所需功耗。
综上所述,本发明实施例的转换电路,电阻分压单元接收参考电压,通过数字码的值即可简单快捷的输出第一模拟电压或者第二模拟电压至电容积分单元;电容积分单元中第一采样转移模块和第二采样转移模块交替采样,且控制时序互补,当第一采样转移模块进行电荷转移时,第二采样转移模块进行预采样,积分模块不断的根据接收到的电荷进行正积分或者负积分。通过这样的方式不但实现了粗转换和细转换,同时由于两个采样转移模块实现电荷采样、转移同时进行,变相的降低了整个数模转换所需的时钟频率,相当于数模转换所需功耗降低。本发明的转换电路,在保障数模转换器高精度转换、单调性好的基础上,降低了整个数模转换所需的时钟频率,相当于降低了数模转换所需功耗,具有较高的实用性价值。
基于上述转换电路,本发明实施例还提供一种数模转换器,所述数模转换器包括:如以上任一所述的转换电路。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上面结合附图对本发明的实施例进行了描述,但是本发明并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨和权利要求所保护的范围情况下,还可做出很多形式,这些均属于本发明的保护之内。
Claims (10)
1.一种基于电阻分压和电容积分的转换电路,其特征在于,所述转换电路用于将数字量转换为对应的模拟量;所述转换电路包括:电阻分压单元和电容积分单元;
所述电阻分压单元接收参考电压,输出第一模拟电压或者第二模拟电压至所述电容积分单元;
所述电容积分单元接收所述模拟电压,输出结果电压,所述结果电压表征数字量对应的模拟量;
其中,所述电阻分压单元包括:多个单位电阻和多个开关,所述多个单位电阻的数量由细转换位数决定,所述多个开关的状态受控于所述细转换位数中的数字码;
所述电容积分单元包括:第一采样转移模块和第二采样转移模块;
所述第一采样转移模块和所述第二采样转移模块交替采样,且控制时序互补,当所述第一采样转移模块进行电荷转移时,所述第二采样转移模块进行预采样。
2.根据权利要求1所述的转换电路,其特征在于,所述多个单位电阻串联,串联后一端与参考电压连接,另一端与地电位连接;
假设所述细转换位数为2位,则所述多个单位电阻包括:第一单位电阻、第二单位电阻、第三单位电阻、第四单位电阻;所述多个开关包括:第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、第八开关、第九开关、第十开关、第十一开关、第十二开关;
所述第一单位电阻的第一端与所述参考电压、所述第一开关的第一端分别连接;
所述第一单位电阻的第二端与所述第二开关的第一端、所述第三开关的第一端以及所述第二单位电阻的第一端分别连接;
所述第二单位电阻的第二端与所述第四开关的第一端、所述第五开关的第一端以及所述第三单位电阻的第一端分别连接;
所述第三单位电阻的第二端与所述第六开关的第一端、所述第七开关的第一端以及所述第四单位电阻的第一端分别连接;
所述第四单位电阻的第二端与所述第八开关的第一端连接;
所述第一开关的第二端与所述第二开关的第二端、所述第九开关的第一端分别连接;
所述第三开关的第二端与所述第五开关的第二端、所述第十开关的第一端分别连接;
所述第四开关的第二端与所述第六开关的第二端、所述第十一开关的第一端分别连接;
所述第七开关的第二端与所述第八开关的第二端、所述第十二开关的第一端分别连接;
所述第九开关的第二端与所述第十一开关的第二端连接,输出所述第一模拟电压;
所述第十开关的第二端与所述第十二开关的第二端连接,输出所述第二模拟电压。
3.根据权利要求2所述的转换电路,其特征在于,假设所述细转换位数为2位,则所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关、所述第六开关、所述第七开关、所述第八开关受控于所述细转换位数中的低位数字码,所述第九开关、所述第十开关、所述第十一开关、所述第十二开关受控于所述细转换位数中的高位数字码;
若所述细转换位数中的低位数字码为1,则所述第二开关、所述第三开关、所述第六开关、所述第七开关均闭合,所述第一开关、所述第四开关、所述第五开关、所述第八开关均断开;
若所述细转换位数中的低位数字码为0,则所述第二开关、所述第三开关、所述第六开关、所述第七开关均断开,所述第一开关、所述第四开关、所述第五开关、所述第八开关均闭合;
若所述细转换位数中的高位数字码为1,则所述第十开关、所述第十一开关闭合,所述第九开关、所述第十二开关断开;
若所述细转换位数中的高位数字码为0,则所述第十开关、所述第十一开关断开,所述第九开关、所述第十二开关闭合。
4.根据权利要求1所述的转换电路,其特征在于,所述第一采样转移模块包括:第一控制开关、第二控制开关、第三控制开关、第四控制开关、第一电容;
所述第二采样转移模块包括:第五控制开关、第六控制开关、第七控制开关、第八控制开关、第二电容;
所述第一控制开关的第一端根据粗转换使能信号,或者细转换使能信号的不同,接收所述参考电压,或者接收所述第二模拟电压,或者接收地电压;
所述第一控制开关的第二端与所述第二控制开关的第一端、所述第一电容的第一端分别连接;
所述第二控制开关的第二端根据所述粗转换使能信号,或者所述细转换使能信号的不同,接收所述参考电压,或者接收所述第一模拟电压,或者接收所述地电压;
所述第一电容的第二端与所述第三控制开关的第一端、所述第四控制开关的第一端分别连接;
所述第三控制开关的第二端接收共模电压,所述共模电压的值由所述参考电压的值确定;
所述第四控制开关的第二端与所述电容积分单元中的积分模块连接;
所述第五控制开关的第一端接收所述参考电压,或者接收所述地电压;
所述第五控制开关的第二端与所述第六控制开关的第一端、所述第二电容的第一端分别连接;
所述第六控制开关的第二端接收所述参考电压,或者接收所述地电压;
所述第二电容的第二端与所述第七控制开关的第一端、所述第八控制开关的第一端分别连接;
所述第七控制开关的第二端接收所述共模电压;
所述第八控制开关的第二端与所述积分模块连接。
5.根据权利要求4所述的转换电路,其特征在于,所述积分模块包括:复位开关、第三电容、第一运算放大器;
所述复位开关的第一端与所述第三电容的第一端、所述第一运算放大器的反相端、所述第四控制开关的第二端以及所述第八控制开关的第二端分别连接;
所述复位开关的第二端与所述第三电容的第二端、所述第一运算放大器的输出端、所述电容积分单元中的保持缓冲模块分别连接;
所述第一运算放大器的同相端接收所述共模电压。
6.根据权利要求5所述的转换电路,其特征在于,所述保持缓冲模块包括:采样保持开关、第四电容、第二运算放大器;
所述采样保持开关的第一端与所述复位开关的第二端、所述第三电容的第二端、所述第一运算放大器的输出端分别连接;
所述采样保持开关的第二端与所述第四电容的第一端连接;
所述第四电容的第二端与所述第二运算放大器的同相端连接;
所述第二运算放大器的反相端与所述第二运算放大器的输出端连接。
7.根据权利要求6所述的转换电路,其特征在于,所述第三控制开关受控于第一控制信号,所述第四控制开关受控于第二控制信号;
所述第一控制开关受控于所述第一控制信号的延迟信号,所述第二控制开关受控于所述第二控制信号的延迟信号;
所述第七控制开关受控于第三控制信号,所述第八控制开关受控于第四控制信号;
所述第五控制开关受控于所述第三控制信号的延迟信号,所述第六控制开关受控于所述第四控制信号的延迟信号。
8.根据权利要求7所述的转换电路,其特征在于,所述第一控制信号和所述第二控制信号为两相不交叠信号;
所述第三控制信号和所述第四控制信号为两相不交叠信号;
所述第一控制信号和所述第四控制信号的控制时序相同;
所述第二控制信号和所述第三控制信号的控制时序相同。
9.根据权利要求7所述的转换电路,其特征在于,所述多复位开关受控于复位信号;
所述采样保持开关受控于采样保持信号;
在粗转换使能信号为高电平期间,细转换使能信号、所述复位信号以及所述采样保持信号均为低电平;
在所述细转换使能信号为高电平期间,所述粗转换使能信号、所述复位信号以及所述采样保持信号均为低电平;
在所述复位信号为高电平期间,所述粗转换使能信号、所述细转换使能信号以及所述采样保持信号均为低电平;
在所述采样保持信号为高电平期间,所述粗转换使能信号、所述细转换使能信号以及所述复位信号均为低电平;
其中,在所述粗转换使能信号为高电平期间,所述第一采样转移模块和所述第二采样转移模块交替采样,当所述第一采样转移模块向所述积分模块进行电荷转移时,所述第二采样转移模块进行采样;
在所述细转换使能信号为高电平期间,所述第一采样转移模块采样,并在采样结束后向所述积分模块进行电荷转移。
10.一种数模转换器,其特征在于,所述数模转换器包括:如权利要求1-9任一所述的转换电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110431548.1A CN113162623B (zh) | 2021-04-21 | 2021-04-21 | 一种基于电阻分压和电容积分的转换电路和数模转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110431548.1A CN113162623B (zh) | 2021-04-21 | 2021-04-21 | 一种基于电阻分压和电容积分的转换电路和数模转换器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113162623A true CN113162623A (zh) | 2021-07-23 |
CN113162623B CN113162623B (zh) | 2023-10-20 |
Family
ID=76867902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110431548.1A Active CN113162623B (zh) | 2021-04-21 | 2021-04-21 | 一种基于电阻分压和电容积分的转换电路和数模转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113162623B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114117986A (zh) * | 2022-01-29 | 2022-03-01 | 深圳市芯茂微电子有限公司 | 一种运算器 |
CN114172517A (zh) * | 2021-08-18 | 2022-03-11 | 北京大学 | 一种红外读出电路和模数转换器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103618553A (zh) * | 2013-11-26 | 2014-03-05 | 苏州贝克微电子有限公司 | 一种经改良的完全精确的三角积分调制器 |
CN105188204A (zh) * | 2015-08-26 | 2015-12-23 | 中国科学院上海高等研究院 | 用于amoled列驱动电路的数模转换电路及方法 |
CN108540135A (zh) * | 2018-04-24 | 2018-09-14 | 京东方科技集团股份有限公司 | 一种数模转换器及转换电路 |
-
2021
- 2021-04-21 CN CN202110431548.1A patent/CN113162623B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103618553A (zh) * | 2013-11-26 | 2014-03-05 | 苏州贝克微电子有限公司 | 一种经改良的完全精确的三角积分调制器 |
CN105188204A (zh) * | 2015-08-26 | 2015-12-23 | 中国科学院上海高等研究院 | 用于amoled列驱动电路的数模转换电路及方法 |
CN108540135A (zh) * | 2018-04-24 | 2018-09-14 | 京东方科技集团股份有限公司 | 一种数模转换器及转换电路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114172517A (zh) * | 2021-08-18 | 2022-03-11 | 北京大学 | 一种红外读出电路和模数转换器 |
CN114172517B (zh) * | 2021-08-18 | 2024-05-28 | 北京大学 | 一种红外读出电路和模数转换器 |
CN114117986A (zh) * | 2022-01-29 | 2022-03-01 | 深圳市芯茂微电子有限公司 | 一种运算器 |
Also Published As
Publication number | Publication date |
---|---|
CN113162623B (zh) | 2023-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5710563A (en) | Pipeline analog to digital converter architecture with reduced mismatch error | |
US7307572B2 (en) | Programmable dual input switched-capacitor gain stage | |
US6967611B2 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
US20130009796A1 (en) | Clock generator circuit for successive approximatiom analog to-digital converter | |
US7443333B2 (en) | Single stage cyclic analog to digital converter with variable resolution | |
WO2021056980A1 (zh) | 一种面向卷积神经网络的双相系数可调模拟乘法计算电路 | |
EP1039642B1 (en) | Analog-digital converter with single-ended input | |
CN113162623B (zh) | 一种基于电阻分压和电容积分的转换电路和数模转换器 | |
CN102594353A (zh) | 一种数模转换器及逐次逼近存储转换器 | |
JP2002094377A (ja) | アナログ/ディジタル変換器 | |
WO2009099700A2 (en) | Analog-to-digital converter with variable gain and method thereof | |
CN108306644B (zh) | 基于10位超低功耗逐次逼近型模数转换器前端电路 | |
US8823566B2 (en) | Analog to digital conversion architecture and method with input and reference voltage scaling | |
US5541602A (en) | Multi-phased pipeland analog to digital converter | |
CN106301376B (zh) | 一种比较器偏置电流可调的低功耗逐次逼近型模数转换器 | |
US5014055A (en) | Analog-to-digital converter and method of use utilizing charge redistribution | |
CN113114257B (zh) | 次高位超前逐次逼近模数转换器及控制方法 | |
US9590653B2 (en) | Method and device for use in analog-to-digital conversion | |
US9197231B1 (en) | Systems and methods for data conversion | |
CA2494264C (en) | Switched capacitor system, method, and use | |
CN112994699B (zh) | 失调校准装置、逐次逼近型模数转换装置及失调校准方法 | |
CN109756228B (zh) | 一种多通道sar-adc电路的通道转换控制方法 | |
CN109802680B (zh) | 一种基于分数基准的电容阵列及模数转换器 | |
WO2008109107A1 (en) | Charge-domain pipelined charge-redistribution analog-to-digital converter | |
JP2019186841A (ja) | Ad変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |