CN110311637B - 一种提高仪表放大器共模抑制比的改良电路 - Google Patents

一种提高仪表放大器共模抑制比的改良电路 Download PDF

Info

Publication number
CN110311637B
CN110311637B CN201910593705.1A CN201910593705A CN110311637B CN 110311637 B CN110311637 B CN 110311637B CN 201910593705 A CN201910593705 A CN 201910593705A CN 110311637 B CN110311637 B CN 110311637B
Authority
CN
China
Prior art keywords
voltage
common
grid
resistor
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910593705.1A
Other languages
English (en)
Other versions
CN110311637A (zh
Inventor
汪鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3Peak Inc
Original Assignee
3Peak Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3Peak Inc filed Critical 3Peak Inc
Priority to CN201910593705.1A priority Critical patent/CN110311637B/zh
Publication of CN110311637A publication Critical patent/CN110311637A/zh
Application granted granted Critical
Publication of CN110311637B publication Critical patent/CN110311637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭示了一种提高仪表放大器共模抑制比的改良电路，由n+1个电阻、trim压控开关单元和高压选择单元构成，其中n+1个电阻顺序串联且电阻R1的一端接入电阻R3、R4之间的节点A、电阻Rn+1的一端接入电阻R3远离电阻R4的另一端；该trim压控开关单元包括n对MOS管、第一栅极支路和第二栅极支路，每一对MOS管的MNi和MPi共源共漏相接于电阻Ri的两端，全部MOS管MNi的共栅极接入第二栅极支路的高压节点B，全部MOS管MPi的共栅极接入第一栅极支路的低压节点C，通过开关电压控制调节串联的电阻。该改良电路可应用于高共模和高压INA电路中并得到高的共模抑制比，而且采用trim开关电压控制，兼容了传统CMOS的加工工艺的同时避免使用高压器件，从而减小了芯片的面积需求。

Description

一种提高仪表放大器共模抑制比的改良电路
技术领域
本发明涉及一种放大器性能改良设计，尤其涉及一种面向仪表放大器得到较高共模抑制比输出性能的电路结构改良。
背景技术
仪表放大器是一种差分放大器的改良应用，其特性包括非常低的直流偏移、低漂移、低噪声、非常高的开环增益、非常大的共模抑制比、高输入阻抗。因此，仪表放大器常常用于需要精确性和稳定性非常高的电路。
为了进一步追求更高的共模抑制比，需要放大器输入端两侧的电阻高度匹配，即参考电压VREF侧的电阻需要匹配输出VOUT侧的电阻阻值，使两者相等。由于电阻匹配的幅度相对很小，因此参考电压VREF侧常采用接近另侧的固定阻值电阻及可调电阻串联构成。然而，直接采用该种可调电阻，需要采用激光trim工艺，不但生产工序复杂，而且无法与传统CMOS工艺相兼容，成品难度及成本均很大。
发明内容
本发明的目的旨在提出一种提高仪表放大器共模抑制比的改良电路，可靠实现电阻匹配的同时使得trim调节中MOS器件均为低压差，并以此兼容CMOS工艺。
本发明实现上述目的的技术解决方案是，一种提高仪表放大器共模抑制比的改良电路，基于仪表放大器正极输入端与参考电压VREF之间的串联电阻R3、R4而接设，其特征在于：所述改良电路由n+1个电阻、trim压控开关单元和高压选择单元构成，其中n+1个电阻顺序串联且电阻R1的一端接入电阻R3、R4之间的节点A、电阻Rn+1的一端接入电阻R3远离电阻R4的另一端；
所述trim压控开关单元包括n对MOS管、第一栅极支路和第二栅极支路，每一对MOS管的MNi和MPi共源共漏相接于电阻Ri的两端，第一栅极支路为NMOS管的串联电路且临近高压端的NMOS管栅极接入节点A，第二栅极支路为PMOS管的串联电路且临近低压端的PMOS管栅极接入节点A，全部MOS管MNi的共栅极接入第二栅极支路的高压节点B，全部MOS管MPi的共栅极接入第一栅极支路的低压节点C，i=1,2,3,…,n，n为大于1的自然数。
进一步地，所述第一栅极支路和第二栅极支路的高压端均接入高压选择单元的输出取电，所述高压选择单元选择仪表放大器输入的共模电压与系统电压AVDD相对高的一个为输出。
更进一步地，所述高压选择单元由比较器和电流源构成，其中仪表放大器输入的共模电压接入比较器的负极输入端并通过电流源接地，系统电压AVDD接入比较器的正极输入端，比较器输出比较结果。
进一步地，所述第一栅极支路由三个NMOS管构成相接构成，其中临近高压端的NMOS管源极与中间位置的NMOS管栅极、漏极共联，中间位置的NMOS管源极与临近低压端的NMOS管栅极、漏极共联，临近低压端的NMOS管源极为低压节点C并通过电流源接地。
进一步地，所述第二栅极支路由三个PMOS管构成相接构成，其中临近高压端的PMOS管源极为高压节点B并通过电流源接入高压端，中间位置的PMOS管源极与临近高压端的PMOS管栅极、漏极共联，临近低压端的PMOS管源极与中间位置的PMOS管栅极、漏极共联。
进一步地，所述n+1个电阻均为poly电阻。
应用本发明的电路结构改良设计，具备突出的实质性特点和显著的进步性：该改良电路可应用于高共模和高压INA电路中并得到高的共模抑制比，而且采用trim开关电压控制，一方面兼容了传统CMOS的加工工艺，另一方面避免使用高压器件，从而减小了芯片的面积需求。
附图说明
图1是本发明仪表放大器的改良电路结构示意图。
图2是本发明仪表放大器所用高压选择单元的电路结构示意图。
具体实施方式
以下便结合实施例附图，对本发明的具体实施方式作进一步的详述，以使本发明技术方案更易于理解、掌握，从而对本发明的保护范围做出更为清晰的界定。
本发明设计者针对现有高共模和高压INA电路要求得到高共模抑制比的需要，针对放大器电路中输出端与参考电压端电阻匹配的客观要求，综合多年从事本行业之经验，创新提出了一种改良的电路结构，致力于兼容CMOS工艺且以及减小芯片占用面积。
为更具象化地理解，如图1所示的本发明改良电路之实施例结构示意图可见。该改良电路，基于仪表放大器正极输入端与参考电压VREF之间的串联电阻R3、R4而接设。图示可见，该仪表放大器的正负极输入端分别接输入IN+、IN-，且负极输入端通过电阻R2与放大器输出VOUT反馈相连，正极输入端通过串联的电阻R3、R4与参考电压VREF相连。从输入输出关系来看，该输出电压VOUT=(IN+ - IN-)*Gain+VREF，即差模增益后与参考电压的和，其中Gain为OP放大器的增益。因此，在该放大器运行过程中，需要电阻R3、R4的阻值和与电阻R2的阻值相匹配，而单独微调电阻R3或R4的性能输出和成本很难兼容。
从本发明的创新改良来看，该改良电路由n+1个电阻、trim压控开关单元和高压选择单元构成，其中n+1个电阻R1、……、Rn、Rn+1顺序串联且电阻R1的一端接入电阻R3、R4之间的节点A、电阻Rn+1的一端接入电阻R3远离电阻R4的另一端。作为与电阻R2匹配的对象为该增加并重接构成的电池组合，如图中圈标记的电阻R5所示。该n+1个电阻均为poly电阻，从而兼容CMOS工艺。
在上述电阻重构的基础上，接下来所要做的是如何实现电阻R5匹配R2的微调。因为图1所示的放大器电路中，其共模抑制比CMRR与两者的失配有关，参见以下公式：
Figure DEST_PATH_IMAGE002
，可见需要实现电阻R5与电阻R2阻值的一致，才能获得理想高的CMRR。而其中电阻R5的等效阻值计算公式为：
R5=R3+R4*(R<N+1>+Rn+……+R1)/(R4+ R<N+1>+Rn+……+R1)。由此，通过trim开关电压控制，可以改变括号中串联电阻的阻值，继而实现高精度微调电阻R5。
上述该trim压控开关单元包括n对MOS管、第一栅极支路和第二栅极支路，每一对MOS管的MNi和MPi共源共漏相接于电阻Ri的两端，第一栅极支路为NMOS管的串联电路且临近高压端的NMOS管栅极接入节点A，第二栅极支路为PMOS管的串联电路且临近低压端的PMOS管栅极接入节点A，全部MOS管MNi的共栅极接入第二栅极支路的高压节点B，全部MOS管MPi的共栅极接入第一栅极支路的低压节点C，i=1,2,3,…,n，n为大于1的自然数。
该第一栅极支路和第二栅极支路的高压端均接入高压选择单元的输出取电，而高压选择单元选择仪表放大器输入的共模电压与系统电压AVDD相对高的一个为输出。特别地，该高压选择单元由比较器和电流源构成，其中仪表放大器输入的共模电压接入比较器的负极输入端并通过电流源接地，系统电压AVDD接入比较器的正极输入端，比较器输出比较结果。
如图1所示更具体地，该第一栅极支路由三个NMOS管构成相接构成，其中临近高压端的NMOS管源极与中间位置的NMOS管栅极、漏极共联，中间位置的NMOS管源极与临近低压端的NMOS管栅极、漏极共联，临近低压端的NMOS管源极为低压节点C并通过电流源接地。该第二栅极支路由三个PMOS管构成相接构成，其中临近高压端的PMOS管源极为高压节点B并通过电流源接入高压端，中间位置的PMOS管源极与临近高压端的PMOS管栅极、漏极共联，临近低压端的PMOS管源极与中间位置的PMOS管栅极、漏极共联。
综上结合图示的实施例详述，应用本发明的改良电路设计，具备突出的实质性特点和显著的进步性：该改良电路可应用于高共模和高压INA电路中并得到高的共模抑制比，而且采用trim开关电压控制，一方面兼容了传统CMOS的加工工艺，另一方面避免使用高压器件，从而减小了芯片的面积需求。
以上详细描述了本发明的优选实施方式，但是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内进行修改或者等同变换，均应包含在本发明的保护范围之内。

Claims (6)

1.一种提高仪表放大器共模抑制比的改良电路，基于仪表放大器正极输入端与参考电压VREF之间的串联电阻R3、R4而接设，其特征在于：所述改良电路由n+1个电阻、trim压控开关单元和高压选择单元构成，其中n+1个电阻顺序串联且电阻R1的一端接入电阻R3、R4之间的节点A、电阻Rn+1的一端接入电阻R3远离电阻R4的另一端；
所述trim压控开关单元包括n对MOS管、第一栅极支路和第二栅极支路，每一对MOS管的MNi和MPi共源共漏相接于电阻Ri的两端，第一栅极支路为NMOS管的串联电路且临近高压端的NMOS管栅极接入节点A，第二栅极支路为PMOS管的串联电路且临近低压端的PMOS管栅极接入节点A，全部MOS管MNi的共栅极接入第二栅极支路的高压节点B，全部MOS管MPi的共栅极接入第一栅极支路的低压节点C，
i=1,2,3,…,n，n为大于1的自然数；
所述第一栅极支路和第二栅极支路的高压端均接入高压选择单元的输出取电。
2.根据权利要求1所述提高仪表放大器共模抑制比的改良电路，其特征在于：所述高压选择单元选择仪表放大器输入的共模电压与系统电压AVDD相对高的一个为输出。
3.根据权利要求2所述提高仪表放大器共模抑制比的改良电路，其特征在于：所述高压选择单元由比较器和电流源构成，其中仪表放大器输入的共模电压接入比较器的负极输入端并通过电流源接地，系统电压AVDD接入比较器的正极输入端，比较器输出比较结果。
4.根据权利要求1所述提高仪表放大器共模抑制比的改良电路，其特征在于：所述第一栅极支路由三个NMOS管相接构成，其中临近高压端的NMOS管源极与中间位置的NMOS管栅极、漏极共联，中间位置的NMOS管源极与临近低压端的NMOS管栅极、漏极共联，临近低压端的NMOS管源极为低压节点C并通过电流源接地。
5.根据权利要求1所述提高仪表放大器共模抑制比的改良电路，其特征在于：所述第二栅极支路由三个PMOS管相接构成，其中临近高压端的PMOS管源极为高压节点B并通过电流源接入高压端，中间位置的PMOS管源极与临近高压端的PMOS管栅极、漏极共联，临近低压端的PMOS管源极与中间位置的PMOS管栅极、漏极共联，临近低压端的PMOS管的漏极接地电位。
6.根据权利要求1所述提高仪表放大器共模抑制比的改良电路，其特征在于：所述n+1个电阻均为poly电阻。
CN201910593705.1A 2019-07-03 2019-07-03 一种提高仪表放大器共模抑制比的改良电路 Active CN110311637B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910593705.1A CN110311637B (zh) 2019-07-03 2019-07-03 一种提高仪表放大器共模抑制比的改良电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910593705.1A CN110311637B (zh) 2019-07-03 2019-07-03 一种提高仪表放大器共模抑制比的改良电路

Publications (2)

Publication Number Publication Date
CN110311637A CN110311637A (zh) 2019-10-08
CN110311637B true CN110311637B (zh) 2022-08-09

Family

ID=68078785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910593705.1A Active CN110311637B (zh) 2019-07-03 2019-07-03 一种提高仪表放大器共模抑制比的改良电路

Country Status (1)

Country Link
CN (1) CN110311637B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110837016B (zh) * 2019-11-19 2021-09-10 思瑞浦微电子科技（苏州）股份有限公司 精密匹配电阻阵列及其校准方法
CN114091397A (zh) * 2021-11-09 2022-02-25 重庆中科渝芯电子有限公司 一种应用于高精度高共模差动放大器的电阻版图排布结构及修调方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3453554A (en) * 1968-08-05 1969-07-01 Beckman Instruments Inc High performance circuit instrumentation amplifier with high common mode rejection
CN104320096A (zh) * 2014-10-04 2015-01-28 复旦大学 一种微电流、电流反馈的斩波调制仪表放大器
CN109873614A (zh) * 2019-01-03 2019-06-11 重庆邮电大学 一种高共模抑制比的电流反馈型仪表放大器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3453554A (en) * 1968-08-05 1969-07-01 Beckman Instruments Inc High performance circuit instrumentation amplifier with high common mode rejection
CN104320096A (zh) * 2014-10-04 2015-01-28 复旦大学 一种微电流、电流反馈的斩波调制仪表放大器
CN109873614A (zh) * 2019-01-03 2019-06-11 重庆邮电大学 一种高共模抑制比的电流反馈型仪表放大器

Also Published As

Publication number Publication date
CN110311637A (zh) 2019-10-08

Similar Documents

Publication Publication Date Title
EP3113359B1 (en) Amplifier arrangement
CN110311637B (zh) 一种提高仪表放大器共模抑制比的改良电路
CN104242830B (zh) 基于有源电感的可重配置超宽带低噪声放大器
JPH07307624A (ja) 低電圧高速動作のｃｍｏｓ演算増幅器
CN109546981B (zh) 差分输入电路及放大电路、显示装置
CN112994625B (zh) 一种零温漂可变摆幅的运算放大器
CN112039444B (zh) 一种提升正温度系数变化范围的增益放大器
JPH10303664A (ja) 可変利得増幅器
CN103312282A (zh) 偏压生成电路和差动电路
JP2017011396A (ja) 演算増幅回路
CN112825476B (zh) 一种运算放大器
US9473122B1 (en) Rail-to-rail input stage circuit with constant transconductance
CN111384940A (zh) 一种高线性度宽摆幅cmos电压跟随器
CN107193317A (zh) 稳压器
CN216649632U (zh) 低失配运算放大器、带隙基准电路以及芯片
CN113671236B (zh) 一种应用于负载电阻的电流检测电路和设备
CN106656078B (zh) 带电感双电源供电的运算放大器及模数转换器
EP0765543B1 (en) Differential amplifier with common-mode rejection for low supply voltages
CN211089632U (zh) 一种高线性度宽摆幅cmos电压跟随器
CN113741617A (zh) 一种基于差分运放控制的电流镜电路
CN113612449A (zh) 一种运算放大器电路
CN108075739B (zh) 可变增益放大器
CN103797712A (zh) 高速放大器
CN112511110A (zh) 一种高线性度可编程增益放大器
CN205507607U (zh) 一种双用途电流源产生器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant