CN110301048A - 用于功率放大器的具有多个基极台面和功率级的异质结双极晶体管单位单元 - Google Patents

用于功率放大器的具有多个基极台面和功率级的异质结双极晶体管单位单元 Download PDF

Info

Publication number
CN110301048A
CN110301048A CN201780086929.2A CN201780086929A CN110301048A CN 110301048 A CN110301048 A CN 110301048A CN 201780086929 A CN201780086929 A CN 201780086929A CN 110301048 A CN110301048 A CN 110301048A
Authority
CN
China
Prior art keywords
table top
base stage
bipolar transistor
unit cell
heterojunction bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780086929.2A
Other languages
English (en)
Other versions
CN110301048B (zh
Inventor
陶耿名
杨斌
李夏
M·米兰达·科巴兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN110301048A publication Critical patent/CN110301048A/zh
Application granted granted Critical
Publication of CN110301048B publication Critical patent/CN110301048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

一种异质结双极晶体管单位单元可以包括化合物半导体衬底(502)。异质结双极晶体管单元包括在化合物半导体衬底上的多个基极台面(514、512和544、542)。基极台面包括在化合物半导体衬底上的集电极区域(514，544)和在集电极区域上的基极区域(512，542)。异质结双极晶体管单元还包括在每个基极台面上的单发射极台面(520，550)。在集电极基极结处生成的热量(HS)可以被更有效地耗散。在基极台面之间，设置有集电极接触件(CC)或电介质。

Description

用于功率放大器的具有多个基极台面和功率级的异质结双极 晶体管单位单元
相关申请的交叉引用
本申请要求于2017年2月22日提交的题为“NOVEL HETEROJUNCTION BIPOLARTRANSISTOR STRUCTURE”的美国临时专利申请No.62/462,280的权益，其公开内容明确地通过引用整体并入本文。
技术领域
本公开总体上涉及化合物半导体器件，并且更具体地涉及用于功率放大器的异质结双极晶体管单位单元(unit cell)和功率级。
背景技术
无线通信系统中的无线设备(例如，蜂窝电话或智能电话)可以包括用于发射和接收针对双向通信的数据的射频(RF)收发器。移动RF收发器可以包括用于数据发射的发射部分和用于数据接收的接收部分。对于数据发射，发射部分可以用数据调制RF载波信号以获取调制的RF信号，放大调制的RF信号以获取具有适当输出功率电平的放大的RF信号，并且经由天线向基站发射放大的RF信号。对于数据接收，接收部分可以经由天线获取接收的RF信号，并且可以放大和处理接收的RF信号以恢复由基站发送的数据。
移动RF收发器的发射部分可以放大和发射通信信号。发射部分可以包括用于放大和发射通信信号的一个或多个电路。放大器电路可以包括一个或多个放大器级，放大器级可以具有一个或多个驱动器级和一个或多个功率放大器级。每个放大器级包括以各种方式配置为放大通信信号的一个或多个晶体管。被配置为放大通信信号的晶体管通常被选择为在基本上更高的频率下操作以支持通信增强，诸如载波聚合。这些晶体管通常使用化合物半导体晶体管来实现，诸如双极结型晶体管(BJT)、异质结双极晶体管(HBT)等。
移动RF收发器中的载波聚合的实现使得无线载波能够通过同时使用针对单个通信流的多个频率来最大化可用带宽。虽然向最终用户提供了增加的数据量，但是载波聚合的成功实现使移动RF收发器中的功率放大器的热功率规范复杂化。这些热功率规范进一步复杂，因为RF功率放大器通常不使用CMOS(互补金属氧化物半导体)工艺制造。而是，RF功率放大器通常使用列III和列V(III-V)或列II和列IV(II-VI)化合物半导体材料制造，这些材料通常表现出差的导热能力。因此，难以满足诸如基于异质结双极晶体管(HBT)的功率放大器等III-V或II-VI化合物半导体器件中的热功率规范。
衬底衬底衬底衬底衬底衬底衬底衬底衬底
附图说明
图1示出了半导体晶片的透视图。
图2示出了管芯的横截面视图。
图3示出了示例性无线设备的框图。
图4A和4B示出了具有遭受差的散热的双发射极结构的异质结双极晶体管(HBT)的俯视图和横截面视图。
图5A和5B示出了根据本公开的各方面的具有改善的热稳定性的单发射极结构的异质结双极晶体管(HBT)的横截面视图和俯视图。
图6示出了根据本公开的各方面的异质结双极晶体管(HBT)功率放大器的异质结双极晶体管单位单元。
图7示出了根据本公开的其他方面的异质结双极晶体管(HBT)功率放大器的异质结双极晶体管单位单元。
图8示出了根据本公开的各方面的制造异质结双极晶体管(HBT)单位单元的方法
图9是示出其中可以有利地采用本公开的一个方面的示例性无线通信系统的框图。
图10是示出用于电路、布局和逻辑设计的设计工作站的框图。
发明内容
一种异质结双极晶体管单位单元可以包括化合物半导体衬底。异质结双极晶体管单元还可以包括在化合物半导体衬底上的基极台面。基极台面可以包括在化合物半导体衬底上的集电极区域和在集电极区域上的基极区域。异质结双极晶体管单元还可以包括在基极台面上的单发射极台面。
一种异质结双极晶体管单位单元可以包括化合物半导体衬底。异质结双极晶体管还可以包括在化合物半导体衬底上的第一基极台面。异质结双极晶体管还可以包括在第一基极台面上的第一发射极台面。异质结双极晶体管还可以包括在化合物半导体衬底上并且与第一基极台面间隔开的第二基极台面。异质结双极晶体管还可以包括在第二基极台面上的第二发射极台面。
一种功率放大器可以包括多个异质结双极晶体管单位单元。异质结双极晶体管单位单元可以包括多个异质结双极晶体管单位单元中的每个。异质结双极晶体管单位单元还可以包括化合物半导体衬底。异质结双极晶体管单位单元还可以包括在化合物半导体衬底上的基极台面。异质结双极晶体管单位单元还可以包括在基极台面上的单发射极台面。
一种制造异质结双极晶体管单位单元的方法可以包括仅制造单发射极台面。该方法还可以包括制造支撑发射极台面的基极台面。基极台面布置在化合物半导体衬底上。
这已经相当广泛地概述了本公开的特征和技术优点，以便可以更好地理解随后的详细描述。下面将描述本公开的附加特征和优点。本领域技术人员应当理解，本公开可以容易地用作修改或设计用于实现本公开的相同目的的其他结构的基础。本领域技术人员还应当认识到，这种等效构造没有脱离所附权利要求中阐述的本公开的教导。当结合附图考虑时，从以下描述将更好地理解被认为是本公开的特征的关于其组织和操作方法的新颖特征以及其他目的和优点。然而，应当清楚地理解，提供每个附图仅用于说明和描述的目的，而非旨在作为本公开的范围的定义。
具体实施方式
以下结合附图阐述的详细描述旨在作为各种配置的描述，而非旨在仅表示可以实践所描述的概念的配置。详细描述包括具体细节以用于提供对各种概念的透彻理解的目的。然而，对于本领域技术人员很清楚的是，可以在没有这些具体细节的情况下实践这些概念。在一些实例中，公知的结构和组件以框图形式示出，以避免模糊这些概念。如上所述，术语“和/或”的使用旨在表示“包括性的或”，并且术语“或”的使用旨在表示“排他性的或”。
贯穿本说明书使用的术语“示例性”表示“用作示例、实例或说明”，并且不应当被解释为比本公开的其他方面优选或有利。在整个说明书中使用的术语“耦合”表示“通过中间连接(例如，开关)、电气、机械或其他方式直接或间接地连接”，并且不必限于物理连接。附加地，连接可以使得物体永久地连接或可释放地连接。连接可以通过开关。
由于成本和功耗考虑，移动射频(RF)芯片设计(例如，移动RF收发器)的制造在深亚微米工艺节点处变得复杂。移动RF收发器可以包括用于数据发射的发射部分和用于数据接收的接收部分。对于数据发射，发射部分可以用数据调制RF载波信号以获取调制的RF信号，放大调制的RF信号以获取具有适当输出功率电平的放大的RF信号，并且经由天线向基站发射放大的RF信号。对于数据接收，接收部分可以经由天线获取接收的RF信号，并且可以放大和处理接收的RF信号以恢复由基站发送的数据。
虽然向最终用户提供了增加的数据量，但是载波聚合的成功实现使移动RF收发器中的功率放大器的热规范复杂化。例如，在移动RF收发器中，通信信号被发射部分放大和发射。发射部分可以包括放大和发射通信信号的一个或多个电路。放大器电路可以包括一个或多个放大器级，放大器级可以具有一个或多个驱动器级和一个或多个功率放大器级。每个放大器级可以包括以各种方式配置为放大通信信号的一个或多个晶体管。然而，被配置为放大通信信号的晶体管通常被选择为在基本上更高的频率下操作，这进一步使热功率规范复杂化。
这些热功率规范进一步复杂，因为RF功率放大器通常不使用CMOS(互补金属氧化物半导体)工艺制造。由于列III和列V(III-V)或列II和列IV(II-VI)化合物半导体材料表现出较差的导热能力，因此很难满足诸如基于异质结双极晶体管(HBT)的功率放大器等的III-V或II-VI化合物半导体器件中的热功率规范。
双极晶体管(也称为双极结型晶体管(BJT))是一种使用空穴和电子载流子两者的晶体管。双极晶体管在集成电路中制造，并且还用作个体的组件。双极晶体管被设计用于放大功率。双极晶体管的这一基本功能使其成为用于实现放大器和开关的合理选择。结果，双极晶体管广泛用于电子设备，诸如蜂窝电话、音频放大器和无线电发射器。
异质结双极晶体管(HBT)是一种双极晶体管，其使用不同的半导体材料作为器件的发射极区域和基极区域，从而产生异质结。异质结双极晶体管可以使用III-V族化合物半导体材料、II-VI族化合物半导体材料或其他类似的化合物半导体材料。III-V族(和II-VI族)化合物半导体材料通常表现出高载流子迁移率和直接能隙。异质结双极晶体管通过支持基本上更高的频率(例如，高达几百千兆赫兹(GHz))来改进双极晶体管。因此，异质结双极晶体管通常用于高速电路，诸如在移动RF收发器中包括RF功率放大器的RF芯片设计。
异质结双极晶体管(HBT)集成电路(HBT芯片)可以包括HBT以提供功率放大器。不幸的是，移动电话中的3G/4G HBT功率放大器可能会遇到热量问题。特别地，设计基于HBT的功率放大器的一个重大挑战是热稳定性，这可能会降低安全工作区域的尺寸。结果，对于基于HBT的功率放大器来说，散热越来越成问题。实际上，基于HBT的功率放大器使用的化合物半导体材料可能导致局部热点(thermal hot spot)。
基于HBT的功率放大器的一种配置包括由化合物半导体衬底(例如，GaAs)支撑的基极台面。基极台面可以支持双发射极台面。如上所述，在HBT集电极内部可能生成大量的热量，例如，在基于HBT的功率放大器的发射极/基极区域下面。在基于HBT的功率放大器的这种配置中，在由基极台面支撑的每个双发射极台面下面、在基极台面中生成大量的热量。特别地，每个双发射极台面下方的热源之间的强热耦合进一步增加了基于HBT的功率放大器的结温。
本公开的各方面可以通过制造如下的用于基于HBT的功率放大器的HBT单位单元来解决该问题，该HBT单位单元是通过将基极台面分开以形成单发射极结构来制造的，从而消除或至少减少了基极台面中的热源的热耦合。在本公开的各方面，HBT单位单元可以包括支持基极台面的化合物半导体衬底。在这种配置中，基极台面被分开以支持在基极台面上的单发射极台面，其可以被称为单发射极结构。可以通过减少基极台面中的热源的热耦合来改善单发射极结构中的散热。
图1示出了半导体晶片的透视图。晶片100可以是半导体晶片，或者可以是在晶片100的表面上具有一层或多层半导体材料的衬底材料。当晶片100是半导体材料时，它可以使用Czochralski工艺从晶种生长，其中将晶种浸入半导体材料的熔浴中并且缓慢旋转并且从浴中移出。然后熔融的材料以晶体的取向结晶到晶种上。
晶片100可以是复合材料(诸如砷化镓(GaAs)或氮化镓(GaN))、三元材料(诸如砷化铟镓(InGaAs))、四元材料、或可以是用于其他半导体材料的衬底材料的任何材料。尽管很多材料本质上可以是结晶的，但是多晶或非晶材料也可以用于晶片100。
可以向晶片100或耦合到晶片100的层提供使晶片100更导电的材料。例如而非限制，硅晶片可以将磷或硼添加到晶片100以允许电荷在晶片100中流动。这些添加剂被称为掺杂剂，并且在晶片100或晶片100的部分内提供额外的电荷载流子(电子或空穴)。通过选择提供额外电荷载流子的区域，来提供哪种类型的电荷载流子，以及晶片100中的附加电荷载流子的量(密度)，可以在晶片100中或晶片100上形成不同类型的电子器件。
晶片100具有指示晶片100的晶体取向的取向102。取向102可以是晶片100的平坦边缘，如图1所示，或者可以是用于说明晶片100的晶体取向的凹口或其他标记。取向102可以指示晶片100中的晶格的平面的米勒指数。
一旦根据需要处理晶片100，就沿着切割线104分割晶片100。切割线104指示晶片100将被分开或分成片的位置。切割线104可以限定已经在晶片100上制造的各种集成电路的轮廓。
一旦限定了切割线104，就可以将晶片100锯切或以其他方式分成片以形成管芯106。管芯106中的每个可以是具有很多器件的集成电路，或者可以是单个电子器件。管芯106的物理尺寸(也可以称为芯片或半导体芯片)至少部分取决于将晶片100分成特定尺寸的能力、以及管芯106被设计为包含的各个器件的数目。
一旦将晶片100分离成一个或多个管芯106，就可以将管芯106安装到封装中以允许访问在管芯106上制造的器件和/或集成电路。封装可以包括单列直插式封装、双列直插式封装、主板封装、倒装芯片封装、铟点/凸点封装、或提供对管芯106的访问的其他类型的器件。管芯106也可以通过引线键合、探针或其他连接直接访问，而不需要将管芯106安装到单独的封装中。
图2示出了管芯106的横截面视图。在管芯106中，可以存在衬底200，衬底200可以是半导体材料，和/或可以用作电子器件的机械支撑。衬底200可以是掺杂的半导体衬底，其具有遍及衬底200存在的电子(指定为N沟道)或空穴(指定为P沟道)电荷载流子。随后用载流子离子/原子来掺杂衬底200，这可以改变衬底200的电荷承载能力。备选地，衬底可以是半绝缘衬底，包括化合物半导体晶体管。
在衬底200(例如，半导体衬底)内，可以存在阱202和204，阱202和204可以是场效应晶体管(FET)的源极和/或漏极，或者阱202和/或204可以是鳍结构FET(FinFET)的鳍结构。阱202和/或204也可以是其他器件(例如，电阻器、电容器、二极管或其他电子器件)，这取决于阱202和/或204的结构和其他特性以及衬底200的周围结构。
半导体衬底还可以具有阱206和阱208。阱208可以完全在阱206内，并且在一些情况下，可以形成双极结晶体管(BJT)、异质结双极晶体管(HBT)、或其他类似的化合物半导体晶体管。阱206还可以用作隔离阱以将阱208与管芯106内的电场和/或磁场隔离。
可以将层(例如，210至214)添加到管芯106。层210可以是例如氧化物或绝缘层，其可以将井(例如，202-208)彼此隔离或与管芯106上的其他器件隔离。在这种情况下，层210可以是二氧化硅、聚合物、电介质或另一电绝缘层。层210也可以是互连层，在这种情况下，它可以包括导电材料，诸如铜、钨、铝、合金、或其他导电或金属材料。
层212也可以是电介质或导电层，这取决于期望的器件特性和/或层(例如，210和214)的材料。层214可以是封装层，其可以保护层(例如，210和212)以及阱202-208和衬底200免受外力。例如而非限制，层214可以是保护管芯106免受机械损坏的层，或者层214可以是保护管芯106免受电磁或辐射损坏的材料层。
在管芯106上设计的电子器件可以包括很多特征或结构组件。例如，管芯106可以暴露于任何数目的方法，以将掺杂剂赋予衬底200、阱202-208、以及层(例如，210-214)(如果需要)。例如而非限制，管芯106可以暴露于离子注入、通过扩散工艺驱动到晶格中的掺杂剂原子的沉积、化学气相沉积、外延生长或其他方法。通过选择性生长、材料选择、和部分层(例如，210-214)的去除，以及通过衬底200和阱202-208的选择性去除、材料选择和掺杂剂浓度，可以在本公开的范围内形成很多不同的结构和电子器件。
此外，可以通过各种工艺选择性地去除或添加衬底200、阱202-208和层(例如，210-214)。化学湿法蚀刻、化学机械平坦化(CMP)、等离子体蚀刻、光致抗蚀剂掩模、镶嵌工艺和其他方法可以产生本公开的结构和器件。本公开的各方面可以涉及减少异质结双极晶体管或其他类似化合物半导体晶体管中的热量。
异质结双极晶体管(HBT)是一种双极晶体管，其使用不同的半导体材料用于器件的发射极区域和基极区域，从而产生异质结。异质结双极晶体管可以使用III-V族化合物半导体材料、II-VI族化合物半导体材料或其他类似的化合物半导体材料。III-V族(和II-VI族)化合物半导体材料通常表现出高载流子迁移率和直接能隙。异质结双极晶体管通过支持基本上更高的频率(例如，高达几百千兆赫兹(GHz))来改进双极晶体管。因此，异质结双极晶体管通常用于高速电路，诸如在移动RF收发器中包括RF功率放大器的RF芯片设计，例如，如图3所示。
图3示出了无线设备300的示例性设计的框图。图3示出了收发器320的示例，收发器320可以是无线收发器(WTR)。通常，发射器330和接收器350中的信号的调节可以由(多个)放大器、(多个)滤波器、上变频器、下变频器等的一个或多个级来执行。这些电路块的布置可以与图3所示的配置不同。此外，图3中未示出的其他电路块也可用于调节发射器330和接收器350中的信号。除非另有说明，否则图3中的任何信号或附图中的任何其他图可以是单端的或差分的。还可以省略图3中的一些电路块。
在图3所示的示例中，无线设备300通常包括收发器320和数据处理器310。数据处理器310可以包括用于存储数据和程序代码的存储器(未示出)，并且通常可以包括模拟和数字处理元件。收发器320可以包括支持双向通信的发射器330和接收器350。通常，无线设备300可以包括用于任何数目的通信系统和频带的任何数目的发射器和/或接收器。收发器320的全部或一部分可以在一个或多个模拟集成电路(IC)、射频(RF)集成电路(RFIC)、混合信号IC等上实现。
可以用超外差架构或直接转换架构来实现发射器或接收器。在超外差架构中，信号在多个阶段中在射频与基带之间进行频率转换，例如，对于接收器，一个阶段中从射频到中频(IF)，然后在另一阶段中从中频到基带。在直接转换架构中，信号在一个阶段中在射频与基带之间进行频率转换。超外差和直接转换架构可以使用不同的电路块和/或具有不同的要求。在图3所示的示例中，发射器330和接收器350用直接转换架构实现。
在发射路径中，数据处理器310处理要发射的数据。数据处理器310还在发射路径中向发射器330提供同相(I)和正交(Q)模拟输出信号。在示例性方面，数据处理器310包括数模转换器(DAC)314a和314b以用于将由数据处理器310生成的数字信号转换成同相(I)和正交(Q)模拟输出信号(例如，I和Q输出电流)用于进一步处理。
在发射器330内，低通滤波器332a和332b分别对同相(I)和正交(Q)模拟发射信号进行滤波，以去除由先前的数模转换引起的不需要的图像。放大器(Amp)334a和334b分别放大来自低通滤波器332a和332b的信号，并且提供同相(I)和正交(Q)基带信号。上变频器340的上变频混频器341a和341b使用来自TX LO信号发生器390的同相(I)和正交(Q)发射(TX)本地振荡器(LO)信号对同相(I)和正交(Q)基带信号进行上变频以提供上变频信号。滤波器342对上变频信号进行滤波以去除由上变频引起的不需要的图像以及接收频带中的噪声。功率放大器(PA)344放大来自滤波器342的信号以获取期望的输出功率电平并且提供发射射频信号。发射射频信号被路由通过双工器/开关346，并且经由天线348发射。
在接收路径中，天线348接收通信信号并且提供接收的射频(RF)信号，接收的射频(RF)信号被路由通过双工器/开关346并且提供给低噪声放大器(LNA)352。双工器/开关346被设计为利用特定接收(RX)操作，以发射(TX)(RX到TX)双工器频率分离，使得RX信号与TX信号隔离。接收的RF信号由LNA 352放大，并且由滤波器354滤波，以获取期望的RF输入信号。下变频混频器361a和361b将滤波器354的输出与来自RX LO信号发生器380的同相(I)和正交(Q)接收(RX)LO信号(即，LO_I和LO_Q)混频，以生成同相(I)和正交(Q)基带信号。同相(I)和正交(Q)基带信号由放大器362a和362b放大，并且进一步由低通滤波器364a和364b滤波，以获取提供给数据处理器310的同相(I)和正交(Q)模拟输入信号。在所示的示例性配置中，数据处理器310包括模数转换器(ADC)316a和316b以用于将模拟输入信号转换为数字信号以供数据处理器310进一步处理。
在图3中，发射本地振荡器(TX LO)信号发生器390生成用于上变频的同相(I)和正交(Q)TX LO信号，同时接收本地振荡器(RX LO)信号发生器380生成用于下变频的同相(I)和正交(Q)RX LO信号。每个LO信号是具有特定基频的周期信号。锁相环(PLL)392从数据处理器310接收定时信息，并且生成用于调节来自TX LO信号发生器390的TX LO信号的频率和/或相位的控制信号。类似地，PLL 382从数据处理器310接收定时信息，并且生成用于调节来自RX LO信号发生器380的RX LO信号的频率和/或相位的控制信号。
无线设备300可以支持载波聚合，并且可以(i)接收由一个或多个单元以不同频率在多个下行链路载波上发射的多个下行链路信号，和/或(ii)在多个上行链路载波上向一个或多个单元发射多个上行链路信号。对于带内载波聚合，传输在相同频带中的不同载波上发送。对于带间载波聚合，传输在不同频带中的多个载波上发送。然而，本领域技术人员将理解，本文中描述的各方面可以在不支持载波聚合的系统、设备和/或架构中实现。
功率放大器344可以包括具有例如驱动器级、功率放大器级或其他组件的一个或多个级，这些级可以被配置为在一个或多个频率上、在一个或多个频带中、以及以一个或多个功率级别放大通信信号。然而，被配置为放大通信信号的晶体管通常被选择为在基本上更高的频率下操作，使得热功率规范复杂化。异质结双极晶体管通过支持基本上更高的频率(例如，高达几百千兆赫兹(GHz))来改进双极晶体管。因此，异质结双极晶体管通常用于高速电路，诸如在移动RF收发器中包括RF功率放大器的指定高功率效率的RF芯片设计。
不幸的是，设计基于HBT的功率放大器的重大挑战是热稳定性，这可能降低安全的操作区域尺寸。也就是说，在基于HBT的功率放大器中散热越来越成问题。特别地，基于HBT的功率放大器使用的化合物半导体材料可能导致局部热点。由于局部热点嵌入器件中，这可能降低冷却热点的能力并且实现低结温。用于实现低结温的传统冷却解决方案包括散热片、散热器和/或改进的印刷电路板。遗憾的是，简单地增加散热器和/或散热器尺寸的传统技术在小型设备(例如，智能手机)中是不切实际的。
基于HBT的功率放大器的一种配置包括支持双发射极台面的基极台面。遗憾的是，在基于HBT的功率放大器的这种配置中，在由基极台面支持的每个双发射极台面下、在基极台面中生成大量的热量。每个双发射极台面下方的热源之间的强热耦合进一步增加了基于HBT的功率放大器的结温。
本公开的各方面可以通过制造如下的用于基于HBT的功率放大器的HBT单位单元来解决该问题，该HBT单位单元是通过将基极台面分开以减少基极台面中的热源的热耦合来制造的。在本公开的各方面，HBT单位单元可以包括支持基极台面的化合物半导体衬底。在这种配置中，基极台面被分开以支持在基极台面上的单发射极台面，其可以被称为单发射极结构。当使用单发射极结构时，例如，如关于图5A和5B所述，通过减少基极台面中的热源的热耦合，可以改善散热。例如，如图8所示的制造异质结双极晶体管单位单元的方法。
图4A和4B示出了具有遭受差的热稳定性的双发射极结构的异质结双极晶体管的横截面视图和俯视图，这可能是由于热耦合引起的结温增加而导致的。
图4A示出了遭受由热源HS的热耦合引起的结温增加的异质结双极晶体管(HBT)器件400。HBT器件400包括由基极台面410支持的双发射极结构420。双发射极结构420包括具有发射极接触件EC的第一发射极台面420-1。此外，双发射极结构420包括也具有发射极接触件EC的第二发射极台面420-2。基极接触件BC位于第一发射极台面420-1与第二发射极台面420-2之间。热源HS被示出为在基极台面410中、在第一发射极台面420-1和第二发射极台面420-2下方。
如图4B所示，基极接触件BC是T形的，包括在集电极接触件CC之间、沿着第一发射极台面420-1和第二发射极台面420-2并且在第一发射极台面420-1和第二发射极台面420-2之间的部分。T形基极接触件BC还包括第二部分，该第二部分在第一发射极台面420-1与第二发射极台面420-2之间、沿着基极台面410的长度行进。尽管描述为T形，但是应当认识到，根据本公开的各方面，基极接触件BC可以布置为其他形状。
再次参考图4A，基极台面410可以包括由集电极414支持的衬底412。基极台面410由化合物半导体衬底402(例如，砷化镓(GaAs))支持。集电极414的集电极接触件CC可以在化合物半导体衬底402上。备选地，集电极接触件CC可以在由化合物半导体衬底402支持的子集电极(未示出)上。还示出了基极台面的宽度以及第一发射极台面420-1和第二发射极台面420-2的宽度。不幸的是，基极台面面积(ABC)与发射极台面面积AE的比率(ABC/AE)大于预定值(例如，2.45)。在这种情况下，基极台面面积与发射极台面积的比率太大而不能降低基极/集电极电容并且改善HBT器件400的增益和效率。
在操作中，由HBT器件400的热源HS生成的热量积聚在HBT器件400的第一发射极台面420-1和第二发射极台面420-2下方。特别地，热量积聚在第一发射极台面420-1和第二发射极台面420-2下方、在基极台面410的连结中(例如，基极412与集电极414之间的连结)。遗憾的是，HBT器件400的热源HS之间的热耦合可能进一步增加基极台面410中的结温。此外，基极台面410和化合物半导体衬底402的化合物半导体材料也可以捕获热量。
代表性地，通过基极台面410和化合物半导体衬底402的化合物半导体材料来增加热源HS的热耦合。也就是说，基极台面410和化合物半导体衬底402的化合物半导体材料的不良导热性抑制了热量从第一发射极台面420-1和第二发射极台面420-2下方的基极台面410的区域耗散。结果，由于HBT器件400的化合物半导体材料的导热性差，热源HS的热耦合增加。这导致过热并且可能损坏HBT器件400，这实质上降低了热稳定性。随着对更高输出功率密度的需求增加，与HBT相关的热问题也将增加。
本公开的各方面可以通过制造如下的用于基于HBT的功率放大器的HBT单位单元来解决该问题，该HBT单位单元是通过将基极台面分开以减少基极台面中的热源的热耦合来制造的。在本公开的各方面，HBT单位单元可以包括支持基极台面的化合物半导体衬底。在这种配置中，基极台面被分开以支持在基极台面上的单发射极台面，其可以被称为单发射极结构。当使用单发射极结构时，例如，如图5A和5B所示，通过减少基极台面中的热源的热耦合，可以改善散热。
图5A和5B示出了根据本公开的各方面的具有单发射极结构的异质结双极晶体管的横截面视图和俯视图。单发射极结构通过降低结温以防止器件击穿来提高热稳定性。更具体地，本公开的各方面可以涉及异质结双极晶体管和相关联的功率放大器(PA)的单位单元布局，其显著降低了电容和热效应，同时提高了功率增益和效率。图5A和5B的单发射极结构可以在图4A和4B的双发射极结构上产生集电极温度降低20度开尔文(20°K)。
图5A示出了根据本公开的各方面的包括具有改善的热稳定性的单发射极结构的异质结双极晶体管(HBT)器件500。HBT器件500包括由双基极台面支持的双单发射极结构。在该布置中，第一发射极结构530包括具有发射极接触件EC并且由第一基极台面510支持的第一发射极台面520。第一基极台面510包括由第一集电极区域514支持的第一基极区域512。此外，双单发射极结构包括第二发射极结构560，第二发射极结构560具有第二发射极台面550，也具有发射极接触件EC，并且由第二基极台面540支持。第二发射极台面550还包括由第二集电极区域544支持的第二基极区域542。在第一基极台面510与第二基极台面540之间、在化合物半导体衬底上布置有可选的集电极接触件CC和/或介电层(未示出)。
如图5B所示，基极接触件BC是矩形的，具有在集电极接触件CC之间、沿着第一发射极台面520的宽度We的单个部分。相比之下，图4B的T形基极接触件BC包括第二部分，该第二部分在第一发射极台面420-1与第二发射极台面420-2之间、沿着基极台面410的长度行进。图5B所示的基极接触件BC可以通过消除图4B的T形基极接触件BC的第二部分而基本上减小基极/集电极电容。另外，在这种布置中，基极接触件BC进一步减小，因为基极接触件BC仅沿着第一发射极台面520和第二发射极台面550的宽度We延伸。虽然描述为矩形，但是应当认识到，根据本公开的各方面，基极接触件BC可以是任何其他形状。
再次参考图5A，第一发射极结构530和第二发射极结构560由化合物半导体衬底502(例如，砷化镓(GaAs))支持。可以在化合物半导体衬底502上提供第一集电极区域514和第二集电极区域544的集电极接触件CC。备选地，集电极接触件CC可以设置在由化合物半导体衬底502支持的子集电极(未示出)上。还示出了第一发射极台面520和第二发射极台面550的宽度We以及第一基极台面510和第二基极台面540的宽度。在这种布置中，基极台面面积(ABC)与发射极面积AE的比率(ABC/AE)小于预定值(例如，2.00)。在这种情况下，基极台面面积与发射极面积之比减小，这也降低了基极/集电极电容并且改善了HBT器件500的增益和效率。
在操作中，由HBT器件500的热源HS生成的热量积聚在HBT器件500的第一发射极台面520和第二发射极台面550下方。特别地，热量积聚在第一发射极台面520和第二发射极台面550下方、在第一基极台面510的结(例如，第一基极区域512与第一集电极区域514之间的结)和第二基极台面540的结(例如，第二基极区域542与第二集电极区域544之间的结)中。幸运的是，通过将基极台面面积分成双单发射极结构，减小了HBT器件500的热源HS之间的热耦合。HBT器件500包括由双基极台面(例如，第一基极台面510和第二基极台面540)支持的双单发射极结构(例如，第一发射极结构530和第二发射极结构560)。
双单发射极结构补偿第一基极台面510和第二基极台面530以及化合物半导体衬底502的化合物半导体材料的不良导热性，其倾向于捕获热量。也就是说，第一基极台面510、第二基极台面530和化合物半导体衬底502的化合物半导体材料的不良导热性通常抑制了热量从第一发射极台面520和第二发射极台面550下方的区域耗散。结果，由于HBT器件500的化合物半导体材料的导热性差，避免热源HS的热耦合是重要的。这防止了HBT器件500的过热和潜在损坏，这大大改善了热稳定性。
随着对更高输出功率密度的需求增加，减少HBT的热问题使得能够支持未来的工作频率。在一种配置中，第一发射极台面520和第二发射极台面550的宽度We可以小于发射极台面的长度Le，如图6的配置中所示。在另一种配置中，第一发射极台面520和第二发射极台面550的宽度We可以等于或大于发射极台面的长度Le，如图7的配置中所示。
图6示出了根据本公开的各方面的HBT功率放大器600的异质结双极晶体管单位单元。HBT功率放大器600包括HBT单位单元630(630-1、630-2、……、630-6)，每个单位单元具有由基极台面610支持的发射极台面620。发射极台面620的长度和基极台面610的长度延伸以提供矩形形状的基极和发射极台面。另外，发射极台面620的宽度We略小于基极台面610的宽度Wb。结果，基极台面610与发射极台面620之间的面积比进一步减小，同时消除了热耦合。
图7示出了根据本公开的各方面的HBT功率放大器700的异质结双极晶体管单位单元。HBT功率放大器700包括HBT单位单元730(730-1、730-2、730-3、730-4)，每个单位单元具有由基极台面710支持的发射极台面720。减小了发射极台面720的长度Le和基极台面710的长度Lb。另外，发射极台面720的宽度We和基极台面710的宽度Wb被延伸以提供矩形形状的基极和发射极台面。在这种布置中，发射极台面720的宽度We大于发射极台面720的长度Le。这种布置通过增加基极接触件BC的尺寸有利地减小了基极接触件BC电阻。另外，发射极台面720的宽度We略小于基极台面710的宽度Wb。结果，相对于图6的配置进一步减小了基极台面710(例如，第一基极台面面积)与发射极台面720(例如，第一发射极台面面积)之间的面积比率，同时消除了热耦合。
图8示出了根据本公开的各方面的制造异质结双极晶体管单位单元的方法800。在框802中，制造单发射极台面。例如，如图5A所示，制造第一发射极台面520。在框804中，在化合物半导体衬底上、在发射极台面下方制造基极台面。例如，如图5A所示，在第一发射极台面520下方制造第一基极台面510，并且在化合物半导体衬底502上、在第二发射极台面550下方制造第二基极台面540，以提供第一发射极结构530和第二发射极结构560。根据一个方面，第一发射极台面520在第一基极台面510之前制造，因为发射极外延层位于基极外延层之上，并且该工艺从上到下进行。
该方法包括接近单发射极台面的仅一侧、在基极台面上沉积导电接触件材料。例如，如图5B所示，第一基极接触件CC接近第一发射极台面520的仅一侧。另外，第二基极接触件CC接近第二发射极台面的仅一侧。在这种布置中，在化合物半导体衬底502上、在第一基极台面510与第二基极台面540之间沉积隔离层。可选地，可以在化合物半导体衬底上、在第一基极台面510与第二基极台面540之间沉积集电极接触件CC和/或介电层。
基于HBT的功率放大器的一种配置包括支持双发射极台面的基极台面，其中基极台面由化合物半导体衬底支持。遗憾的是，在HBT集电极内部可能产生大量的热量，例如，在基于HBT的功率放大器的发射极/基极区域下方。在基于HBT的功率放大器的这种配置中，在由基极台面支持的每个双发射极台面下方、在基极台面中生成大量的热量。特别地，在每个双发射极台面下方、在基极台面中的热源之间的强热耦合进一步增加了基于HBT的功率放大器的结温。
本公开的各方面可以通过划分基极台面来制造用于基于HBT的功率放大器的HBT单位单元来解决该问题。划分基极台面使得能够形成单发射极结构，该结构消除或至少减少了基极台面中的热源的热耦合。在本公开的各方面，HBT单位单元可以包括支持基极台面的化合物半导体衬底。在这种配置中，基极台面被分开以支持在基极台面上的单发射极台面，其可以被称为单发射极结构。可以通过减少基极台面中的热源的热耦合来改善单发射极结构中的散热。
如上所述，化合物半导体材料可以包括但不限于砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)、镓锑(GaSb)、磷化镓(GaP)、砷化铟镓(InGaAs)、砷化铝镓(AlGaAs)、磷化铟镓(InGaP)、磷化铝镓(AsGaP)、铝镓锑(AlGaSb)、铟镓锑(InGaSb)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、砷磷化铟镓(InGaAsP)、砷化铟镓锑(InGaAsSb)和/或砷化铟镓:氮化物(InGaAs:N)。
根据本公开，异质结双极晶体管单位单元包括用于支持异质结双极晶体管单位单元的装置。例如，用于支持的装置可以是化合物半导体衬底，如图5A所示。在另一方面，前述装置可以是被配置为执行前述装置所述功能的任何结构或任何装置。
图9是示出可以在其中有利地采用本公开的一个方面的示例性无线通信系统900的框图。出于说明的目的，图9示出了三个远程单元920、930和950以及两个基站940。将认识到，无线通信系统可以具有更多远程单元和基站。远程单元920、930和950包括IC器件925A、925C和925B，这些IC器件包括异质结晶体管单位单元。将认识到，其他设备也可以包括异质结晶体管单位单元，诸如基站、交换设备和网络设备。图9示出了从基站940中的一个基站到远程单元920、930和950的前向链路信号980以及从远程单元920、930和950到基站940的反向链路信号990。
在图9中，远程单元920之一被示出为移动电话，远程单元930中的一个被示出为便携式计算机，并且远程单元950被示出为无线本地回路系统中的固定位置远程单元。例如，远程单元可以是移动电话、手持个人通信系统(PCS)单元、诸如个人数字助理(PDA)等便携式数据单元、GPS使能设备、导航设备、机顶盒、音乐播放器、视频播放器、通信设备、娱乐单元、诸如抄表设备等固定位置数据单元、或者存储或检索数据或计算机指令的其他设备、或其组合。尽管图9示出了根据本公开的各方面的远程单元，但是本公开不限于这些示例性示出的单元。本公开的各方面可以适用于包括所公开的异质结晶体管单位单元的很多设备。
图10是示出用于异质结晶体管单位单元的电路、布局和逻辑设计的设计工作站的框图。设计工作站1000包括硬盘1001，硬盘1001包含操作系统软件、支持文件和诸如Cadence或OrCAD等设计软件。设计工作站1000还包括显示器1002以便于设计电路1010或异质结晶体管单位单元1012。提供存储介质1004用于有形地存储电路1010或异质结晶体管单位单元1012的设计。电路1010或异质结晶体管单位单元1012的设计可以以诸如GDSII或GERBER等文件格式存储在存储介质1004上。存储介质1004可以是CD-ROM、DVD、硬盘、闪存或其他适当的设备。此外，设计工作站1000包括用于接受来自存储介质1004的输入或向存储介质1004写入输出的驱动装置1003。
记录在存储介质1004上的数据可以指定逻辑电路配置、用于光刻掩模的图案数据、或用于诸如电子束光刻等串行写入工具的掩模图案数据。数据还可以包括逻辑验证数据，诸如与逻辑模拟相关联的时序图或网络电路。在存储介质1004上提供数据通过减少用于设计半导体晶片的工艺数目来有助于设计电路1010或异质结晶体管单位单元1012。
对于固件和/或软件实现，可以用执行所描述的功能的模块(例如，过程、函数等)来实现方法。有形地实现指令的机器可读介质可以用于实现所描述的方法。例如，软件代码可以存储在存储器中并且由处理器单元执行。存储器可以在处理器单元内实现或在处理器单元外部实现。如本文中使用的，术语“存储器”指的是长期、短期、易失性、非易失性或其他存储器类型，并且不限于特定存储器类型或存储器数目、或存储存储器的介质类型。
如果以固件和/或软件实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上。示例包括用数据结构编码的计算机可读介质和用计算机程序编码的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是可以由计算机访问的可用介质。作为示例而非限制，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储器、磁盘存储器或其他磁存储设备、或者可以用于以指令或数据结构的形式存储期望的程序代码并且可以由计算机访问的其他介质；如本文中使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字通用盘(DVD)、软盘和蓝光盘，其中磁盘通常磁性地再现数据，而光盘通过激光光学地再现数据。上述的组合也应当被包括在计算机可读介质的范围内。
除了存储在计算机可读介质上之外，还可以将指令和/或数据作为信号在通信装置中包括的传输介质上提供。例如，通信装置可以包括具有指示指令和数据的信号的收发器。指令和数据被配置为引起一个或多个处理器实现权利要求中概述的功能。
尽管已经详细描述了本公开及其优点，但是应当理解，在不脱离由所附权利要求限定的本公开的技术的情况下，可以进行各种改变、替换和更改。例如，关于衬底或电子设备使用诸如“上方”和“下方”等关系术语。当然，如果衬底或电子设备倒置，则上面变为下面，反之亦然。另外，如果侧向定向，则上方和下方可以是指基底或电子设备的侧面。此外，本申请的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、装置、方法和步骤的特定配置。本领域普通技术人员将容易理解，当前存在或以后开发的与所描述的相应配置执行基本相同的功能或实现基本相同的结果的公开、过程、机器、制造、物质组成、装置、方法或步骤可以根据本公开来使用。因此，所附权利要求旨在在其范围内包括这样的过程、机器、制造、物质组成、装置、方法或步骤。
所属领域的技术人员将进一步了解，结合本文中的公开内容所描述的各种说明性逻辑块、模块、电路和算法步骤可以实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，上面已经在功能方面对各种说明性的组件、块、模块、电路和步骤进行了总体描述。将这样的功能实现为硬件还是软件取决于特定应用和强加于整个系统的设计约束。技术人员可以针对每个特定应用以不同方式实现所描述的功能，但是这种实现决策不应当被解释为导致脱离本公开的范围。
结合本公开内容所描述的各种说明性逻辑块、模块和电路可以使用被设计为执行所描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、离散门或晶体管逻辑、分立硬件组件或其任何组合来实施或执行。通用处理器可以是微处理器，但是在替代方案中，处理器可以是任何传统的处理器、控制器、微控制器或状态机。处理器还可以实现为计算设备的组合(例如DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP核、或任何其他这样的配置)。
结合本公开所描述的方法或算法的步骤可以直接用硬件、由处理器执行的软件模块或两者的组合来实施。软件模块可以驻留在RAM、闪存、ROM、EPROM、EEPROM、寄存器、硬盘、可移动磁盘、CD-ROM或本领域已知的任何其他形式的存储介质中。示例性存储介质耦合到处理器，使得处理器可以从存储介质读取信息和向存储介质写入信息。在备选方案中，存储介质可以是处理器的组成部分。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在替代方案中，处理器和存储介质可作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，所描述的功能可以用硬件、软件、固件或其任何组合来实现。如果用软件实现，则这些功能可以存储在计算机可读介质上的一个或多个指令或代码上或者通过其来传输。计算机可读介质包括计算机存储介质和通信介质，包括促进将计算机程序从一个地方传送到另一地方的任何介质。存储介质可以是可以由通用或专用计算机访问的任何可用介质。作为示例而非限制，这种计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储器、磁盘存储器或其他磁存储设备、或者可以用于以指令或数据结构的形式携带或存储指定程序代码装置并且可以由通用或专用计算机、或者通用或专用处理器访问的任何其他介质。而且，任何连接都适当地称为计算机可读介质。例如，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或者诸如红外线、无线电和微波等无线技术从网站、服务器或其他远程源传输软件，则同轴电缆、光纤电缆、双绞线、DSL或者诸如红外、无线电和微波等无线技术被包括在介质的定义中。本文中使用的磁盘和光盘包括光盘(CD)、激光光盘、光盘、数字通用光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光光学地再现数据。上述的组合也应当被包括在计算机可读介质的范围内。
提供先前对本发明的描述是为了使得所属领域的技术人员能够制作或使用本发明。对于本领域技术人员来说，对本公开的各种修改是很清楚的，并且在不脱离本公开的精神或范围的情况下，本文中定义的一般原理可以应用于其他变型。因此，本公开不旨在限于所描述的示例和设计，而是与符合所公开的原理和新颖特征的最宽范围相一致。

Claims (20)

1.一种异质结双极晶体管单位单元，包括：
化合物半导体衬底；
基极台面，在所述化合物半导体衬底上，所述基极台面包括在所述化合物半导体衬底上的集电极区域以及在所述集电极区域上的基极区域；以及
单发射极台面，在所述基极台面上。
2.根据权利要求1所述的异质结双极晶体管单位单元，其中基极台面面积与发射极台面面积的比率小于2。
3.根据权利要求1所述的异质结双极晶体管单位单元，还包括基极接触件，接近所述单发射极台面的仅一侧。
4.根据权利要求1所述的异质结双极晶体管单位单元，其中所述单发射极台面的宽度大于或等于所述单发射极台面的长度。
5.根据权利要求1所述的异质结双极晶体管单位单元，其中所述化合物半导体衬底包括III-V族化合物半导体材料或II-VI族化合物半导体材料。
6.根据权利要求1所述的异质结双极晶体管单位单元，其中集成所述异质结双极晶体管单位单元的功率放大器被包含到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、移动电话和便携式计算机中的至少一种中。
7.一种异质结双极晶体管单位单元，包括：
化合物半导体衬底；
第一基极台面，在所述化合物半导体衬底上；
第一发射极台面，在所述第一基极台面上；
第二基极台面，在所述化合物半导体衬底上并且与所述第一基极台面间隔开；以及
第二发射极台面，在所述第二基极台面上。
8.根据权利要求7所述的异质结双极晶体管单位单元，还包括集电极接触件，在所述化合物半导体衬底上、在所述第一基极台面与所述第二基极台面之间。
9.根据权利要求7所述的异质结双极晶体管单位单元，还包括隔离层，在所述化合物半导体衬底上、在所述第一基极台面与所述第二基极台面之间。
10.根据权利要求7所述的异质结双极晶体管单位单元，其中第一基极台面面积与第一发射极台面面积的比率小于2。
11.根据权利要求7所述的异质结双极晶体管单位单元，还包括：
第一基极接触件，接近所述第一发射极台面的仅一侧；以及
第二基极接触件，接近所述第二发射极台面的仅一侧。
12.根据权利要求7所述的异质结双极晶体管单位单元，其中所述第一发射极台面的宽度大于或等于所述第一发射极台面的长度。
13.根据权利要求7所述的异质结双极晶体管单位单元，其中集成所述异质结双极晶体管单位单元的功率放大器被包含到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、移动电话和便携式计算机中的至少一种中。
14.一种功率放大器，包括：
多个异质结双极晶体管单位单元，所述多个异质结双极晶体管单位单元中的每个异质结双极晶体管单位单元包括：
化合物半导体衬底；
基极台面，在所述化合物半导体衬底上；以及
单发射极台面，在所述基极台面上。
15.根据权利要求14所述的功率放大器，还包括基极接触件，接近所述单发射极台面的仅一侧。
16.根据权利要求14所述的功率放大器，其中所述单发射极台面的宽度大于或等于所述单发射极台面的长度。
17.根据权利要求14所述的功率放大器，被包含到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、移动电话和便携式计算机中的至少一种中。
18.一种制造异质结双极晶体管单位单元的方法，包括：
制造仅单发射极台面；以及
制造支持所述单发射极台面的基极台面，所述基极台面在化合物半导体衬底上。
19.根据权利要求18所述的方法，还包括在所述基极台面上接近所述单发射极台面的仅一侧来沉积导电接触件材料。
20.根据权利要求18所述的方法，还包括：
将所述异质结双极晶体管单位单元集成到功率放大器中；以及
将所述功率放大器并入音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、移动电话和便携式计算机中的至少一种中。
CN201780086929.2A 2017-02-22 2017-12-29 用于功率放大器的具有多个基极台面和功率级的异质结双极晶体管单位单元 Active CN110301048B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762462280P 2017-02-22 2017-02-22
US62/462,280 2017-02-22
US15/614,471 2017-06-05
US15/614,471 US10109724B2 (en) 2017-02-22 2017-06-05 Heterojunction bipolar transistor unit cell and power stage for a power amplifier
PCT/US2017/069027 WO2018156242A1 (en) 2017-02-22 2017-12-29 Heterojunction bipolar transistor unit cell with plural base mesas and power stage for a power amplifier

Publications (2)

Publication Number Publication Date
CN110301048A true CN110301048A (zh) 2019-10-01
CN110301048B CN110301048B (zh) 2023-03-17

Family

ID=63168040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780086929.2A Active CN110301048B (zh) 2017-02-22 2017-12-29 用于功率放大器的具有多个基极台面和功率级的异质结双极晶体管单位单元

Country Status (5)

Country Link
US (1) US10109724B2 (zh)
EP (1) EP3586372A1 (zh)
CN (1) CN110301048B (zh)
TW (1) TWI753077B (zh)
WO (1) WO2018156242A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622262B2 (en) * 2017-10-06 2020-04-14 Newport Fab Llc High performance SiGe heterojunction bipolar transistors built on thin film silicon-on-insulator substrates for radio frequency applications
TWI685969B (zh) * 2018-11-27 2020-02-21 立積電子股份有限公司 雙載子電晶體
JP2020102581A (ja) * 2018-12-25 2020-07-02 株式会社村田製作所 バイポーラトランジスタ
US10734490B1 (en) 2019-03-22 2020-08-04 International Business Machines Corporation Bipolar junction transistor (BJT) with 3D wrap around emitter
JP2020184580A (ja) * 2019-05-08 2020-11-12 株式会社村田製作所 半導体装置
JP2022036468A (ja) * 2020-08-24 2022-03-08 株式会社村田製作所 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080296617A1 (en) * 2007-05-01 2008-12-04 The Regents Of The University Of California METHOD USING LOW TEMPERATURE WAFER BONDING TO FABRICATE TRANSISTORS WITH HETEROJUNCTIONS OF Si(Ge) TO III-N MATERIALS
CN102097462A (zh) * 2009-10-22 2011-06-15 本田技研工业株式会社 双极型半导体装置及其制造方法
US20130126826A1 (en) * 2011-11-14 2013-05-23 Quantum Electro Opto Systems Sdn. Bhd. Optical Tilted Charge Devices And Methods
US20130285121A1 (en) * 2012-04-27 2013-10-31 Skyworks Solutions, Inc. Bipolar transistor having collector with doping spike
US20140167115A1 (en) * 2012-12-18 2014-06-19 Murata Manufacturing Co., Ltd. Heterojunction bipolar transistor, power amplifier including the same, and method for fabricating heterojunction bipolar transistor
US8994075B1 (en) * 2013-10-11 2015-03-31 Rf Micro Devices, Inc. Heterojunction bipolar transistor geometry for improved power amplifier performance
CN106170862A (zh) * 2014-02-04 2016-11-30 Qorvo美国公司 静电放电保护装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311848B2 (ja) * 1993-12-27 2002-08-05 富士通株式会社 バイポーラトランジスタ
TW494577B (en) * 2000-08-28 2002-07-11 Win Semiconductors Corp Novel metamorphic hetero-junction bipolar transistor
TW538481B (en) * 2002-06-04 2003-06-21 Univ Nat Cheng Kung InGaP/AlGaAs/GaAs hetero-junction bipolar transistor with zero conduction band discontinuity
JP2004071669A (ja) 2002-08-02 2004-03-04 Sony Corp 半導体装置
US20050035370A1 (en) 2003-08-12 2005-02-17 Hrl Laboratories, Llc Semiconductor structure for a heterojunction bipolar transistor and a method of making same
JP4977313B2 (ja) * 2004-01-19 2012-07-18 ルネサスエレクトロニクス株式会社 ヘテロ接合バイポーラトランジスタ
US7655529B1 (en) 2004-08-20 2010-02-02 Hrl Laboratories, Llc InP based heterojunction bipolar transistors with emitter-up and emitter-down profiles on a common wafer
JP2006185990A (ja) 2004-12-27 2006-07-13 Renesas Technology Corp 半導体装置およびその製造方法ならびに電子装置
US7960758B2 (en) * 2005-04-05 2011-06-14 Panasonic Corporation Bipolar transistor and radio frequency amplifier circuit
JP2006332257A (ja) * 2005-05-25 2006-12-07 Sony Corp ヘテロ接合半導体装置及びその製造方法
US7304334B2 (en) 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
US7569910B2 (en) * 2006-08-30 2009-08-04 Silicon Storage Technology, Inc. Multiple-transistor structure systems and methods in which portions of a first transistor and a second transistor are formed from the same layer
US8120147B1 (en) * 2007-12-27 2012-02-21 Vega Wave Systems, Inc. Current-confined heterojunction bipolar transistor
KR101623960B1 (ko) * 2009-06-04 2016-05-25 삼성전자주식회사 광전자 셔터, 이의 동작 방법 및 광전자 셔터를 채용한 광학 장치
WO2012137574A1 (ja) * 2011-04-01 2012-10-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法ならびに携帯電話機
US8948226B2 (en) * 2012-08-20 2015-02-03 The Board Of Trustees Of The University Of Illinois Semiconductor device and method for producing light and laser emission
US8878344B2 (en) * 2012-10-18 2014-11-04 Analog Devices, Inc. Compound semiconductor lateral PNP bipolar transistors
WO2014082030A1 (en) * 2012-11-26 2014-05-30 Quantum Electro Opto Systems Sdn.Bhd. Optical tilted charge devices and techniques
US9570595B2 (en) 2012-12-14 2017-02-14 Fudan University Transistor and method of making
JP5907480B2 (ja) * 2013-07-31 2016-04-26 株式会社村田製作所 バイポーラトランジスタ及び半導体装置並びにバイポーラトランジスタの製造方法
JP2015056544A (ja) 2013-09-12 2015-03-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2015120432A1 (en) 2014-02-10 2015-08-13 United Silicon Carbide, Inc. Trenched and implanted bipolar junction transistor
US20160049502A1 (en) * 2014-08-15 2016-02-18 Visual Photonics Epitaxy Co., Ltd. Heterojunction bipolar transistor with blocking layer structure
JP6315300B2 (ja) * 2015-02-17 2018-04-25 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
US9905678B2 (en) * 2016-02-17 2018-02-27 Qorvo Us, Inc. Semiconductor device with multiple HBTs having different emitter ballast resistances
JP2017220584A (ja) * 2016-06-08 2017-12-14 株式会社村田製作所 半導体装置及び電力増幅回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080296617A1 (en) * 2007-05-01 2008-12-04 The Regents Of The University Of California METHOD USING LOW TEMPERATURE WAFER BONDING TO FABRICATE TRANSISTORS WITH HETEROJUNCTIONS OF Si(Ge) TO III-N MATERIALS
CN102097462A (zh) * 2009-10-22 2011-06-15 本田技研工业株式会社 双极型半导体装置及其制造方法
US20130126826A1 (en) * 2011-11-14 2013-05-23 Quantum Electro Opto Systems Sdn. Bhd. Optical Tilted Charge Devices And Methods
US20130285121A1 (en) * 2012-04-27 2013-10-31 Skyworks Solutions, Inc. Bipolar transistor having collector with doping spike
US20140167115A1 (en) * 2012-12-18 2014-06-19 Murata Manufacturing Co., Ltd. Heterojunction bipolar transistor, power amplifier including the same, and method for fabricating heterojunction bipolar transistor
US8994075B1 (en) * 2013-10-11 2015-03-31 Rf Micro Devices, Inc. Heterojunction bipolar transistor geometry for improved power amplifier performance
CN106170862A (zh) * 2014-02-04 2016-11-30 Qorvo美国公司 静电放电保护装置

Also Published As

Publication number Publication date
WO2018156242A1 (en) 2018-08-30
TWI753077B (zh) 2022-01-21
EP3586372A1 (en) 2020-01-01
US20180240898A1 (en) 2018-08-23
CN110301048B (zh) 2023-03-17
US10109724B2 (en) 2018-10-23
TW201841371A (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
CN110301048A (zh) 用于功率放大器的具有多个基极台面和功率级的异质结双极晶体管单位单元
US10084074B1 (en) Compound semiconductor field effect transistor gate length scaling
US10062683B1 (en) Compound semiconductor transistor and high-Q passive device single chip integration
US10319830B2 (en) Heterojunction bipolar transistor power amplifier with backside thermal heatsink
US11437367B2 (en) Heterogeneous integrated wideband high electron mobility transistor power amplifier with a single-crystal acoustic resonator/filter
US10461164B2 (en) Compound semiconductor field effect transistor with self-aligned gate
KR102205010B1 (ko) 저 도핑된 드레인을 갖는 고전력 화합물 반도체 전계 효과 트랜지스터 디바이스들
US10680086B2 (en) Radio frequency silicon-on-insulator integrated heterojunction bipolar transistor
Collaert et al. III-V/III-N technologies for next generation high-capacity wireless communication
Chen et al. Advanced mm-wave power electronics (invited talk)
US10622465B2 (en) Heterojunction bipolar transistor (HBT)
US20220302107A1 (en) Compound semiconductor and complementary metal oxide semiconductor (cmos) transistor integration
BR112020000012B1 (pt) Transistor de efeito de campo de semicondutor composto

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40010250

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant