CN110265075B - 一种内存接口的控制方法和系统 - Google Patents

Abstract

本发明实施例提供了一种内存接口的控制方法和系统，涉及计算机技术领域，该方法包括：依据选择信号确定内存接口的工作模式；若所述工作模式为第一工作模式，则通过所述内存接口，将主机的输出信号发送给内存设备，所述输出信号包括内部时钟信号和第一逻辑信号；若所述工作模式为第二工作模式，则通过所述内存接口，接收主机的输入信号，所述输入信号包括外部时钟信号和第二逻辑信号。本发明实施例实现了内存控制器的两种功能，缩短设计开发周期和降低开发成本。

Description

一种内存接口的控制方法和系统

技术领域

本发明涉及计算机技术领域，特别是涉及一种内存接口的控制方法和一种内存接口的控制系统。

背景技术

现有计算机系统中，通常采用双数据率(Double Data Rate，DDR)技术缓解中央处理器(Central Processing Unit，CPU)对内存带宽的需求。

DDR内存可以在时钟的上升沿和下降沿都传输数据，相对于只在时钟上升沿传输数据的单数据率(Single Data Rate，SDR)内存而言，其理论带宽可以提高一倍，同时可以具有较高的可靠性和较低的功耗。然而，为了维持DDR内存较高的性能，需要更加复杂的时序关系，这对内存控制器的设计提出了很大的挑战。

在具体实现中，内存控制器的设计包括两个模块，分别为物理层(PhysicalLayer，PHY)模块和协议控制模块。物理层模块主要用于控制物理信号，可直接与内存设备通信，控制数据选通信号(DQS)、数据信号(DQ)、时钟信号以及命令信号的时序关系。协议控制模块主要用于处理更高层次的内存协议，如列选通延迟和读写命令时间间隔等。物理层模块和协议控制模块之间的通信可以通过自定义的接口或者通过已经存在的接口协议来进行。

目前，内存控制器的物理层通常作为主机的一部分，使得主机可以通过内存控制器访问内存设备。其中，时钟信号和命令信号为单向信号，只能由内存控制器发送给内存设备。

发明内容

本发明实施例提供一种内存接口的控制方法，以降低计算机系统的开发成本。

相应的，本发明实施例还提供了一种内存接口的控制系统，用以保证上述方法的实现及应用。

为了解决上述问题，本发明实施例公开了一种内存接口的控制方法，包括：依据选择信号确定内存接口的工作模式；若所述工作模式为第一工作模式，则通过所述内存接口，将主机的输出信号发送给内存设备，所述输出信号包括内部时钟信号和第一逻辑信号；若所述工作模式为第二工作模式，则通过所述内存接口，接收主机的输入信号，所述输入信号包括外部时钟信号和第二逻辑信号。

可选地，所述通过所述内存接口，接收主机的输入信号，包括：通过内存接口的时钟引脚，接收外部时钟信号；通过内存接口的时钟控制模块，将所述外部时钟信号发送到内存接口的命令控制模块；通过所述命令控制模块，依据所述外部时钟信号对输入的第二逻辑信号进行采集，其中，所述第二逻辑信号包括以下至少一种：命令信号、控制信号和地址信号。

可选地，还包括：通过内存接口的数据选通引脚，接收写数据选通信号；通过内存接口的第一数据控制模块，将接收到的写数据选通信号传输给鉴相器；所述鉴相器依据所述写数据选通信号，对所述外部时钟信号进行数据采集，得到采集数据信号；通过内存接口的第二数据控制模块，将所述采集数据信号传输到数据引脚并输出。

可选地，还包括：通过所述数据引脚，接收写数据信号；所述第一数据控制模块依据所述外部时钟信号和所述写数据选通信号，对所述写数据信号进行采集，得到写数据输入信号，以及将所述写数据输入信号发送给内存设备。

可选地，还包括：通过内存接口的第二数据控制模块，获取读数据输出信号；所述第二数据控制模块依据所述外部时钟信号，对所述读数据输出信号进行读取，得到待输出的读数据信号和读数据选通信号；通过所述数据引脚对所述待输出的读数据信号进行输出，以及通过所述数据选通引脚输出所述读数据选通信号。

可选地，当所述工作模式为第一工作模式时，所述方法还包括：接收所述内存设备输入的读数据信号和读数据选通信号；将所述读数据信号和所述读数据选通信号传输给内存接口的第一数据控制模块；所述第一数据控制模块依据所述内部时钟信号和所述读数据选通信号，对所述读数据信号进行读取，得到读数据输入信号。

可选地，当所述工作模式为第一工作模式时，还包括：将所述内部时钟信号传输内存接口的第二数据控制模块；所述第二数据控制模块依据所述内部时钟信号，对获取到的写数据输出信号进行采集，得到待输出的写数据信号和写数据选通信号；对所述待输出的写数据信号和写数据选通信号进行输出。

本发明实施例还公开了一种内存接口的控制系统，包括：

工作模式确定模块，用于依据选择信号确定内存接口的工作模式；

输出信号发送模块，用于若所述工作模式为第一工作模式，则通过所述内存接口，将主机的输出信号发送给内存设备，所述输出信号包括内部时钟信号和第一逻辑信号；

输入信号接收模块，用于若所述工作模式为第二工作模式，则通过所述内存接口，接收主机的输入信号，所述输入信号包括外部时钟信号和第二逻辑信号。

可选地，所述输入信号接收模块包括：内存接口的时钟控制模块和命令控制模块。所述时钟控制模块，用于通过内存接口的时钟引脚，接收外部时钟信号，将所述外部时钟信号发送到所述命令控制模块；所述命令控制模块，用于依据所述外部时钟信号对输入的第二逻辑信号进行采集，其中，所述第二逻辑信号包括以下至少一种：命令信号、控制信号和地址信号。

可选地，还包括：内存接口的第一数据控制模块、鉴相器以及第二数据控制模块。所述第一数据控制模块，用于通过内存接口的数据选通引脚，接收写数据选通信号，以及将接收到的写数据选通信号传输给所述鉴相器。所述鉴相器，用于依据所述写数据选通信号，对所述外部时钟信号进行数据采集，得到采集数据信号。第二数据控制模块，用于将所述采集数据信号传输到数据引脚并输出。

可选地，所述第一数据控制模块，还用于通过所述数据引脚，接收写数据信号；依据所述外部时钟信号和所述写数据选通信号，对所述写数据信号进行采集，得到写数据输入信号，以及将所述写数据输入信号发送给内存设备。

可选地，还包括：内存接口的第二数据控制模块。所述第二数据控制模块，用于获取读数据输出信号；依据所述外部时钟信号，对所述读数据输出信号进行读取，得到待输出的读数据信号和读数据选通信号；通过所述数据引脚对所述待输出的读数据信号进行输出，以及通过所述数据选通引脚输出所述读数据选通信号。

可选地，当所述工作模式为第一工作模式时，所述系统还包括：内存接口的第一数据控制模块。所述第一数据控制模块，用于通过内存接口的数据引脚接收读数据信号，通过内存接口的数据选通引脚接收读数据选通信号；依据所述内部时钟信号和所述读数据选通信号，对所述读数据信号进行读取，得到读数据输入信号。

可选地，当所述工作模式为第一工作模式时，所述系统还包括：内存接口的第二数据控制模块。所述第二数据控制模块，用于依据所述内部时钟信号，对获取到的写数据输出信号进行采集，得到待输出的写数据信号和写数据选通信号；对所述待输出的写数据信号和写数据选通信号进行输出。

本发明实施例包括以下优点：

本发明实施例中的内存接口具有两种工作模式，使得内存接口即可以作为主机使用，也可以作为内存设备使用，即由一套内存接口实现了内存控制器的两种功能，能够缩短设计开发周期和降低成本。

附图说明

图1是本发明的一种内存接口的控制方法实施例的步骤流程图；

图2是本发明一个示例的内存接口作为主机使用时的结构示意图；

图3是本发明一个示例的内存接口作为内存设备使用时的结构示意图；

图4是本发明实施例中的一种内存接口工作在第一工作模式下的电路结构图；

图5A是本发明实施例的一种内存接口工作在第二工作模式下的电路结构图；

图5B是本发明实施例的另一种内存接口工作在第二工作模式下的电路结构图

图6是本发明的一种内存接口的控制系统实施例的结构框图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

计算机系统通常可以包括主机和内存设备。其中，主机可以代表中央处理器(Central Processing Unit，CPU)，且可以通过内存控制器访问内存设备，如主机通过内存控制器的PHY，访问内存条或内存颗粒。目前，内存控制器的PHY作为主机的一部分，主要是通过时钟引脚(PAD)对内存设备发出时钟信号和通过命令PAD对内存设备发出逻辑信号，该逻辑信号可以包括命令信号、地址信号和/或控制信号等。可见，现有内存控制器只能输出的时钟信号和命令信号，即只能工作在一种工作模式下，限制了内存控制器的应用范围，增加计算机系统的设计开发周期和开发成本。

本发明实施例的核心构思之一在于，提供一种双工作模式的内存接口，作为内存控制器的物理层，使得内存控制器的物理层即可以作为内存设备使用，又可以作为主机使用，从而缩短了设计开发周期和降低开发成本。

参照图1，示出了本发明的一种内存接口的控制方法实施例的步骤流程图，具体可以包括如下步骤：

步骤102，依据选择信号确定内存接口的工作模式。

本发明实施例中，内存接口可以工作在两种模式下，分别为第一工作模式和第二工作模式。其中，第一工作模式可以是正向工作模式，即该内存接口可以作为主机的一部分，可以用于控制主机外接的内存设备，如内存颗粒或者内存条等。第二工作模式可以是反向工作模式，即内存接口可以作为内存设备的一部分，如可以作为内存设备的物理层，且可以通过外部扩展上游模块控制，如可以通过外部操作本内存设备的外部主机来控制，本发明实施例对此不作限制。

在具体实现中，内存控制器一端可以连接主机，另一端可以连接内存设备，从而使得主机和内存设备可以通过该内存控制器进行通信。在内存控制器具有两种工作模式的情况下，可以基于计算机系统为内存控制器的内存接口配置的选择信号的值，确定出该内存接口的工作模式，如在计算机系统初始化完成后，可以基于初始化过程中配置的选择信号的值，确定内存控制器的内存接口的工作模式。具体的，计算机系统在初始化的过程中，可以通过读取外部引脚的信号值或者读取内部寄存器的值，来确定内存接口的工作模式，本发明实施例对此不作具体限制。

作为本发明的一个示例，在采用内存接口的外部引脚的信号值来确定内存接口的工作模式的情况下，可以将该外部引脚所连接的信号确定为内存接口的选择信号，以通过检测该选择信号的值确定出内存接口的工作模式，如在检测到选择信号的值为0时，可以确定内存接口的工作模式为第一工作模式，然后执行步骤104；在检测到选择信号的值为1时，可以确定内存接口的工作模式为第二工作模式，然后执行步骤106。

在本发明的另一个示例中，在通过内部寄存器的值来确定内存接口的工作模式的情况下，计算机系统可以通过读取内部寄存器的值来确定内存接口的工作模式，如在读取到寄存器的值为0时，可以将内存接口的工作模式设置为第一工作模式，然后执行步骤104；而在读取到寄存器的值为1时，将内存接口的工作模式设置为第二工作模式，然后执行步骤106。

在本发明的又一个示例中，当选择信号的控制模式由外部引脚进行控制，如在外部选择信号引脚上拉时，可以确定内存接口的工作模式为第一工作模式，执行步骤104；在外部选择信号引脚下拉时，可以确定内存接口的工作模式为第二工作模式，执行步骤106。

步骤104，若所述工作模式为第一工作模式，则通过所述内存接口，将主机的输出信号发送给内存设备，所述输出信号包括内部时钟信号和第一逻辑信号。

具体而言，当内存接口工作在第一工作模式下，可以将该内存接口作为主机的一部分，以通过该内存接口将主机的输出信号发送给内存设备，即通过内存接口对本地主机的输出信号进行输出，从而使得内存设备可以接收到该主机所发送的输出信号。该输出信号可以包括内部时钟信号和第一逻辑信号；其中，内部时钟信号可以是主机的系统时钟信号，如计算机系统中的处理器时钟信号等；第一逻辑信号可以包括主机发送给内存设备的逻辑信号，如主机发送给内存设备的命令信号、控制信号、地址信号等等，本发明实施例对此不作限制。

例如，如图2所示，内存控制器的内存接口可以作为主机的一部分，使得主机可以通过该内存接口对其所连接的内存设备进行控制。该内存接口可以包括时钟引脚、命令引脚、数据选通引脚以及数据引脚等等。该内存接口可以通过时钟PAD输出系统时钟信号，从而使得主机可以通过该内存接口对内存设备发出系统时钟信号；并且可以通过命令引脚输出命令信号/地址信号/控制信号，从而使得主机可以通过该内存接口对内存设备发出命令信号/地址信号/控制信号。在写数据时，主机可以通过内存接口的数据选通引脚对内存设备发出写DQS信号，同时可以内存接口的数据引脚对内存设备发出DQ信号，即输出写DQS信号和DQ信号，且DQS信号的上升下降沿位于DQ信号的正中间。在读数据时，主机可以通过该内存接口接收内存设备返回的读DQS信和DQ信号，即内存设备向主机输入的DQS信和DQ信号，且DQS信号与DQ信号边沿对齐。可见，DQS信号和DQ信号为双向信号，写操作时由内存控制器发给内存设备，读操作时由内存设备发给内存控制器，且读写操作的DQS/DQ相位关系可以满足DDR协议要求。

步骤106，若所述工作模式为第二工作模式，则通过所述内存接口，接收主机的输入信号，所述输入信号包括外部时钟信号和第二逻辑信号。

具体而言，当内存接口工作在第二工作模式下，可以将该内存接口作为内存设备的一部分，以通过该内存接口接收主机的输入信号，即通过内存接口接收主机发送来的输入信号。该输入信号可以包括外部时钟信号和第二逻辑信号；其中，外部时钟信号可以是外部主机所发送的时钟信号，如该内存接口所连接的外部CPU所发送的时钟信号等；第二逻辑信号可以包括主机输入到内存接口的逻辑信号，如命令信号、控制信号、地址信号等等，本发明实施例对此不作限制。

例如，如图3所示，内存控制器的内存接口可以作为内存设备的一部分，使得内存设备可以通过该内存接口接收外部主机所发送的输入信号，如可以通过时钟引脚接收外部主机所发送的外部时钟信号，作为内部工作的时钟信号；且可以通过命令引脚接收外部主机发送来的命令信号/地址信号/控制信号等等。在主机写数据时，内存设备可以通过内存接口的数据选通引脚接收主机发出的写DQS信号，同时可以通过内存接口的数据引脚接收主机发出DQ信号，即接收主机输入的写DQS信号和DQ信号，且DQS信号的上升下降沿位于DQ信号的正中间。在主机读数据时，内存设备可以通过该内存接口的数据选通引脚/数据引脚，发送读DQS信和DQ信号给主机，即向主机输出的DQS信和DQ信号，且DQS信号与DQ信号边沿对齐。

综上，本发明实施例中的内存接口具有两种工作模式，使得内存接口即可以作为主机使用，也可以作为内存设备使用，即由一套内存接口实现了内存控制器的两种功能，能够缩短设计开发周期和降低成本。

此外，内存接口的两种工作模式可以通过外部引脚或者内部寄存器来切换控制，即工作模式的切换过程简单，在电路结构上不需要过度的改动，降低设计风险，也不会带来过大的开销。

在本发明的一个可选示例中，内存接口可以包括时钟控制模块、命令控制模块、第一数据控制模块和第二数据控制模块，还可以包括与各模块连接的引脚，如时钟引脚、数据引脚、数据选通引脚和命令引脚等等。其中，时钟控制模块可以通过时钟引脚控制输入或输出的时钟信号。命令控制模块可以与命令引脚相连接，且可依据时钟信号对输入或输出的命令信号、控制信号和/或控制信号进行控制。数据引脚可以与第一数据模块以及第二数据控制模块相连接，可以用于输入或输出数据信号。数据选通引脚也可以与第一数据模块以及第二数据控制模块相连接，用于输入或输出数据选通信号。

具体的，当内存接口在第一工作模式下，内存接口可以作为主机的一部分，如图4所示，使得主机可以通过该内存接口对外接的内存设备进行控制。具体的，时钟控制模块可以将主机的内部参考时钟信号(简称内部时钟信号)作为系统时钟信号，并且可以将该系统时钟信号传输给内存接口中的时钟引脚，以通过该时钟引脚将系统时钟信号输出给内存设备。命令控制模块可以接收上层逻辑发送过来的逻辑信号，并且可基于系统时钟信号将逻辑信号发送给命令引脚，即通过命令引脚输出给内存设备。其中，上层逻辑发送的逻辑信号可以包括主机CPU发送的命令信号、地址信号、控制信号等，本发明实施实施例对此不作限制。

在本发明实施例中，可选地，当内存接口的工作模式为第一工作模式时，内存接口中的第一数据控制模块可以作为读数据控制模块，可以接收内存设备返回给主机的读数据，以及可利用返回的DQS信号采集DQ数据并同步到系统时钟域，处理跨时钟路径。本发明提供的内存接口的控制方法还可以包括：接收所述内存设备输入的读数据信号和读数据选通信号；将所述读数据信号和所述读数据选通信号传输给内存接口的第一数据控制模块；所述第一数据控制模块依据所述内部时钟信号和所述读数据选通信号，对所述读数据信号进行读取，得到读数据输入信号。其中，读数据信号可以表征内存设备返回给主机的数据对应的数据信号；读数据选通信号可以表征内存设备返回给主机的数据对应的数据选通信号。

具体而言，在内存接口工作在第一工作模式下，如图4所示，可通过内存接口的数据引脚接收内存设备所输入的读数据信号，同时可通过内存接口的数据选通引脚接收内存设备输入的读数据选通信号，随后可基于DDR协议要求对读数据选通信号进行延迟，使得读数据信号与读数据选通信号之间的相位差为90度，从而能够稳定、可靠地采集到读数据信号。例如，第一数据控制模块通过延时单元，将读数据选通信号延迟90度之后，用来采集读数据输入信号，然后根据读数据选通信号与内部时钟的关系将采集到的读数据输入信号返回给主机。

在主机写数据时，该内存接口的第二数据控制模块可以作为写数据控制模块，可以接收上层逻辑发送过来的写数据，并可以发送该写数据对应的数据信号和数据选通信号。可选地，当内存接口的工作模式为第一工作模式时，内存接口的控制方法还可以包括：将所述内部时钟信号传输内存接口的第二数据控制模块；所述第二数据控制模块依据所述内部时钟信号，对获取到的写数据输出信号进行采集，得到待输出的写数据信号和写数据选通信号；对所述待输出的写数据信号和写数据选通信号进行输出。

具体而言，内存接口可以将主机的内部时钟信号作为系统时钟信号，并且可以将该内部时钟信号传输给第二控制模块，使得第二数据控制信号可以基于该内部时钟信号对主机的写数据输出信号进行处理。如图4所示，第二数据控制模块在获取到主机的写数据输出信号后，可以依据内部时钟系统对该写数据输出信号进行处理，如调整写数据输出信号中所包含的写数据信号与写数据选通信号之间的相位关系，使得调整后的写数据信号与写数据选通信号之间的相位差为90度，随后可将调整后的写数据信号传输给内存接口的数据引脚，以通过数据引脚对写数据信号进行输出，同时可以将调整后的写数据选通信号传输给内存接口的数据选通引脚，以通过数据选通引脚对写数据选通信号进行输出，使得内存设备可以同时接收到内存接口输出的写数据信号和写数据选通信号。其中，写数据信号可以表征主机所需要写入到内存设备的数据，写数据选通信号可以是主机发送内存设备的数据选通信号。

需要说明的是，第二数据控制模块可以处理内存接口的时序关系，如可以按照DDR协议的要求，将写数据选通信号的上升沿和下降沿置于写数据信号的中间，使得写数据选通信号和写数据信号之间的相位差为90度。

当内存接口工作在第二工作模式下，内存接口可作为内存设备的一部分，以供内存设备使用。如图5A所示，内存接口的时钟控制模块可以从发生模式切换为接收模式，可以接收外部主机发送来的外部时钟信号，并且可以将该外部时钟信号作为系统时钟信号，即采用外部时钟信号替换第一工作模式中的内部时钟信号，发送给上游模块使用，如发送给本地的控制逻辑模块使用。其中，本地的控制逻辑模块可以包括命令控制模块、写数据控制模块以及读数据控制模块等等，本发明实施例对此不作限制。

此外，命令控制模块也可以从发送模式切换为接收模式，可以通过系统时钟信号采集外部主机发来的命令信号/地址信号/控制信号，经过寄存后发送给上游模块。该上游模块可以包括内存接口所连接的控制模块，可以对接收到的命令信号、控制信号和/或地址信号进行处理。例如，该上游模块可以通过数字电路实现的，本发明实施例对此不作限制。

在本发明的一个可选实施例中，所述通过所述内存接口，接收主机的输入信号，可以包括：通过内存接口的时钟引脚，接收外部时钟信号；通过内存接口的时钟控制模块，将所述外部时钟信号发送到内存接口的命令控制模块；通过所述命令控制模块，依据所述外部时钟信号对输入的第二逻辑信号进行采集，其中，所述第二逻辑信号包括以下至少一种：命令信号、控制信号和地址信号。

具体的，如图5A所示，内存设备可以通过内存接口的时钟引脚接收外部主机输入的外部时钟信号，并且可以将该外部时钟信号从时钟引脚传输到时钟控制模块，同时可以通过命令引脚接收外部主机所输入的第二逻辑信号，如接收外部主机输入的命令信号、地址信号，控制信号等。时钟控制模块可以将该外部时钟信号作为系统时钟信号，且可以将该外部时钟信号传输给命令控制模块、第一数据控制模块以及第二数据控制模块使用。命令控制模块可以依据时钟控制模块输出的外部时钟信号，对通过命令引脚接收到的第二逻辑信号进行采集，随后对采集到的命令信号、地址信号或控制信号进行寄存。

本发明实施例中，因为在第一工作模式下，为满足数据选通信号与数据信号的之间的相位差相移，该第一数据控制模块已经集成了延时单元，所以在第二工作模式下，只需要设置延时单元的延时值为0即可，不需要对外部主机发送过来的数据选通信号进行延时处理，不会带来额外的设计开销和复杂度。

具体而言，在内存接口工作模式为第二工作模式下，内存接口中的第一数据控制模块可以作为写数据控制模块，可以接收外部主机写入到内存设备的数据；内存接口的第二数据控制模块可以作为读数据控制模块，可以控制返回给外部主机的读数据。

可选地，本发明提供的内存接口的控制方法还可以包括：通过内存接口的数据选通引脚，接收写数据选通信号；通过内存接口的第一数据控制模块，将接收到的写数据选通信号传输给鉴相器；所述鉴相器依据所述写数据选通信号，对所述外部时钟信号进行数据采集，得到采集数据信号；通过内存接口的第二数据控制模块，将所述采集数据信号传输到数据引脚并输出。其中，写数据信号可以表征外部主机在写操作时发送给内存设备的数据信号；写数据选通信号可以表征外部主机在写操作时发送给内存设备的数据选通信号。

在具体实现中，为了实现DDR3/DDR4协议要求的写数据训练(Write Leveling)过程，可以在内存接口增加了一个鉴相器。该鉴相器可以将接收到的外部主机发送的数据选通信号作为时钟输入，且可以将接收到的系统时钟信号作为数据信号，然后可以通过数据选通信号的上升沿对系统时钟信号进行采集，以及可通过数据引脚，将采集到的值输出反馈给外部主机，使得外部主机可基于DDR协议要求将写数据选通信号的边沿设置与写数据信号的中间。其中，接收到的数据选通信号可以由第一数据控制模块传输给第二数据控制模块，如图5A所示。

需要说明的是，第二工作模式下的命令信号/地址信号/控制信号可通过系统时钟信号采集并返回给上游电路，因此本发明实施例可以使用系统时钟信号作为鉴相器的数据信号，从而能够正确满足命令与数据之间的接口时序关系，使得工作在第二工作模式下的内存接口符合DDR的协议标准，更具有通用性。

在本发明的一个可选实施例中，还可以包括：通过所述数据引脚，接收写数据信号；所述第一数据控制模块依据所述外部时钟信号和所述写数据选通信号，对所述写数据信号进行采集，得到写数据输入信号，以及将所述写数据输入信号发送给内存设备。

作为本发明的一个可选示例，如图5B所示，可通过内存接口的数据引脚，接收外部主机所输入的写数据信号；同时可通过内存接口的数据选通引脚，接收外部主机所输入的写数据选通信号。随后，可通过内存接口的第一数据控制模块，将接收到的写数据选通信号传输给鉴相器，使得鉴相器可以依据该写数据选通信号，对通过时钟引脚接收到的外部时钟信号进行数据采集，得到采集数据信号；以及，可以通过内存接口的第二数据控制模块，将采集数据信号传输到数据引脚，以通过数据引脚将采集数据信号反馈给外部主机，使得外部主机可以依据该采集数据信号，将写数据选通信号的边沿设置为写数据信号的中间。其中，外部时钟信号可以通过时钟控制模块传输给鉴相器、第一数据控制模块和第二数据控制模块等。

在外部主机发送的写数据选通信号的边沿位于写数据信号的中间后，即在内存接口接收到的写数据选通信号和写数据信号之间的相位差为90度后，第一数据控制模块可以作为写数据控制模块，依据接收到的外部时钟信号和写数据选通信号，对接收到的写数据信号进行采集，得到写数据输入信号，以及将所述写数据输入信号发送给内存设备，从而实现将数据写入到内存设备。

在本发明实施例中，可选地，内存接口的控制方法还可以包括：通过内存接口的第二数据控制模块，获取读数据输出信号；所述第二数据控制模块依据所述外部时钟信号，对所述读数据输出信号进行读取，得到待输出的读数据信号和读数据选通信号；通过所述数据引脚对所述待输出的读数据信号进行输出，以及通过所述数据选通引脚输出所述读数据选通信号。

具体而言，当内存接口的第二数据控制模块作为读数据控制模块时，可将接收到的外部时钟信号作为系统时钟信号，并且可以通过时钟控制模块，将该外部时钟信号传输给第二控制模块，使得第二数据控制信号可以基于该外部时钟信号对内存设备中待输出的读数据输出信号进行处理。如图5A所示，第二数据控制模块在获取到内存设备中的读数据输出信号后，可以依据接收到的外部时钟系统对该读数据输出信号进行处理，从而得到待输出的读数据信号和读数据选通信号。

为了满足DDR协议要求，第二数据控制模块可以将读数据选通信号的边沿与读数据信号DQ对齐，如可以将延时单元的延迟值设置为0，使得待输出的读数据信号与读数据选通信号之间的相位差为0，随后可将读数据信号传输给内存接口的数据引脚，以通过数据引脚对读数据信号进行输出，同时可以读数据选通信号传输给内存接口的数据选通引脚，以通过数据选通引脚对读数据选通信号进行输出，使得外部主机可以同时接收到内存接口输入的读数据信号和读数据选通信号。

可见，本发明实施例中的两种工作模式可以是完全反向的关系，且这两种工作模式的切换过程简单，不需要在电路结构上做过大改动，降低了设计风险，也不会带来过大开销。此外，本发明实施例可以由一套内存接口提供两种功能，从而可以降低设计开发周期及降低成本。

需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。

参照图6，示出了本发明的一种内存接口的控制系统实施例的结构框图，具体可以包括如下模块：

工作模式确定模块602，用于依据选择信号确定内存接口的工作模式；

输出信号发送模块604，用于若所述工作模式为第一工作模式，则通过所述内存接口，将主机的输出信号发送给内存设备，所述输出信号包括内部时钟信号和第一逻辑信号；

输入信号接收模块606，用于若所述工作模式为第二工作模式，则通过所述内存接口，接收主机的输入信号，所述输入信号包括外部时钟信号和第二逻辑信号。

在具体实现中，工作模式确定模块602可以通过一个外部引脚引入选择信号，或者可以通过读取内部寄存器存储选择信号的值，以依据选择信号的值确定出内存接口的工作模式。在内存接口的工作模式为第一工作模式的情况下，内存接口可以作为主机的一部分，将该主机的输出信号发送给内存设备，因此控制系统中的输出信号发送模块604可以通过该内存接口将主机的输出信号发送给内存设备。此外，在内存接口的工作模式为第二工作模式的情况下，该内存接口可以作为内存设备的一部分，使得内存设备可以通过该内存接口接收主机的输入信号。因此，控制系统中的输入信号接收模块606可以通过内存接口接收主机的输入信号，并可将接收到的输入信号传输给内存设备，从而使得内存设备可以接收到主机的输入信号，如可以接收到主机输入的外部时钟信号和第二逻辑信号等等。

在本发明的一个可选实施例中，所述输入信号接收模块606包括：内存接口的时钟控制模块和命令控制模块。所述时钟控制模块，用于通过内存接口的时钟引脚，接收外部时钟信号，将所述外部时钟信号发送到所述命令控制模块；所述命令控制模块，用于依据所述外部时钟信号对输入的第二逻辑信号进行采集，其中，所述第二逻辑信号包括以下至少一种：命令信号、控制信号和地址信号。

在具体实现中，内存接口可以包含有时钟控制模块和命令控制模块，如图5A所示。在内存接口的工作模式为第二工作模式的情况下，可以将该内存接口的时钟控制模块和命令控制模块作为控制系统的输入信号接收模块606，从而使得该控制系统可以通过内存接口的时钟控制模块和命令控制模块接收外部主机输入的外部时钟信号和第二逻辑信号。具体的，控制系统可以通过内存接口的时钟引脚接收外部主机输入的外部时钟信号，随后可将接收到的外部时钟信号作为系统时钟信号，并可通过时钟控制模块，将接收的外部时钟信号传输给内存接口中的其他模块，如传输给命令控制模块、第二数据控制模块、第一数据控制模块等。其中，命令控制模块在接收到时钟控制模块所传输的外部时钟信号后，可以依据该外部时钟信号对外部主机输入的第二逻辑信号进行采集。

在本发明实施例中，可选地，内存接口的控制系统还可以包括：内存接口的第一数据控制模块、鉴相器以及第二数据控制模块。所述第一数据控制模块，用于通过内存接口的数据选通引脚，接收写数据选通信号，以及将接收到的写数据选通信号传输给所述鉴相器；所述鉴相器，用于依据所述写数据选通信号，对所述外部时钟信号进行数据采集，得到采集数据信号；第二数据控制模块，用于将所述采集数据信号传输到数据引脚并输出。

具体的，在内存接口工作在第二工作模式的情况下，该内存接口的控制系统可以通过内存接口中的第一数据控制模块、鉴相器以及第二数据控制模块，接收外部主机输入的写数据选通信号，以依据该写数据选通信号进行数据采集，随后可通过内存接口的第二数据控制模块将采集得到的采集数据信号传输到数据引脚，以通过该数据引脚对采集数据信号进行输出。

在本发明的一个可选实施例中，所述第一数据控制模块，还用于通过所述数据引脚，接收写数据信号；依据所述外部时钟信号和所述写数据选通信号，对所述写数据信号进行采集，得到写数据输入信号，以及将所述写数据输入信号发送给内存设备。具体而言，在内存接口工作在第二工作模式的情况下，内存接口中的第一数据控制模块可以作为写数据控制模块，如图5B所示，可以通过内存接口的数据引脚接收外部主机所输入的写数据信号，并可依据接收到的外部时钟信号和写数据选通信号对该写数据信号进行采集，得到写数据输入信号，随后可将得到的写数据输入信号传输给内存设备，从而使得内存设备可以获取到写数据输入信号。

在本发明的另一个可选实施例中，内存接口的控制系统该可以包括：内存接口的第二数据控制模块。第二数据控制模块，用于获取读数据输出信号；依据所述外部时钟信号，对所述读数据输出信号进行读取，得到待输出的读数据信号和读数据选通信号；通过所述数据引脚对所述待输出的读数据信号进行输出，以及通过所述数据选通引脚输出所述读数据选通信号。具体而言，在内存接口工作在第二工作模式的情况下，该内存接口的控制系统可以通过该内存接口的第二数据控制模块，获取内存设备所输出的读数据输出信号，并可依据接收到的外部时钟信号对获取到的读数据输出信号进行读取，得到待输出的读数据信号和读数据选通信号，随后可将待输出的读数据信号传输给数据引脚，以通过该数据引脚将读数据信号输出给外部主机，同时可以将得到的待输出的读数据选通信号传输给数据选通引脚，以通过该数据选通引脚将读数据选通信号输出给外部主机，从而使得外部主机可以依据接收到的读数据选通信号对接收到的读数据信号进行读取。

在本发明实施例中，可选地，当所述工作模式为第一工作模式时，所述系统还可以包括：内存接口的第一数据控制模块。该第一数据控制模块，用于通过内存接口的数据引脚接收读数据信号，通过内存接口的数据选通引脚接收读数据选通信号；依据所述内部时钟信号和所述读数据选通信号，对所述读数据信号进行读取，得到读数据输入信号。具体而言，在内存接口工作在第二工作模式的情况下，内存接口的控制系统可以将该内存接口中的第一数据控制模块作为读数据控制模块，以通过该第一数据控制模块进行数据读取。该第一数据控制模块分别与内存接口的数据引脚和数据选通引脚连接，如图4所示，从而可以通过数据引脚接收内存设备输入的读数据信号，以及可以通过数据选通引脚连接读数据选通信号。在接收到读数据信号和读数据选通信号后，第一数据控制模块可依据读数据选通信号以及接收到的内部时钟信号对接收到的读数据信号进行读取，得到读数据输入信号，随后可将该读数据输入信号传输给主机，使得主机可以接收到该读数据输入信号。

在本发明的一个可选实施例中，当所述工作模式为第一工作模式时，所述系统还可以包括：内存接口的第二数据控制模块。所述第二数据控制模块，用于依据所述内部时钟信号，对获取到的写数据输出信号进行采集，得到待输出的写数据信号和写数据选通信号；对所述待输出的写数据信号和写数据选通信号进行输出。在具体实现中，当内存接口的工作模式为第一工作模式时，内存接口的控制系统可以将内存接口的第二数据控制模块作为写数据控制模块，以通过该第二数据控制模块将写数据信号和写数据选通信号传输给内存设备。例如，如图4所示，第二数据控制模块可以获取主机中所需要输出的写数据输出信号，并可依据内部时钟信号对当前获取到的写数据输出信号进行采集，得到待输出的写数据信号和相应的待输出的写数据选通信号，随后可通过数据引脚将待输出的写数据信号输出给内存设备，同时可以通过数据选通引脚将待输出的写数据选通信号输出给内存设备，使得内存设备可以同时接收到写数据选通信号和写数据信号，以依据写数据选通信号对写数据信号进行处理。

对于系统实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以预测方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种内存接口的控制方法和系统，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (12)

1.一种内存接口的控制方法，其特征在于，包括：

依据选择信号确定内存接口的工作模式；

若所述工作模式为第一工作模式，则通过所述内存接口，将主机的输出信号发送给内存设备，所述输出信号包括内部时钟信号和第一逻辑信号；

若所述工作模式为第二工作模式，则通过所述内存接口，接收主机的输入信号，所述输入信号包括外部时钟信号和第二逻辑信号；

其中，当所述工作模式为第一工作模式时，所述方法还包括：

接收所述内存设备输入的读数据信号和读数据选通信号；

将所述读数据信号和所述读数据选通信号传输给内存接口的第一数据控制模块；

所述第一数据控制模块依据所述内部时钟信号和所述读数据选通信号，对所述读数据信号进行读取，得到读数据输入信号。

2.根据权利要求1所述的方法，其特征在于，所述通过所述内存接口，接收主机的输入信号，包括：

通过内存接口的时钟引脚，接收外部时钟信号；

通过内存接口的时钟控制模块，将所述外部时钟信号发送到内存接口的命令控制模块；

通过所述命令控制模块，依据所述外部时钟信号对输入的第二逻辑信号进行采集，其中，所述第二逻辑信号包括以下至少一种：命令信号、控制信号和地址信号。

3.根据权利要求2所述的方法，其特征在于，还包括：

通过内存接口的数据选通引脚，接收写数据选通信号；

通过内存接口的第一数据控制模块，将接收到的写数据选通信号传输给鉴相器；

所述鉴相器依据所述写数据选通信号，对所述外部时钟信号进行数据采集，得到采集数据信号；

通过内存接口的第二数据控制模块，将所述采集数据信号传输到数据引脚并输出。

4.根据权利要求3所述的方法，其特征在于，还包括：

通过所述数据引脚，接收写数据信号；

所述第一数据控制模块依据所述外部时钟信号和所述写数据选通信号，对所述写数据信号进行采集，得到写数据输入信号，以及将所述写数据输入信号发送给内存设备。

5.根据权利要求2所述的方法，其特征在于，还包括：

通过内存接口的第二数据控制模块，获取读数据输出信号；

所述第二数据控制模块依据所述外部时钟信号，对所述读数据输出信号进行读取，得到待输出的读数据信号和读数据选通信号；

通过数据引脚对所述待输出的读数据信号进行输出，以及通过数据选通引脚输出所述读数据选通信号。

6.根据权利要求1所述的方法，其特征在于，当所述工作模式为第一工作模式时，还包括：

将所述内部时钟信号传输内存接口的第二数据控制模块；

所述第二数据控制模块依据所述内部时钟信号，对获取到的写数据输出信号进行采集，得到待输出的写数据信号和写数据选通信号；

对所述待输出的写数据信号和写数据选通信号进行输出。

7.一种内存接口的控制系统，其特征在于，包括：

工作模式确定模块，用于依据选择信号确定内存接口的工作模式；

输出信号发送模块，用于若所述工作模式为第一工作模式，则通过所述内存接口，将主机的输出信号发送给内存设备，所述输出信号包括内部时钟信号和第一逻辑信号；

输入信号接收模块，用于若所述工作模式为第二工作模式，则通过所述内存接口，接收主机的输入信号，所述输入信号包括外部时钟信号和第二逻辑信号

其中当所述工作模式为第一工作模式时，所述系统还包括：内存接口的第一数据控制模块；

所述第一数据控制模块，用于通过内存接口的数据引脚接收读数据信号，通过内存接口的数据选通引脚接收读数据选通信号；依据所述内部时钟信号和所述读数据选通信号，对所述读数据信号进行读取，得到读数据输入信号。

8.根据权利要求7所述的系统，其特征在于，所述输入信号接收模块包括：内存接口的时钟控制模块和命令控制模块；

所述时钟控制模块，用于通过内存接口的时钟引脚，接收外部时钟信号，将所述外部时钟信号发送到所述命令控制模块；

所述命令控制模块，用于依据所述外部时钟信号对输入的第二逻辑信号进行采集，其中，所述第二逻辑信号包括以下至少一种：命令信号、控制信号和地址信号。

9.根据权利要求8所述的系统，其特征在于，还包括：内存接口的第一数据控制模块、鉴相器以及第二数据控制模块；

所述第一数据控制模块，用于通过内存接口的数据选通引脚，接收写数据选通信号，以及将接收到的写数据选通信号传输给所述鉴相器；

所述鉴相器，用于依据所述写数据选通信号，对所述外部时钟信号进行数据采集，得到采集数据信号；

第二数据控制模块，用于将所述采集数据信号传输到数据引脚并输出。

10.根据权利要求9所述的系统，其特征在于，

所述第一数据控制模块，还用于通过所述数据引脚，接收写数据信号；依据所述外部时钟信号和所述写数据选通信号，对所述写数据信号进行采集，得到写数据输入信号，以及将所述写数据输入信号发送给内存设备。

11.根据权利要求8所述的系统，其特征在于，还包括：内存接口的第二数据控制模块；

所述第二数据控制模块，用于获取读数据输出信号；依据所述外部时钟信号，对所述读数据输出信号进行读取，得到待输出的读数据信号和读数据选通信号；通过数据引脚对所述待输出的读数据信号进行输出，以及通过数据选通引脚输出所述读数据选通信号。

12.根据权利要求7所述的系统，其特征在于，当所述工作模式为第一工作模式时，所述系统还包括：内存接口的第二数据控制模块；

所述第二数据控制模块，用于依据所述内部时钟信号，对获取到的写数据输出信号进行采集，得到待输出的写数据信号和写数据选通信号；对所述待输出的写数据信号和写数据选通信号进行输出。

Images