CN110234119A - 基于dac芯片的信号源生成系统 - Google Patents

基于dac芯片的信号源生成系统 Download PDF

Info

Publication number
CN110234119A
CN110234119A CN201910490059.6A CN201910490059A CN110234119A CN 110234119 A CN110234119 A CN 110234119A CN 201910490059 A CN201910490059 A CN 201910490059A CN 110234119 A CN110234119 A CN 110234119A
Authority
CN
China
Prior art keywords
dac
dac chip
filter
signal
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910490059.6A
Other languages
English (en)
Other versions
CN110234119B (zh
Inventor
高加健
王世伟
汤慰
徐东
黄鹏
何峰林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Jiuzhou Electric Group Co Ltd
Original Assignee
Sichuan Jiuzhou Electric Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Jiuzhou Electric Group Co Ltd filed Critical Sichuan Jiuzhou Electric Group Co Ltd
Priority to CN201910490059.6A priority Critical patent/CN110234119B/zh
Publication of CN110234119A publication Critical patent/CN110234119A/zh
Application granted granted Critical
Publication of CN110234119B publication Critical patent/CN110234119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0028—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage
    • H04B1/0039—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage using DSP [Digital Signal Processor] quadrature modulation and demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W16/00—Network planning, e.g. coverage or traffic planning tools; Network deployment, e.g. resource partitioning or cells structures
    • H04W16/14—Spectrum sharing arrangements between different networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W16/00—Network planning, e.g. coverage or traffic planning tools; Network deployment, e.g. resource partitioning or cells structures
    • H04W16/18—Network planning tools
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W16/00—Network planning, e.g. coverage or traffic planning tools; Network deployment, e.g. resource partitioning or cells structures
    • H04W16/24—Cell structures
    • H04W16/26—Cell enhancers or enhancement, e.g. for tunnels, building shadow

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明涉及本发明涉及干扰机技术领域，公开了基于DAC芯片的信号源生成系统。包括：FPGA模块、DAC芯片和通道电路，所述FPGA模块分别与第一DAC芯片、第二DAC芯片、第三DAC芯片连接，所述通道电路包括第一滤波器、第二滤波器、第三滤波器、合路器和2个输出端，所述第一DAC芯片、第二DAC芯片、第三DAC芯片分别连接第一DAC滤波器、第二DAC滤波器、第三滤波器，所述第一滤波器、第二滤波器均连接合路器，所述合路器和第三滤波器分别通过2个输出端输出2路射频信号。上述方案较于传统DDS+上变频的方案，省去了上变频模块，对系统低成本、轻量化设计具有重大意义，作为系统的信号源部分，可广泛应用于通信领域。

Description

基于DAC芯片的信号源生成系统
技术领域
本发明涉及干扰机技术领域，特别是基于DAC芯片的信号源生成系统。
背景技术
随着现在通信技术的高速发展，对于装备的小型化、集成化、成本控制要求越来越高，如何设计出低成本、高集成度、小型化的装备是现阶段急需解决的问题。
现有信号源设计采用基带+上变频的方案设计实现，上变频采用基带信号与高频信号混频后实现，在混频过程中必然会有频率混叠、交调等现象出现，给设计带来很大难度，且技术指标不是很好；同时上变频模块在设备整机的成本、重量占比较大，造成一定的成本浪费且性能一般。对于高频率、高带宽信号的生成采用基带+上变频的方案设计，实现数字信号源的方案中，主要包括以下缺点：
1.信号杂散严重。在混频过程中必然会有频率混叠、交调等现象出现，给设计带来很大难度，且技术指标不是很好。
2.体积大，功耗高。上变频模块在设备整机的成本、重量占比较大，造成一定的成本浪费且性能一般。
3.通道数量多。由于无线通信设备体制众多，从VHF到6GHz，使用频率众多。受传统数字信号源带宽有限的影响，需要使用多个通道才能覆盖整个干扰频段。
4.频段固定，不易扩展，灵活性差。通常干扰机通道划分较多(通常10通道以上)，频段较为固定，且由于通信频段全球差异大，传统的干扰机为满足全球覆盖，往往需要以预留硬件通道的方式冗余设计，进一步增加设备体积、重量，但有时限于体积、功耗原因，频段扩展难度较大。这就使得整个干扰信号波形、干扰频段动态重构性差。
发明内容
本发明所要解决的技术问题是：针对上述存在的问题，提供了基于DAC芯片的信号源生成系统。
本发明采用的技术方案如下：基于DAC芯片的信号源生成系统，包括：FPGA模块、DAC芯片和通道电路，所述FPGA模块分别与第一DAC芯片、第二DAC芯片、第三DAC芯片连接，所述通道电路包括第一滤波器、第二滤波器、第三滤波器、合路器和2个输出端，所述第一DAC芯片、第二DAC芯片、第三DAC芯片分别连接第一DAC滤波器、第二DAC滤波器、第三滤波器，所述第一滤波器、第二滤波器均连接合路器，所述合路器和第三滤波器分别通过2个输出端输出2路射频信号。
进一步的，所述第一DAC芯片、第二DAC芯片、第三DAC芯片选用14位RF数模转换器，内核具有四通道开关结构。
进一步的，所述第一DAC芯片、第二DAC芯片、第三DAC芯片工作在基带模式输出0～1.425GHz的信号，工作在混合模式输出1.425GHz～4.2GHz的信号。
进一步的，所述通道电路还包括2个功分器，在2个输出端分别设置功分器，将每个输出端分出4组射频信号。
进一步的，所述通道电路还包括增益控制电路，合路器和第三滤波器输出信号通过增益控制电路后再通过2个输出端输出。
进一步的，所述增益控制电路包括MCU控制器和2组串联的衰减器和放大器，合路器和第三滤波器分别连接1个衰减器，2个放大器分别与功分器相连，所述MCU控制器与FPGA相连，并控制衰减器。
进一步的，所述FPGA模块采用8路合成，8路DDS同时输出同频率但相位相差1/8个相位累加值的数据，8路输出信号输入给DAC芯片并串转换，合成后生成单载波信号。
进一步的，多个单载波信号在时域相加得到多载波信号。
进一步的，所述基于DAC芯片的的信号源生成系统还包括：单片机控制电路，单片机控制电路与FPGA模块连接。
进一步的，所述基于DAC芯片的的信号源生成系统还包括：电源电路，电压电路采用+12V供电，通过电源电路的DC-DC模块进行分配。
与现有技术相比，采用上述技术方案的有益效果为：
(1)宽带通道设计，频段灵活组合。本发明采用三路宽带通道设计。可根据用户的实际需求，灵活设置所需干扰频段，以适应不用的应用需求。由于产品小巧，在扩展性方面，可通过简单的增加硬件模组的方式实现频段扩容，实现多频段的覆盖。因此，产品可灵活根据实际应用需求，配置所需干扰通道，避免冗余设计。
(2)降低干扰机体积、重量。通过射频高速DA直出的干扰信号的方案，省去了变频模块，产品集成度更高，结构更加紧凑，更加小型化、轻量化。
(3)提高干扰源信号质量。干扰源采用先进的软件无线电架构的设计思路，通过高速数字芯片能有效抑制输出信号的杂散，降低对信号输出端滤波器的要求。
附图说明
图1是本发明基于DAC芯片的的信号源生成系统总体框图。
图2是本发明模拟通道电路的结构示意图。
图3是本发明单载波生成过程中多路DDS信号合成原理。
图4是本发明多载波生成方法中采用Matlab工具作FFT分析频域示意图。
具体实施方式
下面结合附图对本发明做进一步描述。
实施例1：基于DAC芯片的的信号源生成系统，包括：FPGA模块、DAC芯片和通道电路，所述FPGA模块分别与第一DAC芯片、第二DAC芯片、第三DAC芯片连接，所述第一DAC芯片、第二DAC芯片、第三DAC芯片根据实际情况分别被分配的不同的工作频段。
根据DAC特性，该DAC具备两种工作模式，当工作在基带模式时可以输出0～1.425GHz的信号，当工作在混合模式时可输出1.425GHz～4.2GHz的信号，另外为提高信号质量，避免多载波信号在放大时产生过多的交调信号，我们将输出信号频段进行划分，本实施例根据实际情况频段输出表如下表1。
表1频段输出表
通过DAC芯片后得到的射频信号通过第一DAC滤波器、第二DAC滤波器、第三DAC滤波器滤除镜像等带外无用信号，所述第一DAC滤波器、第二DAC滤波器的信号合成一路，合路之后的信号和另外一个滤波信号分别通过2个输出端输出2路射频信号。
在实施例1的基础上：为了增加每路射频信号的组数，输出4组2路多载波射频信号，设置2个功分器，在2个输出端分别设置功分器，将每个输出端分出4组射频信号。
如图1所示，为DAC芯片的多样式信号源总体框图。其硬件涉及包括以下几部分。
(a)信号生成电路
信号生成电路由FPGA+DAC芯片实现，实现任意信号波形的算法实现；设备DAC芯片选用高性能14位RF数模转换器(DAC)，支持最高达2.85GSPS的数据速率。DAC内核基于一个四通道开关结构，使双边沿时钟能够有效运行，配置为混频模式(Mix-Mode)或2倍插值时，能将DAC更新速率提高至5.7GSPS。它的高动态范围和宽带宽特性可产生高达4.2GHz的多载波。在基带模式下，可支持1至158个连续载波。还可以选择两个可选2倍插值滤波器，通过将DAC更新速率提高两倍来简化后重建构滤波器。
DAC芯片具体性能如下：
1)DAC更新速率：最高达5.7GSPS；
2)直接RF频率合成(2.85GSPS数据速率)；
3)直流至1.425GHz(基带模式)；
4)直流至1.0GHz(2倍插值模式)；
5)1.425GHz至4.2GHz(混合模式)。
(b)模拟通道电路
在AD得到了射频信号后，还需要对信号进行一系列调理，首先由于DDS原理的杂散效应，在通道电路中，必须对信号进行滤波处理，滤除带外杂散及镜频信号；在对输出信号滤波之后，为了保证信号远距离传输，对后端链路必备驱动能力，加入了增益控制电路，合路器和第三滤波器2路输出信号通过增益控制电路后再通过2个输出端输出。按照本系统设计要求，还需对信号进行功分处理，输出到对应的功率放大单元。
如图2所示，为一个模拟通道电路的框图。第一DAC芯片、第二DAC芯片、第三DAC芯片的DA1、DA2、DA3的输出信号分别通过衰减均衡，DA1、DA2对应的衰减均衡后的信号进入合路器，再依次经过衰减均衡、放大器放大、步进衰减、放大器放大到达功分器，形成1路4组信号，DA3对应的信号经过两次衰减均衡后，在依次经过放大器放大、步进衰减、放大器放大、衰减均衡到达功分器，再形成1路4组信号。SPI-FPGA控制器步进衰减过程。
(c)控制电路
单片机控制电路：采用ARM芯片作为主控制器，设计有千兆网卡(与升级、管理系统连接)、串口、CAN总线接口等，控制外围所有有关电路，包括上位机协议解析、放大单元控制、FPGA输出信号样式设置、设备状态读取上报等。
(d)电源电路
该信号源外部采用+12V供电，通过电源电路DC-DC模块进行分配后满足设备工作需求。
本发明中的多样式信号生成设计：不同样式的信号可由基带信号加载波调制得到，但由于干扰信号的载波频率较高，受FPGA数据处理时钟速度的限制，不能直接产生，处理中采用了DDS信号多路合成的方法。
a)单载波信号生成
以第一DAC芯片DAC1输出单载波为例进行说明，DAC1芯片工作在基带模式下，为了满足需求，其数字更新速率至少为2.2Gbps。受FPGA模块数据处理时钟管理速度的限制，不能直接产生，因此系统采用多路合成的方式，FPGA主时钟工作在275M，为配合DAC芯片2.2Gbps转换速率，FPGA内部采用8路合成，如图3所示，频率控制字P输入给相位累加器，相位累加器输出8路信号，8个DDS同时输出同频率(275M)但相位相差1/8个相位累加值的数据，最终将8路数据依次送入DAC1的两通道14位Selectio进行八路并串转换成2.2Gbps速率，从而直接合成频率0～1.1G的宽带信号。
DDS相位累加的位宽为48位，系统采样率275M，输出频率800M，根据公式(1)计算出DDS的频率控制字P，且相邻两路DDS的相位差为
b)多载波信号生成
多载波信号的生成是把多个单载波信号在时域相加得到。以1600M、1820M与2300M三个多载波信号生成为例。图4所示为三个信号通过Matlab工具作的FFT分析频域。
本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。如果本领域技术人员，在不脱离本发明的精神所做的非实质性改变或改进，都应该属于本发明权利要求保护的范围。

Claims (10)

1.基于DAC芯片的的信号源生成系统，其特征在于，包括：FPGA模块、DAC芯片和通道电路，所述FPGA模块分别与第一DAC芯片、第二DAC芯片、第三DAC芯片连接，所述通道电路包括第一滤波器、第二滤波器、第三滤波器、合路器和2个输出端，所述第一DAC芯片、第二DAC芯片、第三DAC芯片分别连接第一DAC滤波器、第二DAC滤波器、第三滤波器，所述第一滤波器、第二滤波器均连接合路器，所述合路器和第三滤波器分别通过2个输出端输出2路射频信号。
2.如权利要求1所述的基于DAC芯片的的信号源生成系统，其特征在于，所述第一DAC芯片、第二DAC芯片、第三DAC芯片选用14为RF数模转换器，内核具有四通道开关结构。
3.如权利要求1所述的基于DAC芯片的的信号源生成系统，其特征在于，所述第一DAC芯片、第二DAC芯片、第三DAC芯片工作在基带模式输出0～1.425GHz的信号，工作在混合模式输出1.425GHz～4.2GHz的信号。
4.如权利要求1所述的基于DAC芯片的的信号源生成系统，其特征在于，所述通道电路还包括2个功分器，在2个输出端分别设置功分器，将每个输出端分出4组射频信号。
5.如权利要求4所述的基于DAC芯片的的信号源生成系统，其特征在于，所述通道电路还包括增益控制电路，所述合路器和第三滤波器输出信号通过增益控制电路后再通过2个输出端输出。
6.如权利要求5所述的基于DAC芯片的的信号源生成系统，其特征在于，所述增益控制电路包括MCU控制器和2组串联的衰减器和放大器，合路器和第三滤波器分别连接1个衰减器，2个放大器分别与功分器相连，所述MCU控制器与FPGA相连，并控制衰减器。
7.如权利要求1或者6所述的基于DAC芯片的的信号源生成系统，其特征在于，所述FPGA模块采用8路合成，8路DDS同时输出同频率但相位相差1/8个相位累加值的数据，8路输出信号输入给DAC芯片并串转换，合成后生成单载波信号。
8.如权利要求7所述的基于DAC芯片的的信号源生成系统，其特征在于，多个单载波信号在时域相加得到多载波信号。
9.如权利要求1所述的基于DAC芯片的的信号源生成系统，其特征在于，还包括：单片机控制电路，单片机控制电路与FPGA模块连接。
10.如权利要求1所述的基于DAC芯片的的信号源生成系统，其特征在于，还包括：电源电路，电压电路采用+12V供电，通过电源电路的DC-DC模块进行分配。
CN201910490059.6A 2019-06-06 2019-06-06 基于dac芯片的信号源生成系统 Active CN110234119B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910490059.6A CN110234119B (zh) 2019-06-06 2019-06-06 基于dac芯片的信号源生成系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910490059.6A CN110234119B (zh) 2019-06-06 2019-06-06 基于dac芯片的信号源生成系统

Publications (2)

Publication Number Publication Date
CN110234119A true CN110234119A (zh) 2019-09-13
CN110234119B CN110234119B (zh) 2022-05-06

Family

ID=67858477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910490059.6A Active CN110234119B (zh) 2019-06-06 2019-06-06 基于dac芯片的信号源生成系统

Country Status (1)

Country Link
CN (1) CN110234119B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102014310A (zh) * 2010-11-16 2011-04-13 中国民航大学 机载选择呼叫信号发生器及其实现方法
CN202190410U (zh) * 2011-07-22 2012-04-11 京信通信系统（中国）有限公司 驻波检测装置及射频拉远单元
US20140044155A1 (en) * 2012-08-10 2014-02-13 Walter Honcharenko Frequency agile multiband transmitter using a radio frequency digital to analog converter
CN203691396U (zh) * 2013-11-28 2014-07-02 成都九洲迪飞科技有限责任公司 宽频带信号发生器
CN104237905A (zh) * 2014-09-12 2014-12-24 湖南北云科技有限公司 北斗检测仪
CN205039803U (zh) * 2015-09-28 2016-02-17 广州海格通信集团股份有限公司 一种gsm-r频段监测终端的接收前端
CN106200759A (zh) * 2016-08-23 2016-12-07 哈尔滨理工大学 一种快速响应的混合信号发生器及其实现方法
CN106341141A (zh) * 2016-08-17 2017-01-18 中国电子科技集团公司第四十研究所 一种基于sdr的捷变多模多路收发装置
CN206850725U (zh) * 2017-04-11 2018-01-05 陕西尚品信息科技有限公司 一种基于fpga和dac的新型数字正弦信号发生器
CN108614271A (zh) * 2018-07-06 2018-10-02 中国计量大学 一种带反馈校正的多通道超声波任意波形信号发生器
CN108710404A (zh) * 2018-05-23 2018-10-26 中国科学技术大学 一种混合信号发生器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102014310A (zh) * 2010-11-16 2011-04-13 中国民航大学 机载选择呼叫信号发生器及其实现方法
CN202190410U (zh) * 2011-07-22 2012-04-11 京信通信系统（中国）有限公司 驻波检测装置及射频拉远单元
US20140044155A1 (en) * 2012-08-10 2014-02-13 Walter Honcharenko Frequency agile multiband transmitter using a radio frequency digital to analog converter
CN203691396U (zh) * 2013-11-28 2014-07-02 成都九洲迪飞科技有限责任公司 宽频带信号发生器
CN104237905A (zh) * 2014-09-12 2014-12-24 湖南北云科技有限公司 北斗检测仪
CN205039803U (zh) * 2015-09-28 2016-02-17 广州海格通信集团股份有限公司 一种gsm-r频段监测终端的接收前端
CN106341141A (zh) * 2016-08-17 2017-01-18 中国电子科技集团公司第四十研究所 一种基于sdr的捷变多模多路收发装置
CN106200759A (zh) * 2016-08-23 2016-12-07 哈尔滨理工大学 一种快速响应的混合信号发生器及其实现方法
CN206850725U (zh) * 2017-04-11 2018-01-05 陕西尚品信息科技有限公司 一种基于fpga和dac的新型数字正弦信号发生器
CN108710404A (zh) * 2018-05-23 2018-10-26 中国科学技术大学 一种混合信号发生器
CN108614271A (zh) * 2018-07-06 2018-10-02 中国计量大学 一种带反馈校正的多通道超声波任意波形信号发生器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
徐茜: "一种零值测试基带信号源设计", 《计算机测量与控制》 *

Also Published As

Publication number Publication date
CN110234119B (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
US9948350B2 (en) Multi-mode radio frequency circuitry
CN102386946B (zh) 一种数据传输快速跳频电台
CN103384155B (zh) 一种多通道分布式天线系统射频通道自动匹配方法
CN103633949B (zh) 多模功率放大器、多模切换方法及其移动终端
CN106374927A (zh) 一种基于FPGA和PowerPC的多通道高速AD系统
CN108702351A (zh) 用于发射器的信号处理构架
WO2002027951A1 (fr) Procede et dispositif permettant d'ameliorer la puissance de sortie des ondes porteuses d'une station de base d'ondes porteuses multiples a large bande
WO2011072592A1 (zh) 削波方法、装置和基站
CN105376007A (zh) 一种干扰源设备
CN110234119A (zh) 基于dac芯片的信号源生成系统
CN104054312A (zh) 基于多相调制生成输出信号的发射机前端装置
CN109100689B (zh) 一种相位连续的细步进频率源
CN201282455Y (zh) 数字光纤直放机系统
CN102664673A (zh) 一种应用于gsm跳频网络的直放站数字处理系统及方法
CN104580954B (zh) 一种全数字域的广播电视激励器
CN201118570Y (zh) 一种基于数字中频处理的信号抑制器
CN110474619B (zh) 一种多通道宽频带功率数字可调的变频系统及其控制方法
KR20220063574A (ko) 전원 변조기 및 이를 포함하는 무선 통신 장치
CN107707266B (zh) 一种宽带高速跳频发射系统
CN207995413U (zh) 一种lte基站单板
CN215734293U (zh) 多路调频广播互调校正装置
CN205092913U (zh) 一种同时输出多个频道的数字电视激励器
CN201243296Y (zh) 宽频智能天线系统
Fague New RF DAC broadens software-defined radio horizon
CN201114161Y (zh) 多载波信号处理的数字下变频系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant