CN110211961A - 一种长纳米管3d nand存储器及其制备方法 - Google Patents

一种长纳米管3d nand存储器及其制备方法 Download PDF

Info

Publication number
CN110211961A
CN110211961A CN201910453229.3A CN201910453229A CN110211961A CN 110211961 A CN110211961 A CN 110211961A CN 201910453229 A CN201910453229 A CN 201910453229A CN 110211961 A CN110211961 A CN 110211961A
Authority
CN
China
Prior art keywords
aao template
nanotube
template
aao
nand memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910453229.3A
Other languages
English (en)
Other versions
CN110211961B (zh
Inventor
缪向水
王升
童浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201910453229.3A priority Critical patent/CN110211961B/zh
Publication of CN110211961A publication Critical patent/CN110211961A/zh
Application granted granted Critical
Publication of CN110211961B publication Critical patent/CN110211961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种长纳米管3D NAND存储器及其制备方法，属于3D NAND闪存领域。该制备方法是在半导体衬底上沉积共源平面并在共源平面上制备AAO模板，以AAO模板作为长纳米管的模板，先通过化学修饰法在AAO模板的通孔内壁附着金属催化剂或活性基团，然后在AAO模板的通孔内壁沉积长纳米管；所述长纳米管为3D NAND存储器的沟道纳米管，或者为3D NAND存储器的芯壳型纳米线的外壳部分。本发明能够解决长纳米管难以在AAO模板的通孔中沉积的技术问题，有利于提高3D NAND存储器的堆叠高度。

Description

一种长纳米管3D NAND存储器及其制备方法
技术领域
本发明属于3D NAND闪存领域，更具体地，涉及一种长纳米管3D NAND存储器及其制备方法。
背景技术
虽然20nm(或者更小)多晶硅浮栅非易失性存储阵列有着完善的制造技术，但为了进一步提高集成度、增大存储密度，往往需要继续减小平面存储阵列的特征尺寸(即浮栅晶体管栅极长度)，这对制备工艺(如光刻、沉积技术等)提出了更高的要求，现有的制作工艺难以支持平面存储阵列特征尺寸的继续减小。另一方面，进一步减小的特征尺寸也会使得存储器件中出现临近单元的相互串扰、浮栅存储电子数目过少等问题，影响存储器件的实际应用。三维垂直堆叠存储器件被视为是继续提高存储器件存储密度的有利途径之一。
3D NAND(即与非型)存储串在2001年被首次公开(“Novel Ultra High DensityMemory with a Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell”,IEDMProc.(2001)33-36)，但是这种3D NAND存储串的有源区是通过包括重复形成侧墙隔离层和刻蚀衬底等工艺来制备的，对操作的要求严格、耗时且生长难度大，成本高。
为了克服上述问题，现有技术提出了一种利用气相沉积法直接在AAO模板(多孔氧化铝模板)的通孔中沉积制备NAND串的纳米管的方法。但是，当纳米管较长时，需要的AAO模板的通孔也会相应变长，进而增大沉积难度。
因此，亟需一种易于在AAO模板的通孔中沉积长纳米管的方法。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种制备长纳米管、3D NAND存储器的方法及存储器，其目的在于，通过金属盐溶液浸润AAO而后热解的方法，得到内壁附着催化金属纳米颗粒的AAO模板，然后后利用化学气相沉积在催化金属作用下在AAO模板通孔内取向生长沟道纳米管，由此解决长纳米管难以在AAO模板的通孔中沉积的技术问题。
为实现上述目的，按照本发明的一个方面，提供了一种长纳米管3D NAND存储器的制备方法，该方法是在半导体衬底上沉积共源平面并在共源平面上制备AAO模板，以AAO模板作为长纳米管的模板，先通过化学修饰法在AAO模板的通孔内壁附着金属催化剂或活性基团，然后在AAO模板的通孔内壁沉积长纳米管；所述长纳米管为3D NAND存储器的沟道纳米管，或者为3D NAND存储器的芯壳型纳米线的外壳部分。
进一步地，该方法包括如下步骤：
①在半导体衬底上沉积一层共源平面；
②在所述共源平面上制备AAO模板，并使AAO模板内的通孔直接与共源平面连通；
③通过金属催化剂对应的金属盐溶液浸润AAO模板，使AAO模板的通孔充满金属盐溶液；然后加热浸润了金属盐溶液的AAO模板，使金属盐溶液热解，得到内壁附着催化金属纳米颗粒的AAO模板；再利用化学气相沉积在金属催化剂的催化作用下在AAO模板通孔内壁生长沟道纳米管；
④在沟道纳米管顶端沉积漏极电极；
⑤去除AAO模板，去除沟道纳米管外表面的催化金属纳米颗粒；
⑥在沟道纳米管表面径向由内到外依次沉积形成沟道绝缘层、电荷存储层和栅极绝缘层，得到NAND串阵列；
⑦在NAND串阵列的间隙，沿NAND串的轴向在共源平面上沉积字线电极，直至达到预定层数；
⑧在漏极电极顶端沉积位线。
进一步地，所述金属催化剂为Fe、Co、Ni或Ru中的任意一种。
进一步地，所述金属催化剂为Fe，所述金属盐溶液为二茂铁溶解于易挥发有机溶剂中得到，二茂铁浓度为0.005mol/L～0.007mol/L。
进一步地，步骤③中，先将AAO模板浸润在0.006mol/L的二茂铁苯溶液中，使得AAO模板的通孔充满二茂铁苯溶液；然后取出AAO模板，待苯挥发后，二茂铁附着在AAO模板的通孔内壁上；再将带有二茂铁的AAO模板放入石英管中，通入氩气，在250℃～300℃之间加热使二茂铁分解，从而使铁纳米颗粒沉积在AAO模板的通孔内壁上。
进一步地，步骤③中，二茂铁分解后，升温并稳定在700℃进行化学气相沉积，向石英管内通入氩气、氢气和碳源气体的混合气，充分反应后停止通氢气和碳源气体，在氩气保护氛围下冷却至室温，在AAO模板的通孔内壁沉积得到碳纳米管；以碳纳米管为模板，在所述碳纳米管内腔沉积Ni层，然后煅烧AAO模板，去除碳纳米管同时将Ni层氧化得到NiO纳米线，再利用化学气相沉积在NiO纳米线与AAO模板之间沉积Si层，最后去除NiO纳米线和AAO模板即得到沟道纳米管。
进一步地，该方法包括以下步骤：
①在半导体衬底上沉积一层共源平面；
②在所述共源平面上制备AAO模板，并使AAO模板内的通孔直接与共源平面连通；
③先对AAO模板进行硅烷化超声处理，在AAO模板的通孔内壁附着活性基团，再在AAO模板的通孔内沉积芯壳型纳米线的外壳部分，所述外壳部分为多层同轴纳米管结构，沿径向从外到内依次为栅极绝缘层、电荷存储层和沟道绝缘层；
④在沟道绝缘层的管腔内沉积内芯部分，得到芯壳型纳米线，该芯壳型纳米线作为3D NAND存储器的半导体沟道；
⑤在所述芯壳型纳米线顶端沉积漏极电极；
⑥去除所述AAO模板，得到由芯壳型纳米线及其外壳部分组成的NAND串阵列；
⑦在NAND串阵列的间隙，沿NAND串的轴向在共源平面上沉积字线电极，直至达到预定层数；
⑧在漏极电极顶端沉积位线。
进一步地，步骤③中，将AAO模板进行硅烷化超声处理不小于1min，然后在氮气保护下加热到100℃以上并保持预定时间，使硅烷的活性基团充分附着于AAO模板的通孔内壁上。
进一步地，步骤④中，采用电化学沉积法沉积芯壳型纳米线，电流密度不大于0.3mA/cm2，沉积时间根据AAO模板的孔径大小确定，AAO模板的孔径越大，沉积时间越长，直至得到预定直径或厚度的芯壳型纳米线。
为了实现上述目的，本发明还提供了一种按照前述任意一种方法制备得到的3DNAND存储器。
总体而言，本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
1、本发明利用AAO模板作为3D NAND存储器的纳米管模板，通过化学修饰法在AAO模板的通孔内壁附着金属催化剂或活性基团，使得材料易于在AAO模板的通孔内壁沉积，避免材料优先堆积在通孔底部，从而得易于到长纳米管；而由于AAO模板的通孔取向限制，使得长纳米管能够直接沿AAO模板的通孔实现取向生长，从而得到长纳米管。
2、本发明通过金属盐溶液浸润AAO而后热解的方法，得到内壁附着催化金属纳米颗粒的AAO模板，然后后利用化学气相沉积在催化金属作用下在AAO模板通孔内取向生长沟道纳米管，由此解决长纳米管难以在AAO模板的通孔中沉积的技术问题。
3、本发明先在AAO模板的通孔中沉积碳纳米管，再以碳纳米管为模板沉积Ni层，然后煅烧去除碳纳米管同时将Ni层氧化得到NiO纳米线，再利用化学气相沉积在NiO纳米线与AAO模板之间沉积Si层，最后去除NiO纳米线即得到沟道纳米管，沟道纳米管的厚度更易于控制，并且可以避免直接煅烧除碳导致Si被氧化。
4、本发明通过硅烷化处理AAO模板，使得AAO模板的通孔内壁表面附着活性基团，确保电化学沉积过程中外壳材料能够优先堆积在AAO模板的通孔内壁而非底部，从而得到管状的外壳部分，进而能够在外壳的官腔内沉积得到芯壳型纳米线，从而制成NAND串阵列。并且，该方法在制备NAND串阵列的过程中无需掩膜刻蚀步骤，大大简化了制备流程及成本。
附图说明
图1是现有的一种芯壳型纳米管3D NAND存储器的结构示意图；
图2是图1中芯壳型纳米管NAND串沿径向的截面图；
图3是本发明的主要工艺流程框图；
图4是本发明第一实施例制备图1的存储器的工艺流程框图；
图5是本发明第一实施例制备图1的存储器的工艺流程示意图；
图6是本发明第二实施例制备图1的存储器的工艺流程框图；
图7是本发明第二实施例制备图1的存储器的工艺流程示意图。
在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：
100-衬底，101-共源平面，102-字线绝缘层，103-字线电极层，104-包覆部分，105-NAND串，106-漏极电极，201-位线，1-半导体沟道，2-沟道绝缘层，3-电荷存储层，4-栅极绝缘层。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
如图1、图2所示，现有的一种包覆型纳米管3D NAND存储器，自下而上包括半导体衬底100、共源平面101、多个NAND串105、与多个NAND串105一一对应的多个漏极电极106、位线201；其中多个NAND串105垂直地延伸至共源平面101；多个NAND串105通过字线电极连接，由同一字线电极连接起来的多个NAND串105形成一个存储层；所述各漏极电极106连接NAND串105与位线201；多个不同的存储层通过位于漏极电极106上部的位线201连接。字线电极是由字线电极层103和字线绝缘层102交替堆叠构成的多层膜结构。源/漏电极分别对应于位于NAND串105下方的下电极共源平面101和位于漏极电极106上方的位线201，源/漏电极的位置可互换。
如附图2所示，NAND串105是一种包覆型纳米管结构。NAND串105由多层同轴纳米管构成，其最内层是半导体沟道1，构成包覆型纳米管的内芯，其包覆部分104由内向外依次是沟道绝缘层2、电荷存储层3和栅极绝缘层4。半导体沟道1可以通过一切合适的方法制备，例如电化学沉积法、化学气相沉积等；半导体沟道1可以用任何合适的半导体材料制成，例如碳、硅、锗、锗化硅，或者其它化合物半导体材料，譬如III-V、II-VI半导体，或者导体或者半导体氧化物等材料，这些半导体材料可以是非晶、多晶或者单晶。沟道绝缘层采用氧化硅或者其他high-k(即高介电)材料。电荷存储层采用氮化硅或其他电荷在其中不能自由移动的材料。栅极绝缘层采用氧化硅或者其他high-k材料。沟道绝缘层、电荷存储层和栅极绝缘层可以采用一切合适的方法在半导体沟道1表面沉积，例如PECVD等。
漏极电极106位于NAND串105上方，由惰性金属沉积而成，例如钽，钛钨合金，金等，并直接与NAND串105中的半导体沟道1接触。漏极电极106可以采用采用一切合适的方法在半导体沟道1上方沉积，例如剥离工艺。
衬底100可以是任何半导体衬底，例如单晶硅、IV-IV族化合物(例如锗化硅或者硅锗碳化合物)、III-V族化合物、II-VI族化合物或其他的半导体材料，或者是外延有上述半导体材料的非半导体衬底(如氧化硅、玻璃、塑料、金属或者陶瓷衬底)。衬底100还可以包括在衬底上预先制备的集成电路层(例如存储器件的驱动电路等)。
共源平面101可以采用一种或多种合适的导体或半导体材料，例如掺杂的多晶硅(如N型或P型多晶硅)、钨、铜、铝、钽、钛、钴、氮化钛或者它们的合金。例如，在一些实施例中，多晶硅因为容易制备而被采用。
字线电极由字线绝缘层102和字线电极层103交替沉积而成。字线电极层103的材料可以包括一种或多种任何合适的导体或半导体材料，譬如掺杂多晶硅(如N型或P型多晶硅)、钨、铜、铝、钽、钛、钴、氮化钛或者它们的合金。字线绝缘层102的材料可以包括任何电学绝缘材料，譬如氧化硅、氮化硅、氮氧化硅，或者其它high-k绝缘材料。
位线201位于漏极电极106的上方，与漏极电极106直接接触，位线材料可以包括一种或多种任何合适的导体或半导体材料，譬如掺杂多晶硅(如N型或P型多晶硅)、钨、铜、铝、钽、钛、钴、氮化钛或者它们的合金。
当上述3D NAND存储器的纳米管较长时，如图3所示，本发明提供的制备方法为确保长纳米管能够顺利沉积，其关键在于，在半导体衬底上沉积共源平面并在共源平面上制备AAO模板，以AAO模板作为长纳米管的模板，先通过化学修饰法在AAO模板的通孔内壁附着金属催化剂或活性基团，然后在AAO模板的通孔内壁沉积长纳米管；所述长纳米管为3DNAND存储器的沟道纳米管，或者为3D NAND存储器的芯壳型纳米线的外壳部分。
下面以两个实施例对本发明的方法进行更为详细的介绍：
如图4、图5所示，本发明第一实施例的一种长纳米管3D NAND存储器的制备方法，包括如下步骤：
①在半导体衬底上沉积一层共源平面；
②在所述共源平面上通过溅射镀膜沉积一层铝；
用两步阳极氧化法制备多孔氧化铝模板，得到多孔结构，孔的轴向垂直于共源平面101，具体步骤如下：1)把整个衬底浸泡在丙酮中超声清洗15分钟去油；2)在1mol/L的NaOH溶液浸泡5分钟去掉表面氧化层，之后用去离子水冲洗干净；3)以整个衬底为阳极、石墨为阴极，在高氯酸与无水乙醇以体积比为1:4混合的混合溶液里进行电化学抛光3分钟，电压为20V，然后用去离子水冲洗干净；4)以整个衬底为阳极、石墨为阴极，在浓度为0.3mol/L的草酸溶液里进行第一次阳极氧化10小时，电压为40V，得到第一次氧化层；5)在质量百分比为6％的磷酸和质量百分比为1.5％的铬酸的混合溶液中浸泡(12小时，20℃)，以去除第一次氧化层；6)以整个衬底为阳极、石墨为阴极，在0.3mol/L的草酸溶液里进行第二次阳极氧化4小时，电压为40V，然后用去离子水冲洗干净；用一切合适的方法(例如阶降电流法等，所谓阶降电流法是指在第二次阳极氧化完成以后，将电流减半；电压随之下降,并发生波动，待电压变化波动量小于0.1V时，再次将电流减半，重复上述操作，直到电压和电流都接近0为止)除掉多孔结构中孔底的阻挡层，得到直接与共源平面101连通的通孔结构。
在其他实施例中(未图示)，也可以将成品AAO模板转移至共源平面上。
③在所述多孔氧化铝模板的通孔内壁沉积金属催化剂纳米颗粒，然后借助金属纳米颗粒的催化作用在AAO模板通孔内利用化学气相沉积取向生长纳米管，该纳米管作为存储器件的半导体沟道，其中可以通过金属盐溶液浸润而后热解的方法，得到内壁附着催化金属纳米颗粒的AAO模板，而后利用化学气相沉积在催化金属作用下在AAO模板通孔内取向生长沟道纳米管，所述金属催化剂可以是Fe、Co、Ni或Ru。
优选地，所述金属催化剂为Fe，所述金属盐溶液为二茂铁溶解于易挥发有机溶剂中得到，二茂铁浓度为0.005mol/L～0.007mol/L。易挥发有机溶剂为苯、乙醚等。
优选地，先将AAO模板浸润在0.006mol/L的二茂铁苯溶液中，使得AAO模板的通孔充满二茂铁苯溶液；然后取出AAO模板，待苯挥发后，二茂铁附着在AAO模板的通孔内壁上；再将带有二茂铁的AAO模板放入石英管中，通入氩气，在250℃～300℃之间加热使二茂铁分解，从而使铁纳米颗粒沉积在AAO模板的通孔内壁上。
二茂铁分解后，升温并稳定在700℃进行化学气相沉积，向石英管内通入氩气、氢气和碳源气体的混合气，充分反应后停止通氢气和碳源气体，在氩气保护氛围下冷却至室温，在AAO模板的通孔内壁沉积得到碳纳米管；以碳纳米管为模板，在所述碳纳米管内腔沉积Ni层，然后煅烧AAO模板，去除碳纳米管同时将Ni层氧化得到NiO纳米线，再利用化学气相沉积在NiO纳米线与AAO模板之间沉积Si层，最后去除NiO纳米线和AAO模板即得到沟道纳米管。
向石英管内通入的氩气流速为60mL/min～65mL/min，优选62mL/min；氢气流速为15mL/min～20mL/min，优选18mL/min；碳源气体选用乙炔，流速为8mL/min～15mL/min，优选为10mL/min。
④在所述沟道纳米管上方通过光刻溅射剥离沉积一层漏极电极106，具体地：在电子显微镜下对氧化铝模板表面进行拍照，并对表面上孔的位置进行定位，制作相应的掩膜板；在氧化铝模板表面涂上光刻胶后采用上述掩膜板利用电子束光刻机曝光，再用显影液显影得到相应掩膜；然后溅射相应的漏极电极材料，并用丙酮剥离多余掩膜，最终得到漏极电极；
⑤用氢氧化钠溶液除掉多孔氧化铝模板，得到一个个垂直于共源平面101的存储串105，并用酸洗的方式去除附着在沟道纳米管外壁的金属催化剂纳米颗粒，然后采用去离子水清洗干净；
⑥在沟道纳米管表面沉积包覆层，即在所述纳米管外表面依次形成沟道绝缘层、电荷存储层和栅极绝缘层；在沟道纳米管表面利用热氧化等一切合适的方法形成沟道绝缘层2(如二氧化硅)；接下来在沟道绝缘层2上沉积一层电荷存储层3(如氮化硅)，然后再在电荷存储层3上沉积一层栅极绝缘层4(如二氧化硅)，形成的包覆型纳米管结构即NAND串105；
⑦在包覆型纳米管周围交替沉积字线电极层103和字线绝缘层102，可以用任何合适的沉积方法，例如溅射、CVD、MBE等；
⑧在漏极电极106上方沉积一层位线201，可以用任何合适的沉积方法，例如溅射、CVD、MBE等。
如图6、图7所示，本发明第二实施例的一种长纳米管3D NAND存储器的制备方法，其与第一实施例的区别在于步骤③～⑥，具体地：
③先对AAO模板进行硅烷化超声处理，在AAO模板的通孔内壁附着活性基团，再在AAO模板的通孔内沉积芯壳型纳米线的外壳部分，所述外壳部分为多层同轴纳米管结构，沿径向从外到内依次为栅极绝缘层、电荷存储层和沟道绝缘层。
优选地，将AAO模板进行硅烷化超声处理不小于1min，然后在氮气保护下加热到100℃以上并保持预定时间，使硅烷的活性基团充分附着于AAO模板的通孔内壁上；然后沿AAO模板的通孔径向由外向内在内壁上依次沉积栅极绝缘层SiO2、电荷存储层Si3N4和沟道绝缘层SiO2。
④在沟道绝缘层的管腔内沉积内芯部分，得到芯壳型纳米线，该芯壳型纳米线作为3D NAND存储器的半导体沟道；
优选地，采用电化学沉积法沉积芯壳型纳米线，电流密度不大于0.3mA/cm2，沉积时间根据AAO模板的孔径大小确定，AAO模板的孔径越大，沉积时间越长，直至得到预定直径或厚度的芯壳型纳米线。
⑤在所述芯壳型纳米线顶端沉积漏极电极；
⑥去除所述AAO模板，得到由芯壳型纳米线及其外壳部分组成的NAND串阵列。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种长纳米管3D NAND存储器的制备方法，其特征在于，在半导体衬底上沉积共源平面并在共源平面上制备AAO模板，以AAO模板作为长纳米管的模板，先通过化学修饰法在AAO模板的通孔内壁附着金属催化剂或活性基团，然后在AAO模板的通孔内壁沉积长纳米管；所述长纳米管为3D NAND存储器的沟道纳米管，或者为3D NAND存储器的芯壳型纳米线的外壳部分。
2.如权利要求1所述的一种长纳米管3D NAND存储器的制备方法，其特征在于，包括如下步骤：
①在半导体衬底上沉积一层共源平面；
②在所述共源平面上制备AAO模板，并使AAO模板内的通孔直接与共源平面连通；
③通过金属催化剂对应的金属盐溶液浸润AAO模板，使AAO模板的通孔充满金属盐溶液；然后加热浸润了金属盐溶液的AAO模板，使金属盐溶液热解，得到内壁附着催化金属纳米颗粒的AAO模板；再利用化学气相沉积在金属催化剂的催化作用下在AAO模板通孔内壁生长沟道纳米管；
④在沟道纳米管顶端沉积漏极电极；
⑤去除AAO模板，去除沟道纳米管外表面的催化金属纳米颗粒；
⑥在沟道纳米管表面径向由内到外依次沉积形成沟道绝缘层、电荷存储层和栅极绝缘层，得到NAND串阵列；
⑦在NAND串阵列的间隙，沿NAND串的轴向在共源平面上沉积字线电极，直至达到预定层数；
⑧在漏极电极顶端沉积位线。
3.如权利要求1或2所述的一种长纳米管3D NAND存储器的制备方法，其特征在于，所述金属催化剂为Fe、Co、Ni或Ru中的任意一种。
4.如权利要求3所述的一种长纳米管3D NAND存储器的制备方法，其特征在于，所述金属催化剂为Fe，所述金属盐溶液为二茂铁溶解于易挥发有机溶剂中得到，二茂铁浓度为0.005mol/L～0.007mol/L。
5.如权利要求4所述的一种长纳米管3D NAND存储器的制备方法，其特征在于，步骤③中，先将AAO模板浸润在0.006mol/L的二茂铁苯溶液中，使得AAO模板的通孔充满二茂铁苯溶液；然后取出AAO模板，待苯挥发后，二茂铁附着在AAO模板的通孔内壁上；再将带有二茂铁的AAO模板放入石英管中，通入氩气，在250℃～300℃之间加热使二茂铁分解，从而使铁纳米颗粒沉积在AAO模板的通孔内壁上。
6.如权利要求5所述的一种长纳米管3D NAND存储器的制备方法，其特征在于，步骤③中，二茂铁分解后，升温并稳定在700℃进行化学气相沉积，向石英管内通入氩气、氢气和碳源气体的混合气，充分反应后停止通氢气和碳源气体，在氩气保护氛围下冷却至室温，在AAO模板的通孔内壁沉积得到碳纳米管；以碳纳米管为模板，在所述碳纳米管内腔沉积Ni层，然后煅烧AAO模板，去除碳纳米管同时将Ni层氧化得到NiO纳米线，再利用化学气相沉积在NiO纳米线与AAO模板之间沉积Si层，最后去除NiO纳米线和AAO模板即得到沟道纳米管。
7.如权利要求1所述的一种长纳米管3D NAND存储器的制备方法，其特征在于，包括以下步骤：
①在半导体衬底上沉积一层共源平面；
②在所述共源平面上制备AAO模板，并使AAO模板内的通孔直接与共源平面连通；
③先对AAO模板进行硅烷化超声处理，在AAO模板的通孔内壁附着活性基团，再在AAO模板的通孔内沉积芯壳型纳米线的外壳部分，所述外壳部分为多层同轴纳米管结构，沿径向从外到内依次为栅极绝缘层、电荷存储层和沟道绝缘层；
④在沟道绝缘层的管腔内沉积内芯部分，得到芯壳型纳米线，该芯壳型纳米线作为3DNAND存储器的半导体沟道；
⑤在所述芯壳型纳米线顶端沉积漏极电极；
⑥去除所述AAO模板，得到由芯壳型纳米线及其外壳部分组成的NAND串阵列；
⑦在NAND串阵列的间隙，沿NAND串的轴向在共源平面上沉积字线电极，直至达到预定层数；
⑧在漏极电极顶端沉积位线。
8.如权利要求7所述的一种长纳米管3D NAND存储器的制备方法，其特征在于，步骤③中，将AAO模板进行硅烷化超声处理不小于1min，然后在氮气保护下加热到100℃以上并保持预定时间，使硅烷的活性基团充分附着于AAO模板的通孔内壁上。
9.如权利要求7或8所述的一种长纳米管3D NAND存储器的制备方法，其特征在于，步骤④中，采用电化学沉积法沉积芯壳型纳米线，电流密度不大于0.3mA/cm2，沉积时间根据AAO模板的孔径大小确定，AAO模板的孔径越大，沉积时间越长，直至得到预定直径或厚度的芯壳型纳米线。
10.按照权利要求1～9任意一项所述的方法制备得到的3D NAND存储器。
CN201910453229.3A 2019-05-28 2019-05-28 一种长纳米管3d nand存储器及其制备方法 Active CN110211961B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910453229.3A CN110211961B (zh) 2019-05-28 2019-05-28 一种长纳米管3d nand存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910453229.3A CN110211961B (zh) 2019-05-28 2019-05-28 一种长纳米管3d nand存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN110211961A true CN110211961A (zh) 2019-09-06
CN110211961B CN110211961B (zh) 2021-06-11

Family

ID=67789146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910453229.3A Active CN110211961B (zh) 2019-05-28 2019-05-28 一种长纳米管3d nand存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN110211961B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111986834A (zh) * 2020-07-29 2020-11-24 北海惠科光电技术有限公司 一种碳纳米管导电薄膜的制作方法、显示面板和显示装置
CN113355649A (zh) * 2021-06-10 2021-09-07 肇庆市华师大光电产业研究院 一种基于纳米球模板无光刻制备周期性垂直定向多壁碳纳米管阵列的方法
CN115377178A (zh) * 2021-05-18 2022-11-22 西湖大学 多栅极环绕晶体管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740601A (zh) * 2008-11-10 2010-06-16 海力士半导体有限公司 电阻式存储器件及其制造方法
CN104269406A (zh) * 2014-09-16 2015-01-07 华中科技大学 一种芯壳型纳米线三维nand闪存器件及其制备方法
US20160163860A1 (en) * 2014-12-08 2016-06-09 Samsung Electronics Co., Ltd. Semiconductor device having stressor and method of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740601A (zh) * 2008-11-10 2010-06-16 海力士半导体有限公司 电阻式存储器件及其制造方法
CN104269406A (zh) * 2014-09-16 2015-01-07 华中科技大学 一种芯壳型纳米线三维nand闪存器件及其制备方法
US20160163860A1 (en) * 2014-12-08 2016-06-09 Samsung Electronics Co., Ltd. Semiconductor device having stressor and method of forming the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111986834A (zh) * 2020-07-29 2020-11-24 北海惠科光电技术有限公司 一种碳纳米管导电薄膜的制作方法、显示面板和显示装置
CN111986834B (zh) * 2020-07-29 2022-03-22 北海惠科光电技术有限公司 一种碳纳米管导电薄膜的制作方法、显示面板和显示装置
CN115377178A (zh) * 2021-05-18 2022-11-22 西湖大学 多栅极环绕晶体管及其制备方法
CN115377178B (zh) * 2021-05-18 2024-06-14 西湖大学 多栅极环绕晶体管及其制备方法
CN113355649A (zh) * 2021-06-10 2021-09-07 肇庆市华师大光电产业研究院 一种基于纳米球模板无光刻制备周期性垂直定向多壁碳纳米管阵列的方法

Also Published As

Publication number Publication date
CN110211961B (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
CN110211961A (zh) 一种长纳米管3d nand存储器及其制备方法
TWI375330B (en) Nanoscale floating gate and methods of formation
JP6815953B2 (ja) 階段ステップ構造を含む半導体デバイス構造を形成する方法
JP5231105B2 (ja) 偏長ナノ構造を成長させるための触媒ナノ粒子の形成方法
US7892956B2 (en) Methods of manufacture of vertical nanowire FET devices
JP5329800B2 (ja) 触媒ナノ粒子の制御および選択的な形成
JP2009255025A6 (ja) 偏長ナノ構造を成長させるための触媒ナノ粒子の形成方法
WO2016209379A1 (en) Differential etch of metal oxide blocking dielectric layer for three-dimensional memory devices
CN104269406B (zh) 一种芯壳型纳米线三维nand闪存器件及其制备方法
CN110663117B (zh) 一种石墨烯场效应晶体管及其制备方法
CN110767804B (zh) 一种碳纳米管器件及其制造方法
US7799633B2 (en) Semiconductor device and method of manufacturing the same
US20100048020A1 (en) Nanoscale Electrodes for Phase Change Memory Devices
KR20060012724A (ko) 나노선을 이용한 수직형 반도체 소자 및 이의 제조 방법
US20110268884A1 (en) Formation of nanoscale carbon nanotube electrodes using a self-aligned nanogap mask
KR20100030161A (ko) 반도체 소자의 커패시터 제조 방법
CN101383379A (zh) 多介质复合隧穿层的纳米晶浮栅存储器及其制作方法
JP2010064951A (ja) 単結晶半導体ナノワイヤの形成
KR20080008892A (ko) 반도체 소자의 콘택 패턴 형성 방법
CN110197829B (zh) 3d nand闪存器件及其包覆型硅纳米管的制备方法
TWI573800B (zh) 非揮發性半導體記憶裝置
JP2010232657A (ja) メモリ装置を製造するための方法
CN101399289A (zh) 双层隧穿介质结构的纳米晶浮栅非易失存储器及制作方法
CN103378064B (zh) 金属互连结构及其制作方法
CN204130532U (zh) 一种芯壳型纳米线三维nand闪存器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant