CN110197827A - 具有栅极电阻器的晶体管 - Google Patents

具有栅极电阻器的晶体管 Download PDF

Info

Publication number
CN110197827A
CN110197827A CN201910140781.7A CN201910140781A CN110197827A CN 110197827 A CN110197827 A CN 110197827A CN 201910140781 A CN201910140781 A CN 201910140781A CN 110197827 A CN110197827 A CN 110197827A
Authority
CN
China
Prior art keywords
gate
grid
metal wire
runner
transistor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910140781.7A
Other languages
English (en)
Inventor
D.拉福雷特
O.布兰克
C.A.布拉茨
G.内鲍尔
C.乌夫拉尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN110197827A publication Critical patent/CN110197827A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及具有栅极电阻器的晶体管。所公开的是一种晶体管器件，其具有至少一个栅电极（33）、连接到该至少一个栅电极（33）并且被布置在半导体本体（100）的顶部上的栅极流道（10）、以及被布置在半导体本体（100）的顶部上并且电连接到栅极流道（10）的栅极焊盘（20）。栅极流道（10）包括第一金属线（11）、在第一金属线（11）的顶部上的第二金属线（12）、第一栅极流道部分（101）和至少一个第二栅极流道部分（102）。至少一个第二栅极流道部分（102）被布置在第一栅极流道部分（101）与栅极焊盘（20）之间，并且第二金属线（12）在至少一个第二栅极流道部分（102）中的横截面积小于第二金属线（12）在第一栅极流道部分（101）中的横截面积的50%。

Description

具有栅极电阻器的晶体管
技术领域
本公开一般涉及晶体管器件，更具体地涉及绝缘栅功率晶体管器件。
背景技术
在各种类型的电子应用中，诸如功率MOSFET（金属氧化物半导体场效应晶体管）或IGBT（绝缘栅双极晶体管）之类的绝缘栅功率晶体管器件被广泛用作电子开关。绝缘栅晶体管器件包括驱动输入和驱动输入的节点之间的内部电容。驱动输入的节点常常被称为栅极节点和源极节点，并且内部电容常常被称为栅极-源极电容。晶体管器件取决于栅极-源极电容的充电状态而导通和关断，其中当充电状态为使得跨栅极-源极电容两端的电压高于晶体管器件的阈值电压时，晶体管处于导通状态，以及当跨栅极-源极电容两端的电压低于阈值电压时，晶体管器件处于关断状态。
切换速度——即晶体管器件从关断状态切换到导通状态（以及反之亦然）有多快——取决于当驱动电压改变时栅极-源极电容充电或放电有多快。可以通过在栅极节点与栅极-源极电容之间提供电阻器来调节该切换速度。
合期望的是以节约空间的方式来实现该电阻器并且使得其具有确切预先定义的电阻。
发明内容
一个示例涉及一种晶体管器件。该晶体管器件包括至少一个栅电极、连接到该至少一个栅电极并且被布置在半导体本体的顶部上的栅极流道、以及被布置在半导体本体的顶部上并且电连接到栅极流道的栅极焊盘。栅极流道包括第一金属线和在第一金属线的顶部上的第二金属线、以及第一栅极流道部分和至少一个第二栅极流道部分。至少一个第二栅极流道部分被布置在第一栅极流道部分与栅极焊盘之间。此外，第二金属线在至少一个第二栅极流道部分中的横截面积小于第二金属线在第一栅极流道部分中的横截面积的50%。
另一个示例涉及一种方法。该方法包括：在半导体本体的顶部上形成第一金属层，其中第一金属层形成栅极流道的第一金属线和晶体管器件的栅极焊盘的第一层，以及在第一金属层的顶部上形成第二金属层，其中第二金属层形成栅极流道的第二金属线和栅极焊盘的第二层。形成第二金属层包括：形成第二金属层使得第二金属层在至少一个第二栅极流道部分中的横截面积小于第二金属层在第一栅极流道部分中的横截面积的50%，其中至少一个第二栅极流道部分被布置在第一栅极流道部分与栅极焊盘之间。
附图说明
下面参考附图来解释示例。附图用来图示某些原理，使得仅图示对于理解这些原理而言必要的方面。附图不一定按比例绘制。在附图中，相同的附图标记表示相同的特征。
图1示意性图示了晶体管器件的顶视图，该晶体管器件包括栅极焊盘和连接到该栅极焊盘的栅极流道。
图2A-2C图示了根据一个示例的栅极流道的垂直横截面视图和顶视图；
图3A-3C图示了根据另一示例的栅极流道的垂直横截面视图和顶视图；
图4示出了根据又另一示例的栅极流道的顶视图；
图5示出了根据一个示例的栅极焊盘的垂直横截面视图；
图6示出了在图6中示出的晶体管器件的修改；
图7示出了根据一个示例的若干个晶体管单元的横截面视图；
图8示出了根据另一示例的若干个晶体管单元的横截面视图；
图9示出了具有若干个细长栅电极的晶体管器件的横截面视图；
图10示出了栅电极和将栅电极连接到栅极流道的通孔的横截面视图；
图11示出了具有一个栅格形栅电极的晶体管器件的横截面视图；
图12示出了在图11中示出的晶体管器件的修改；
图13A和13B示出了根据另一示例的晶体管器件；
图14示出了晶体管器件的等效电路图；以及
图15A和15B图示了用于形成栅极焊盘和栅极流道的方法的一个示例。
具体实施方式
在下面的详细描述中，对附图进行参考。附图形成该描述的一部分，并且出于说明的目的示出了可以如何使用和实现本发明的示例。要理解的是，本文中描述的各种实施例的特征可以彼此组合，除非另行具体指出的。
图1示意性示出了晶体管器件的一个示例的顶视图。晶体管器件包括半导体本体100和栅极流道10，以及被布置在半导体本体100的顶部上的栅极焊盘20。图1示出了在其上布置栅极流道10和栅极焊盘20的半导体本体100的那些部分。根据一个示例，该部分表示完整的半导体本体100。根据另一示例，半导体本体100进一步包括邻接图1中图示的部分的另外的部分，但是没有在图1中示出。
栅极流道10和栅极焊盘20被布置在半导体本体100的“顶部上”意指栅极流道10和栅极焊盘20被布置在半导体本体100的表面上面，并且不一定意指栅极焊盘20和栅极流道10邻接半导体本体100。代替地，诸如绝缘层或金属喷镀（metallization）层之类的附加的层可以被布置在半导体本体100的表面与栅极流道10和栅极焊盘20之间。
栅极流道10包括第一部分101和至少一个第二部分102，其中第一部分101和第二部分102以下文进一步详细解释的方式而彼此不同。至少一个第二部分102被布置在栅极焊盘20与第一部分101之间。在图1中示出的示例中，栅极流道10形成开环，并且在栅极焊盘20的两个相反侧面上邻接栅极焊盘20，使得栅极流道10和栅极焊盘形成闭环。在该示例中，栅极流道1包括两个第二部分102。仅仅处于说明的目的，由栅极流道10和栅极焊盘20形成的环是矩形的。然而，也可以利用诸如椭圆形或圆形之类的另一几何形状来实现该环。
仅在图1中示意性图示的栅极流道10包括第一金属线11和在第一金属线11的顶部上的第二金属线12。这在图2A到2C中图示。图2A示出了栅极流道的第一部分101的（垂直）横截面视图，图2B示出了栅极流道的第二部分102的横截面视图，并且图2C示出了在从第一部分101到第二部分102的过渡处的栅极流道10的顶视图。
第二金属线12在第二部分102中的横截面积A122小于第二金属线12在第一部分101中的横截面积A121的50%，
（1）
根据一个示例，第二金属线12在第二部分102中的横截面积A122小于第二金属线12在第一部分101中的横截面积A121的20%。
可以以各种方式获得这一点。根据一个示例，通过实现在第一部分101和第二部分102中具有至少近似相同的高度但是具有不同宽度的第二金属线12来获得这一点。即，第二金属线12在第一部分101中的高度h121至少近似等于金属线12在第二部分102中的高度h122，并且第二金属线12在第二部分102中的宽度w122小于第二金属线12在第一部分101中的宽度w121的50%，即， (2a)
(2b)
仅仅出于说明的目的，在图2A和2B中，假定第二金属线12具有矩形横截面。在该情况下，宽度在第二金属线12的整个高度之上是恒定的。然而，这仅是示例。根据另一示例，金属线12具有一种形状以使得宽度在高度之上发生变化。例如，这是当第二金属线12具有梯形形状时的情况。在该情况下，“第二金属线12在第一部分101中的宽度w121”意指第二金属线12在第一部分101中的平均宽度，并且“第二金属线12在第二部分102中的宽度w122”意指第二金属线12在第二部分102中的平均宽度。
根据一个示例，选择第一金属线11和第二金属线12的材料，使得第一金属线11的材料的电阻率大于第二金属线12的材料的电阻率。根据一个示例，第一金属线11包括钨（W），并且第二金属线12包括铝铜合金（AlCu）。
图3A至3C从根据另一示例的栅极流道10示出了在第一部分101（参见图3A）和第二部分102（参见图3B）中的垂直横截面视图以及在从第一部分101到第二部分102的过渡处的顶视图（参见图3C）。在该示例中，第二金属线12在第二部分102中的横截面积小于第二金属线12在第一部分101中的横截面积A121的20%，因为在第二部分102中省略第二金属线12。即，第二金属线12在第二部分102中的横截面积A122为零（A2=0）。
第一金属线11可以在第一部分101和第二部分102中具有相同的横截面积，即A111=A112，其中A111表示第一部分101中的横截面积，并且A112表示第二部分中的横截面积。可以通过实现第一金属线11使得其在第一部分101和第二部分102中具有相同的形状和尺寸而获得这一点。即，第一金属线11在第一部分101中的高度h111可以至少近似等于第一金属线11在第二部分102中的高度h112，并且第一金属线11在第一部分101中的平均宽度w111可以至少近似等于第一金属线11在第二部分102中的平均宽度w112，
(3a)
(3b)
然而，实现第一金属线11使得其在第一部分101和第二部分102中具有相同横截面积仅是示例。根据另一示例，第一金属线11的横截面积在第二部分102中小于在第一部分101中。参照图4，可以通过实现第一金属线11使得在第一部分101和第二部分102中的高度h111、h112实质上相同并且在第二部分102中的宽度w112小于在第一部分101中的宽度w111来获得这一点，
(4a)
(4b)
根据一个示例，第一金属线11在第一部分101中的宽度w111是相同的。
栅极流道10的至少一个第二部分102在栅极焊盘20与栅极流道10的第一部分101之间形成电阻器。在图1中图示的其中栅极流道包括两个第二部分102的示例中，由这些第二部分102中的每一个形成相应的电阻器。下文在本文中进一步详细解释该电阻器的功能。近似由下式给出由一个第二部分102形成的电阻器的电阻R102
(5),
其中G112是在处于栅极焊盘20与第一部分101之间的第二部分102中的第一金属层11的电导，并且G122是在处于栅极焊盘20与第一部分101之间的第二部分102中的第二金属层12的电导。由下式给出这些电导G112、G122
(6a)
(6b),
其中A112是第一金属线11在第二部分102中的横截面积，A122是第二金属线12在第二部分102中的横截面积，ρ11是第一金属线11的材料的电阻率，ρ12是第二金属线12的材料的电阻率，以及l2是第一金属线11在从第一部分101到栅极焊盘20的方向上的长度。为了易于解释和说明，公式(6a)和(6b)基于下述假设，即,横截面积A111、A112在整个长度l2上是实质上恒定的。然而，这仅是示例。横截面积可以变化。在该情况下，可以使用下式计算电导G112、G122
(7a)
(7b)
如在图3B中示出的示例中图示的，当在第二部分102中省略第二金属线12时，电阻R102仅由第一金属线11定义，并且由R102=1/G112给出。
根据一个示例，实现第二部分102使得电阻R102在0.5欧姆(Ω)与50欧姆之间，尤其是在3欧姆与15欧姆之间。
根据在图5中示出的一个示例，栅极焊盘20包括两个金属层，第一金属层21和在第一金属层21的顶部上的第二金属层22。根据一个示例，栅极流道10的第一金属线11和栅极焊盘20的第一金属层21由相同材料制成，并且形成一个连续的金属层。根据一个示例，栅极焊盘20的第一金属层21的高度h21实质上等于第一金属线11在第一和第二部分101、102中的高度h111、h112。根据一个示例，栅极焊盘的第二金属层22由与栅极流道10的第二金属线12相同的材料形成。根据一个示例，第二金属层22的高度h22实质上等于第二金属线12在第一和第二部分101、102中的高度h121、h122。
在图1中图示的示例中，栅极流道20具有矩形环的形状，并且栅极焊盘20被实质上布置在该矩形环的四个侧面之一的中间。然而，这仅是示例。根据图6中示出的另一示例，栅极焊盘20位于由栅极流道10形成的矩形环的角部之一中。
晶体管器件进一步包括电连接到栅极流道10的至少一个栅电极。在下面解释了可以如何实现至少一个栅电极并且将其连接到栅极流道10的示例。
根据图7中图示的示例，晶体管器件包括多个细长栅电极33。图7示出了半导体本体100在水平剖面中的水平横截面视图。在图7中以虚线图示了栅极流道10和栅极焊盘20相对于这些栅电极33的位置的位置。细长栅电极33中的每一个具有两个纵向端，其中每个栅电极33的至少一个纵向端与栅极流道10叠覆。即，在垂直方向上，每个栅电极33的至少一个纵向端位于栅极流道10下方，并且可以经由导电塞44连接到栅极流道10。“垂直方向”是与图7中示出的水平剖面垂直的方向。
在图7中示出的示例中，每个栅电极33的两个纵向端中的每一个与栅极流道10叠覆，并且这些纵向端中的每一个经由导电塞44连接到栅极流道10。在图7中示出的示例中，由黑色矩形图示这些导电塞的位置。应当注意的是，图7仅图示了半导体本体100中的栅电极33。没有示出与半导体本体100和晶体管单元的有效器件区介电绝缘的栅极电介质。下面进一步在本文中解释这些特征。
图8以剖面f-f示出了图7中示出的晶体管器件的垂直横截面视图，该剖面f-f穿过一个栅电极33的纵向端，穿过一个接触插塞44和栅极流道10。参照图8，栅电极33位于从半导体本体100的第一表面101延伸到半导体本体100中的沟槽中。参照图7解释的垂直方向是与半导体本体100的第一表面101垂直的方向。在半导体本体100的内部，栅电极33通过栅极电介质34与半导体本体100的半导体材料介电绝缘。半导体本体100可以包括常规半导体材料，诸如例如硅（Si）、碳化硅（SiC）、砷化锗（GaAs）、氮化锗（GaN）等等。
参照图8，绝缘层51形成在半导体本体100的第一表面101的顶部上，并且栅极流道10形成在该绝缘层51上。在图8中，绝缘层51被示意性图示为一层，然而，这仅是示例。该绝缘层51可以包括若干个子层。此外，金属喷镀层可以形成在该绝缘层51中。接触插塞44被布置在电线中，该电线在垂直方向上从栅电极33延伸到栅极流道10的第一金属线11以便将栅电极33连接到栅极流道10。
图9图示了根据另一示例的晶体管器件。在该示例中，晶体管器件包括仅一个栅电极33，其具有栅格形状和多个纵向端。在该示例中，栅极流道10和栅极焊盘20与这些纵向端中的每一个叠覆，即，纵向端中的每一个位于栅极流道10或栅极焊盘20下方。在图9中示出的示例中，栅电极33的仅由栅极流道10的第一部分101叠覆的纵向端连接到栅极流道10。即，由栅极焊盘20以及由栅极流道10的第二部分102叠覆的那些纵向端不直接连接到栅极流道10。“不直接连接”意指在纵向端与栅极流道10之间没有接触插塞。然而，这些纵向端经由栅电极33的部分和其他纵向端间接连接到栅极流道。
根据在图10中图示的另一示例，仅由栅极流道10的第一部分101叠覆的一些纵向端通过接触插塞44直接连接到栅极流道10。在图10中示出的示例中，仅每个第二纵向端连接到栅极流道10。然而，这仅是示例。
至少一个栅电极33邻接晶体管器件的至少一个晶体管单元或者是其一部分。在图10和11中图示了这样的晶体管单元的示例。这些图中的每一个以在图8至10中图示的剖面C-C中的任一个示出了晶体管器件的垂直横截面视图。在这些图中的每一个中，示出了若干个晶体管单元30。
参照图11至13，每个晶体管单元30包括源极区31、本体区32、漂移区35和漏极区36，其中本体区32将漂移区35与源极区31分离。此外，每个晶体管单元30包括至少一个栅电极33的部分，并且本体区32邻近栅电极33的该部分并且通过栅极电介质34与栅电极33介电绝缘。以常规的方式，至少一个栅电极33用来控制在处于源极区31与漂移区35之间的本体区32中的导电沟道。
每个晶体管单元30的源极区31和本体区32电连接到金属喷镀41，该金属喷镀41形成晶体管器件的源极节点S或者电连接到源极节点S。该金属喷镀41还可以被称为源极金属喷镀。至少一个栅电极33通过绝缘层51与源极金属喷镀41介电绝缘，该绝缘层51可以是在其顶部上布置栅极流道10（没有在图11和12中示出）的同一绝缘层（参见图8）。源极金属喷镀41经由接触插塞42电连接到源极区31和本体区32。该接触插塞42电（欧姆）连接到源极区31和本体区32。
参照图11至13，每个晶体管单元30的漂移区35和漏极区36可以由对于各个晶体管单元而言常见的半导体区形成。漏极区36可以邻接另外的金属喷镀43。该另外的金属喷镀形成漏极节点D或者连接到漏极节点D，并且可以被称为漏极金属喷镀。在图11和12中图示的示例中，源极金属喷镀41和漏极金属喷镀被布置在半导体本体100的相反侧面上。
图12和13中示出的晶体管单元30与图11中示出的晶体管单元的不同之处在于，它们附加地包括邻近漂移区35的场电极37和将场电极37与漂移区35介电绝缘的场电极电介质38。根据一个示例，场电极37电连接到源极金属喷镀41或源极节点S。
在图12中图示的示例中，场电极37被布置在栅电极33下方、与栅电极33相同的沟槽中。在水平面中，场电极37具有与栅电极33相同的形状，使得当栅电极33是细长的（如在图7中图示的）时，场电极37是细长的，或者当栅电极33是栅格形的（如在图9和10中图示的）时，场电极37是栅格形的。
此外，场电极37在与图12中图示的平面不同的垂直平面中电连接到源极金属喷镀41或源极节点S。在细长栅电极33和细长场电极的情况下，例如，栅电极33可以在细长沟槽的一端处连接到栅极流道10，该细长沟槽的一端容纳栅电极33和场电极36，类似于图10中图示的。场电极37可以延伸到半导体本体100的表面，并且在细长沟槽的相反端处连接到源极金属喷镀41。替换地，每个细长沟槽包括两个细长栅电极33，其中这些栅电极中的每一个延伸到栅极流道10下方并且在细长沟槽的相应端处连接到栅极流道10。在该示例中，场电极37可以延伸到半导体本体100的表面，并且连接到两个栅电极之间的源极金属喷镀41，即，在栅电极33与栅极流道10连接所处的相反端之间的位置处。
将场电极37连接到源极金属喷镀的这些示例可以等同地应用于栅格形栅电极33和栅格形场电极37。即，可以存在栅电极33与栅极流道10连接所处的栅格形沟槽的末端以及场电极37延伸到半导体本体100的表面并且与源极金属喷镀连接所处的其他末端。替换地，场电极37连接到与沟槽的末端间隔开的源极金属喷镀。
图13（其包括图13A和13B）示出了根据另一示例的具有场电极37的晶体管单元30。图13A示出了若干个晶体管单元30的垂直横截面视图，并且图13B以穿过本体区32的剖面示出了水平横截面视图。在图13A和13B中示出的示例中，每个晶体管单元30的场电极37在半导体本体100的横向方向上与栅电极33间隔开，该横向方向是与第一表面101平行的方向。场电极37中的每一个连接到源极金属喷镀41的接触插塞42，其中比如在图11和12中图示的示例中的接触插塞42进一步连接到相应晶体管单元30的源极区31和本体区32。
各个晶体管单元30的栅电极33可以由一个栅格形电极形成。这在图13B中进行图示，图13B图示了在图13A中示出的剖面F-F中的晶体管器件的水平横截面视图。在该示例中，场电极37是针形电极。仅仅出于说明的目的，这些针形电极37被绘制成具有在图13B中图示的示例中的圆形横截面。然而，这仅仅是示例，也可以实现诸如矩形或多边形横截面之类的其他横截面。
根据另一示例，在具有图13A中示出的类型的晶体管器件中，晶体管单元的栅电极是如在图9中图示的细长电极。在该示例中，场电极37可以是图13B中示出的类型的针形电极，或者可以是与栅电极33平行的细长电极（未示出）。
在图11-13中示出的每个晶体管单元30中，源极区31和漂移区35是具有第一掺杂类型的半导本体区，并且本体区32是与第一掺杂类型互补的第二掺杂类型的半导本体区。晶体管器件可以被实现为n型晶体管器件或p型晶体管器件。在n型晶体管器件中，第一掺杂类型是n型的，并且第二掺杂类型是p型的。在p型晶体管器件中，第一掺杂类型是p型的，并且第二掺杂类型是n型的。此外，晶体管器件可以被实现为MOSFET或IGBT。在MOSFET中，漏极区36具有第一掺杂类型，即，与源极区31和漂移区35相同的掺杂类型，并且在IGBT中，漏极区36具有第二掺杂类型，即，与源极区31和漂移区35的掺杂类型互补的掺杂类型。
图11-13中图示的晶体管单元30是沟槽晶体管单元。即，至少一个栅电极33被布置在从半导体本体100的第一表面101延伸到半导体本体100中的沟槽中。然而，将晶体管单元30实现为沟槽晶体管单元仅是一个示例。根据另一示例（未示出），晶体管单元30被实现为平坦晶体管单元，其中栅电极被布置在半导体本体100的表面101的顶部上。
根据一个示例，至少一个栅电极33包括诸如例如钨（W）之类的金属或者甚至由其组成。根据一个示例，栅电极33包括与栅极电介质34接触的氮化钛（TiN）层和在TiN层的顶部上的钨（W）层。使用金属提供了至少一个栅电极33的非常低的欧姆电阻，这出于下文概述的原因可以是合期望的。
在前面解释的晶体管器件中，多个晶体管单元30并联连接。即，这些晶体管单元的源极区31连接到源极节点S，公共漏极区36连接到漏极节点D，并且至少一个栅电极33连接到栅极节点G。在图13中图示了该晶体管器件的等效电路图，其中仅仅出于说明的目的，示出了多个晶体管单元中的三个晶体管单元301、302、30n。仅仅出于说明的目的，假定晶体管器件是MOSFET，使得在图13中示出的电路图中，晶体管单元301、302、30n中的每一个由MOSFET的电路符号表示。在图13中示出的电路图中，各个晶体管单元301-30n的并联连接被表示成：各个晶体管单元301-30n的源极节点S1-Sn连接到晶体管器件的源极节点S，各个晶体管单元的漏极节点D1-Dn连接到公共漏极节点D。各个晶体管单元的源极节点S1-Sn由源极区（图11和12中的31）形成，并且漏极节点D1-Dn由晶体管单元的漏极区36（或公共漏极区）形成。图13中示出的晶体管器件的栅极节点G由栅极焊盘20形成。
晶体管器件可以包括半导体本体100布置在其中的外壳（封装）。在该情况下，栅极焊盘20、源极金属喷镀41和漏极金属喷镀43可以连接到端子但是从外壳外面是可接近的。然而，在附图中没有图示这样的外壳和端子。
参照图14，晶体管单元301-30n中的每一个包括栅极节点G1-Gn。这些栅极节点G1-Gn在下面被称为内部栅极节点。这些栅极节点G1-Gn由至少一个栅电极33的与各个晶体管单元的本体区（图11和12中的32）邻近的那些部分来形成。这些内部栅极节点G1-Gn电连接到晶体管器件的（公共）栅极节点G。栅极节点G与晶体管单元301-30n的栅极节点G1-Gn中的每个之间的导电路径具有电阻，该电阻可以被细分成两个电阻，第一电阻R102和第二电阻R301-R30n。第一电阻R102由栅极流道10的至少一个第二部分102形成，并且被呈现在栅极节点G与内部栅极节点G1-Gn中的每个之间。第二电阻R301-R30n由栅极流道10和至少一个栅电极33的下述部分形成：那些部分被布置在栅极流道10的至少一个第二部分102与相应的晶体管单元301-30n的栅电极部分之间。这些第二电阻R301-R30n可以针对各个晶体管单元是不同的。基本上，沿着第一栅极流道部分101和至少一个栅电极33在相应的晶体管单元301-30n的内部栅极节点G1-Gn和第二栅极流道部分102之间的距离越长，相关联的第二电阻R301-R30n越大。
参照图14，每个晶体管单元301-30n在内部栅极节点G1-Gn与相应的源极节点S1-Sn之间具有电容C301-C30n。该电容C301-C30n在下文被称为栅极-源极电容C301-C30n，并且在图14中由被连接在内部栅极节点G1-Gn与相应的源极节点S1-Sn之间的电容器来表示。晶体管单元301-30n或者处于导通状态或者处于关断状态，在导通状态中它们能够在漏极节点D1-Dn与源极节点S1-Sn之间传导电流，在关断状态中它们阻挡电流。取决于跨相应的栅极-源极电容C301-C30n两端的电压VGS1-VGSn，晶体管单元301-30n处于导通状态或者关断状态。该电压在下面被称为栅极-源极电压。当晶体管单元301-30n的栅极-源极电容C301-C30n已经被充电以使得相应的栅极-源极电压VGS1-VGSn高于阈值电压时，晶体管单元301-30n处于导通状态，并且当栅极-源极电压VGS1-VGSn低于阈值电压时，晶体管单元301-30n处于关断状态。“阈值电压”取决于各个晶体管单元301-30n的具体设计。根据一个示例，各个晶体管单元301-30n的阈值电压是实质上相同的。
晶体管器件受栅极节点G与源极节点S之间的驱动电压（其还可以被称为外部栅极电压）VGS控制。该驱动电压VGS基本限定了各个晶体管单元301-30n的栅极-源极电压VGS1-VGSn，并且因此限定了晶体管单元301-30n的操作状态，其中当驱动电压VGS在晶体管单元301-30n的阈值电压以下时，晶体管单元301-30n处于关断状态，并且当驱动电压VGS在晶体管单元301-30n的阈值电压以上时，晶体管单元301-30n处于导通状态。在下文，驱动电压VGS的高于阈值电压的电压电平被称为导通电平，并且驱动电压VGS的低于阈值电压的电压电平被称为关断电平。
不可避免地，在驱动电压VGS从关断电平变为导通电平（或反之亦然）时的时间实例与当晶体管单元的操作状态相应地改变时的时间实例之间存在延迟时间。这些延迟时间是由于栅极节点G与内部栅极节点G1-Gn之间的电阻R102、R301-R30n以及具有低通滤波器效果的栅极-源极电容C301-C30n。为了在晶体管器件导通或关断时避免电流细丝，可能合期望的是各个晶体管单元实质上同时导通或关断。假设晶体管单元301-30n实质上具有相同的栅极-源极电容，这可以通过实现栅极流道10和至少一个栅电极33以使得各个晶体管单元301-30n的栅极电阻实质上相同来获得。根据一个示例，“实质上相同”意指这些栅极电阻中的每一个与平均栅极电阻偏离小于10%或者甚至小于5%，即，
(8),
其中Rgi表示晶体管单元301-30n中的任意一个的栅极电阻，并且RgAVG表示平均电阻。一个晶体管单元的栅极电阻Rgi由下式给出
(9),
并且平均栅极电阻RgAVG由下式给出
(10)。
公式（1）可以通过考虑到第二栅极流道部分102与内部栅极节点G1-Gn之间的电阻R301-R30n而适当地设计第二栅极流道部分102来满足。在下面作为示例来对其进行解释。
在示例中，栅极电阻33是参考图9所解释的类型的栅格形电极，并且包括诸如例如钨（W）之类的金属。此外，有效面积的大小是30平方毫米（mm2），该有效面积是其中集成了晶体管单元的面积，使得栅极流道10的总体长度（其是绕着从栅极焊盘20的一侧到栅极焊盘20的另一侧的有效区域的长度）为大约22 mm（）。此外，第一栅极流道部分101包括作为第一金属线的具有7.5平方微米（μm2）的横截面积的钨层，以及作为第二金属线12的具有125平方微米（μm2）的横截面积的铝铜合金层。在该情况下，与参考图14所解释的电阻R301-R30n等同的电阻在大约0.15Ω与0.5Ω之间变化。这些电阻的平均值为大约0.33Ω，使得各个电阻与平均电阻偏离高达54%。
例如，如果栅极流道10被实现成使得第二栅极流道部分的电阻R102为3.3Ω，则各个晶体管单元的栅极电阻Rgi在3.45Ω与3.8Ω之间变化，并且平均栅极电阻RgAVG为大约3.63Ω，使得各个栅极电阻Rgi与平均栅极电阻偏离至少5%。例如，可以通过实现具有如图1中图示的两个栅极流道部分102的栅极流道10来获得电阻R102=3.3Ω，其中这些第二栅极流道部分102中的每一个具有大约0.9毫米的长度l102，并且仅包括第一金属线11，其中第一金属线11具有7.5平方微米（μm2）的横截面积，并且由钨（W）组成。“第二栅极流道部分102的长度”是第二栅极流道部分102在从栅极焊盘20到第一栅极流道部分101的方向上的尺寸。应当注意的是，通过改变第二栅极流道部分102的长度l102和第一金属线11的横截面积，电阻R102可以在宽范围内变化，使得尤其可以获得比3.3Ω高得多的电阻R102。
应当注意的是，第二栅极流道部分102不仅可以被用来平衡各个晶体管单元301-30n的栅极电阻Rg1-Rgn，而且还可以被用来调整晶体管器件的切换速度。基本上，切换速度随着栅极电阻Rg1-Rgn的增加而降低，其中栅极电阻Rg1-Rgn的这样的增加可以通过适当地设计第二栅极流道部分102来获得，尤其是通过适当地设计至少一个第二栅极流道部分102的长度和第一金属线11的横截面积来获得。
图15A和15B图示了用于形成栅极流道10和栅极焊盘20的方法的一个示例。这些图中的每一个示出了在各个方法步骤期间或之后的半导体本体100的一个截面的顶视图。
参照图15A，该方法包括：在半导体本体100的顶部上形成第一金属层201，使得第一金属层201形成栅极流道10的第一金属线11和栅极焊盘20的第一（金属）层21。“在半导体本体100的顶部上”形成第一金属层201可以包括：在绝缘层或钝化层的顶部上形成第一金属层201，该绝缘层或钝化层形成在半导体本体100的表面上。形成第一金属层201可以包括共形沉积过程。
参照图15B，该方法进一步包括：在第一金属层201的顶部上形成第二金属层202，其中第二金属层202形成栅极流道10的第二金属线12和栅极焊盘的第二（金属）层22。仅仅出于说明的目的，在图15B中示出的示例中，第二金属层202被产生为使得其在第二栅极流道部分102中被省略。然而，这仅是示例。一般而言，第二金属层202被产生为使得第二金属层202在至少一个第二栅极流道部分102中的横截面积小于第二金属层202在第一栅极流道部分101中的横截面积的50%。在参考图15A和15B所解释的方法中，可以通过将第一金属层201和第二金属层202图案化来容易地调整至少一个第二栅极流道部分102的电阻。

Claims (15)

1.一种晶体管器件，其包括：
至少一个栅电极（33）；
连接到所述至少一个栅电极（33）并且被布置在半导体本体（100）的顶部上的栅极流道（10）；以及
被布置在所述半导体本体（100）的顶部上并且电连接到所述栅极流道（10）的栅极焊盘（20），
其中所述栅极流道（10）包括：
第一金属线（11）和在所述第一金属线（11）的顶部上的第二金属线（12）；
第一栅极流道部分（101）和至少一个第二栅极流道部分（102）；
其中所述至少一个第二栅极流道部分（102）被布置在所述第一栅极流道部分（101）与所述栅极焊盘（20）之间；以及
其中所述第二金属线（12）在所述至少一个第二栅极流道部分（102）中的横截面积小于所述第二金属线(12)在所述第一栅极流道部分（101）中的横截面积的50%。
2.根据权利要求1所述的晶体管器件，其中在所述至少一个第二栅极流道部分（102）中省略所述第二金属线（12）。
3.根据权利要求1或2所述的晶体管器件，其中所述第一金属线（11）的横截面积在所述至少一个第二栅极流道部分（102）中小于在所述第一栅极流道部分（101）中。
4.根据前述权利要求之一所述的晶体管器件，其中所述第二金属线（11）的高度（h111、h112）在所述第一栅极流道部分（101）和所述至少一个第二栅极流道部分（102）中实质上相等。
5.根据前述权利要求中任一项所述的晶体管器件，其中所述第一金属线（11）包括钨（W）。
6.根据前述权利要求中任一项所述的晶体管器件，其中所述第二金属线（12）包括铝铜合金（AlCu）。
7.根据前述权利要求中任一项所述的晶体管器件，进一步包括：
多个晶体管单元（30），其均包括集成在所述半导体本体（100）中的源极区（31）和本体区（32），
其中所述本体区（32）邻近所述至少一个栅电极（33）并且通过栅极电介质（32）与所述至少一个栅电极（33）介电绝缘。
8.根据前述权利要求中任一项所述的晶体管器件，其中所述至少一个栅电极（33）包括多个细长栅电极。
9.根据前述权利要求中任一项所述的晶体管器件，其中所述至少一个栅电极（33）包括栅格形栅电极。
10.根据前述权利要求中任一项所述的晶体管器件，其中所述至少一个栅电极（33）包括金属。
11.根据权利要求10所述的晶体管器件，其中所述金属包括钨（W）。
12.根据前述权利要求中任一项所述的晶体管器件，进一步包括：
将所述至少一个栅电极（33）电连接到所述栅极流道（10）的若干个接触插塞（44）。
13.根据权利要求12所述的晶体管器件，其中所述若干个接触插塞（44）仅连接到所述第一栅极流道部分（101）。
14.一种方法，其包括：
在半导体本体（100）的顶部上形成第一金属层（201），其中所述第一金属层（201）形成栅极流道（10）的第一金属线（11）和晶体管器件的栅极焊盘（20）的第一层（21）；以及
在所述第一金属层（201）的顶部上形成第二金属层（202），其中所述第二金属层（202）形成所述栅极流道（10）的第二金属线（12）和所述栅极焊盘（20）的第二层（22）；
其中形成所述第二金属层（202）包括形成所述第二金属层（202）使得所述第二金属层（202）在至少一个第二栅极流道部分（102）中的横截面积小于所述第二金属层（202）在第一栅极流道部分（101）中的横截面积的50%，
其中所述至少一个第二栅极流道部分（102）被布置在所述第一栅极流道部分（101）与所述栅极焊盘（20）之间。
15.根据权利要求14所述的方法，其中形成所述第二金属层（202）使得其在所述至少一个第二栅极流道部分（102）中的横截面积小于在所述第一流道部分（101）中的横截面积的20%包括：省略所述第二栅极流道部分（102）中的第二金属层（202）。
CN201910140781.7A 2018-02-26 2019-02-26 具有栅极电阻器的晶体管 Pending CN110197827A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18158715.5 2018-02-26
EP18158715.5A EP3531457B1 (en) 2018-02-26 2018-02-26 Transistor device with gate resistor

Publications (1)

Publication Number Publication Date
CN110197827A true CN110197827A (zh) 2019-09-03

Family

ID=61283117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910140781.7A Pending CN110197827A (zh) 2018-02-26 2019-02-26 具有栅极电阻器的晶体管

Country Status (4)

Country Link
US (1) US10811531B2 (zh)
EP (1) EP3531457B1 (zh)
KR (1) KR102537809B1 (zh)
CN (1) CN110197827A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116939A (zh) * 2023-10-25 2023-11-24 深圳腾睿微电子科技有限公司 绝缘栅双极晶体管芯片及其栅极电阻调整方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019128072B4 (de) * 2019-10-17 2021-11-18 Infineon Technologies Ag Transistorbauelement mit einem variierenden flächenbezogenen spezifischen gaterunnerwiderstand
US11869948B2 (en) * 2021-02-17 2024-01-09 Wolfspeed, Inc. Power semiconductor device with reduced strain
US20240030137A1 (en) * 2022-07-22 2024-01-25 Infineon Technologies Austria Ag Semiconductor die with a tungsten runner and a gate runner

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920388A (en) * 1987-02-17 1990-04-24 Siliconix Incorporated Power transistor with integrated gate resistor
US20100276728A1 (en) * 2009-04-29 2010-11-04 Force Mos Technology Co. Ltd. Avalanche capability improvement in power semiconductor devices having dummy cells around edge of active area
US20130146972A1 (en) * 2011-12-07 2013-06-13 Nxp B. V. Semiconductor device having isolation trenches
CN203242628U (zh) * 2013-03-15 2013-10-16 英飞凌科技奥地利有限公司 半导体部件、垂直mosfet、igbt结构和集成半导体器件
US20130313653A1 (en) * 2012-05-25 2013-11-28 Infineon Technologies Austria Ag MOS Transistor with Multi-finger Gate Electrode
CN103441145A (zh) * 2013-08-02 2013-12-11 无锡华润上华半导体有限公司 半导体器件及其形成方法、启动电路及开关电源
CN104347713A (zh) * 2013-07-25 2015-02-11 英飞凌科技股份有限公司 具有集成栅极-电阻器的功率mos晶体管
US20150380063A1 (en) * 2014-06-29 2015-12-31 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and methods of use
US20160126235A1 (en) * 2012-08-09 2016-05-05 Fuji Electric Co., Ltd. Semiconductor device and method for producing the same
US20170250685A1 (en) * 2016-02-29 2017-08-31 Infineon Technologies Austria Ag Double Gate Transistor Device and Method of Operating

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6444511B1 (en) * 2001-05-31 2002-09-03 Taiwan Semiconductor Manufacturing Company CMOS output circuit with enhanced ESD protection using drain side implantation
US7282739B2 (en) * 2002-04-26 2007-10-16 Nissan Motor Co., Ltd. Silicon carbide semiconductor device
US7709403B2 (en) * 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
KR101395223B1 (ko) * 2006-12-04 2014-05-16 삼성디스플레이 주식회사 액정 표시 장치
TWI406393B (zh) * 2010-08-30 2013-08-21 Sinopower Semiconductor Inc 具有額外電容結構之半導體元件及其製作方法
CN102315165B (zh) * 2010-10-14 2015-08-26 深超光电（深圳）有限公司 边缘电场型液晶显示器阵列基板及其制造方法
US8558308B1 (en) * 2012-06-14 2013-10-15 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device using a contact implant and a metallic recombination element and semiconductor
WO2015080162A1 (ja) * 2013-11-28 2015-06-04 ローム株式会社 半導体装置
US9613994B2 (en) * 2014-07-16 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitance device in a stacked scheme and methods of forming the same
DE102015109545B4 (de) * 2015-06-15 2021-10-21 Infineon Technologies Ag Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
KR102369553B1 (ko) * 2015-12-31 2022-03-02 매그나칩 반도체 유한회사 저전압 트렌치 반도체 소자

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920388A (en) * 1987-02-17 1990-04-24 Siliconix Incorporated Power transistor with integrated gate resistor
US20100276728A1 (en) * 2009-04-29 2010-11-04 Force Mos Technology Co. Ltd. Avalanche capability improvement in power semiconductor devices having dummy cells around edge of active area
US20130146972A1 (en) * 2011-12-07 2013-06-13 Nxp B. V. Semiconductor device having isolation trenches
US20130313653A1 (en) * 2012-05-25 2013-11-28 Infineon Technologies Austria Ag MOS Transistor with Multi-finger Gate Electrode
US20160126235A1 (en) * 2012-08-09 2016-05-05 Fuji Electric Co., Ltd. Semiconductor device and method for producing the same
CN203242628U (zh) * 2013-03-15 2013-10-16 英飞凌科技奥地利有限公司 半导体部件、垂直mosfet、igbt结构和集成半导体器件
CN104347713A (zh) * 2013-07-25 2015-02-11 英飞凌科技股份有限公司 具有集成栅极-电阻器的功率mos晶体管
CN103441145A (zh) * 2013-08-02 2013-12-11 无锡华润上华半导体有限公司 半导体器件及其形成方法、启动电路及开关电源
US20150380063A1 (en) * 2014-06-29 2015-12-31 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and methods of use
US20170250685A1 (en) * 2016-02-29 2017-08-31 Infineon Technologies Austria Ag Double Gate Transistor Device and Method of Operating

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116939A (zh) * 2023-10-25 2023-11-24 深圳腾睿微电子科技有限公司 绝缘栅双极晶体管芯片及其栅极电阻调整方法
CN117116939B (zh) * 2023-10-25 2024-02-06 深圳腾睿微电子科技有限公司 绝缘栅双极晶体管芯片及其栅极电阻调整方法

Also Published As

Publication number Publication date
EP3531457B1 (en) 2022-07-20
US20190267487A1 (en) 2019-08-29
EP3531457A1 (en) 2019-08-28
KR102537809B1 (ko) 2023-05-30
KR20190109715A (ko) 2019-09-26
US10811531B2 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
US10062685B2 (en) Variable snubber for MOSFET application
CN110197827A (zh) 具有栅极电阻器的晶体管
US10483383B2 (en) Semiconductor device including a gate contact structure
US6781195B2 (en) Semiconductor bidirectional switching device and method
CN1320277A (zh) 具有至少两个半导体元件的电子开关装置
US10461161B1 (en) GaN device with floating field plates
US10931276B1 (en) Combined IGBT and superjunction MOSFET device with tuned switching speed
US20140367772A1 (en) Semiconductor Device Including a Drift Zone and a Drift Control Zone
US20090184373A1 (en) Semiconductor device and method for manufacturing a semiconductor device
US20230335639A1 (en) Source contact formation of mosfet with gate shield buffer for pitch reduction
TW201909414A (zh) 半導體結構
US20230026868A1 (en) Semiconductor devices having asymmetric integrated gate resistors for balanced turn-on/turn-off behavior
US11158707B2 (en) Transistor device
US10811529B2 (en) Transistor device with gate resistor
US10734480B2 (en) Semiconductor device having a transistor and a conductive plate
US11756993B2 (en) IGBT light load efficiency
US10978586B2 (en) Switching device
TWM576340U (zh) 功率電晶體裝置
CN114823871A (zh) 结型场效应晶体管
JP2022517129A (ja) 絶縁体と金属相変化材料を用いた半導体デバイス、及び半導体デバイスの製造方法
CN111509030A (zh) 具有集成缓冲器电路的超结mosfet
CN108962890A (zh) 集成半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination