CN110196781A - 基于点负载的fpga加载配置问题检查方法 - Google Patents

基于点负载的fpga加载配置问题检查方法 Download PDF

Info

Publication number
CN110196781A
CN110196781A CN201910500474.5A CN201910500474A CN110196781A CN 110196781 A CN110196781 A CN 110196781A CN 201910500474 A CN201910500474 A CN 201910500474A CN 110196781 A CN110196781 A CN 110196781A
Authority
CN
China
Prior art keywords
load
fpga
power supply
flash
jtag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910500474.5A
Other languages
English (en)
Other versions
CN110196781B (zh
Inventor
余达
刘金国
周怀得
孙宏海
田景玉
孙铭
陈惠颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Original Assignee
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changchun Institute of Optics Fine Mechanics and Physics of CAS filed Critical Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority to CN201910500474.5A priority Critical patent/CN110196781B/zh
Publication of CN110196781A publication Critical patent/CN110196781A/zh
Application granted granted Critical
Publication of CN110196781B publication Critical patent/CN110196781B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0733—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a data processing system embedded in an image processing device, e.g. printer, facsimile, scanner
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • General Health & Medical Sciences (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stored Programmes (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

基于点负载的FPGA加载配置问题检查方法，涉及一种基于点负载的FPGA加载配置问题检查方法，解决现有成像应用中的潜通和DCDC输出电压上升阶段启动配置造成的FPGA配置加载失败的问题，包括JTAG连接不通问题排查；flash数据program失败排查，flash加载失败排查以及基于负载电源的供电能力检查等，提出采用FPGA的IO先上电内核后上电的点负载供电方式，并通过对FPGA的加载电流和滤波电容进行点负载的供电能力的选择，保证FPGA内核供电的上升时间满足配置要求；针对不同应用模式可能出现的问题，设计了不同检查方法。本发明的检查方法能够提前发现设计的错误，减小返工的可能性。

Description

基于点负载的FPGA加载配置问题检查方法
技术领域
本发明涉及一种基于点负载的FPGA加载配置问题检查方法，具体涉及一种基于CMOS成像应用的点负载的FPGA加载配置问题检查方法。
背景技术
基于CMOS图像传感器的成像FPGA应用，FPGA内部的配置数据可以通过JTAG口直接下载到FPGA内。由于通过JTAG口烧入的配置数据，具有下电易失性，也可以通过JTAG口先下载到非下电易失性的flash内再进行上电加载配置；或者可以先通过烧录器先烧录到prom存储器中再进行上电加载配置。在通常的通常应用中，成像控制器先加电，然后控制以FPGA为中心的成像单元加电，并产生控制信号。由于成像控制器先加电，控制信号的潜通会导致FPGA的IO口在其供电点负载未输出的情况下电压升高，若潜通电压已经达到配置门限电压，则在配置过程中有FPGA的IO电压出现凹坑的风险；为降低DCDC模块输入总线的浪涌电流，通常DCDC输出的电压上升速率和瞬态响应的时间较长，若在DCDC模块输出电压的上升过程中启动FPGA配置，则可能由于传递导线上的压降过大或者DCDC的供电能力不足而出现FPGA配置加载失败。
发明内容
本发明为解决现有成像应用中的潜通和DCDC输出电压上升阶段启动配置造成的FPGA配置加载失败的问题，提供一种基于点负载的FPGA加载配置问题检查方法。
基于点负载的FPGA加载配置问题检查方法，该方法由以下步骤实现：
步骤A、将JTAG下载器的下载速率设置为最低时，判断是否连接成功，如果否，执行步骤B，如果是，执行步骤G；
步骤B、采用在别的线路板上能连通的下载器替换步骤A中的JTAG下载器，判断是否能连通；如果否，执行步骤C，如果是，执行步骤G；
步骤C、检查FPGA内核供电电源、FPGA IO供电电源和FPGA辅助电源的最低和最高电压值是否在规定范围内；如果否，执行步骤D，如果是，执行步骤G；
步骤D、测量JTAG下载器与flash板中的flash_1之间的各JTAG信号的连接情况，判断是否存在断路；如果否，执行步骤E；如果是，执行步骤G；
步骤E、将flash板更换为prom板，判断JTAG下载器与FPGA是否能连通，如果否，执行步骤F；如果是，执行步骤G；
步骤F、测量JTAG下载器与FPGA管脚之间的各JTAG信号的连接是否存在断路，如果是，则更换FPGA芯片；如果否，减小连通性修复；
步骤G、结束检测；
点负载的延时启动设定为：采用在INH管脚串入电容，通过调节电容的容量大小进行上电输出的延时控制，要求τ＝RC≤50ms，式中，R为INH管脚内部与输入电源+VIN之间的连接电阻，C为INH管脚的对地电容；同时将TRACK管脚和输入电源管脚直接连接。
本发明的有益效果：
1、本发明所述的检查方法可快速定位问题，减小问题排查的代价。
2、本发明所述的检查方法能够提前发现设计的错误，减小返工的可能性。
3、本发明所述的检查方法能够保证FPGA稳定可靠地加载配置。
附图说明
图1为FPGA成像配置加载系统，图1a基于flash的FPGA成像配置加载系统，图1b基于PROM的FPGA成像配置加载系统；
图2为FPGA成像配置加载系统的供电方式原理图；
图3为各点负载在输入电源上升过程中同时使能输出原理图；
图4为JTAG连接不通问题排查流程图；
图5为flash数据program失败排查流程图；
图6为flash加载失败排查流程图；
图7为基于点负载电源的供电能力检查流程图；
图8为点负载和点负载供电电源的供电能力检查原理图；
图9为INH管脚的连接关系图。
具体实施方式
具体实施方式一、结合图1至图9说明本实施方式，基于点负载的FPGA加载配置问题检查方法，包括FPGA成像配置加载系统，如图1所示，包含电脑、JTAG下载器、FPGA板、CMOS焦面板和成像控制器，另外还包含prom板或flash板。FPGA板上包含FPGA及与prom或者flash板相连的FPGA连接器2。prom板上包含与FPGA板相连的FPGA连接器1，同时包含n个prom；flash板上包含与FPGA板相连的FPGA连接器1，同时包含n个flash；二者的FPGA连接器1上的信号兼容。如图1a所示，基于flash的FPGA成像配置加载系统，可通过菊花链结构经电脑到JTAG下载器到flash板到FPGA板将FPGA的配置数据直接下载到FPGA内，也可以下载到n个flash中；FPGA的上的配置加载通过从n个flash中读取配置数据进行。如图1b所示，基于prom的FPGA成像配置加载系统，可通过菊花链结构经电脑到JTAG下载器到prom板到FPGA板将FPGA的配置数据直接下载到FPGA内，n个prom内的配置数据需要事先采用烧录器烧入；FPGA的上的配置加载通过从n个prom中读取配置数据进行。
在FPGA配置加载成功后，接收成像控制器的相关命令，对CMOS焦面板上的CMOS图像传感器输出控制时序信号，同时接收CMOS图像传感器输出的图像数据。FPGA成像配置加载系统的供电方式如图2所示，外部输入的成像供电分别经FPGA内核供电点负载、FPGAIO供电点负载、FPGA辅助电源供电点负载给FPGA供电，CMOS焦面板供电点负载给CMOS焦面板上的相关电路供电。
如图3所示，图3中，Vcco为FPGA的IO供电电压，Vcco_max为FPGA的IO供电电压达到的最大值，Vin为点负载的输入电压，Vin_max为点负载的输入电压的最大值，Vccint为FPGA的内核供电电压，Vccint_max为FPGA的内核供电电压达到的最大值，Icc为Vin的工作电流。当各点负载在输入电源上升过程中同时达到门限电压Vin_th,使能输出，会在输入端产生较大的峰值电流，此时点负载输入电压Vin受输入的供电电压VDCDC，点负载输入电源电缆电阻值R调制，都可能导致点负载输入电压跌落，低于输入的门限电压。用公式表示为：
Vin＝VDCDC-ICC×R
结合图4说明本实施方式，本实施方式所述的基于点负载的FPGA加载配置问题检查方法，包括JTAG连接不通问题排查：
(1)将JTAG的下载速率设置为最低看能否连接成功；
(2)更换在别的线路板上能连通的下载器看是否能连通；
(3)检查所有的供电电源(内核、IO和辅助电源)的最低和最高电压值是否在规定范围内；
(4)针对flash板应用，测量JTAG下载器与flash_1之间的各JTAG信号(TDI、TCK、TMS和TDO)的连接情况，看是否存在断路；
(5)将flash板更换为prom板，针对prom板应用，看是否连通，若不能连通，测量JTAG下载器与FPGA管脚之间的各JTAG信号(TDI、TCK、TMS和TDO)的连接情况，看是否存在断路，进一步进行链路的剥离。若已经连通，则更换FPGA芯片；若没有连通，减小连通性修复。
结合图5说明本实施方式，JTAG和flash能连接，flash数据program失败排查方法为：
(1)将JTAG的下载速率设置为最低看能否program成功；
(2)更换在别的线路板上烧入程序(progarm)成功的下载器看是否能program成功；
(3)检查所有的供电电源(内核、IO和辅助电源)的最低和最高电压值是否在规定范围内；
(4)断开CCLK的或者CS管脚然后尝试能否program成功，避开FPGA运行起来后对JTAG电路的干扰；
(5)测量JTAG各信号的波形及相对相位关系，进行拓扑结构合理性检查。如果合理，更换flash芯片，不合理，进行拓扑优化；具体为：测量TDI、TMS、TCK和TDO的信号波形及相对相位关系。从和PC相连接的下载线到FPGA及flash；另外还需要检查此JTAG链路上是否还存在什么分支电路，下载线的接入点是否正确，是否会存在信号的反射问题；
结合图6说明本实施方式，通过JTAG口能program程序到FPGA和flash中，flash加载失败问题排查方法为：
(1)检查flash的下载模式设置与硬件设置是否对应上。主从及串并是否与M2-M0、cs_b和RDWR_B对应上，flash下载过程中的下载模式(是否勾选parallel mode)。此问题可能导致数据烧录成功，但加载不成功。
(2)对于多片flash给一片FPGA提供配置数据，检查分割的m(m为大于0的正整数)子配置数据的烧写顺序是否正确。首个子配置数据应该对应烧写链路中的0编号器件，最后的子配置数据应该对应烧写链路中的m-1编号器件。
(3)把CCLK时钟频率设置为最低，看能否配置成功。
(4)检查FPGA配置相关信号的全链路拓扑结构是否合理。从FPGA到flash，另外还需要检查此配置链路上是否还存在什么分支电路，是否会存在信号的反射问题；
(5)基于点负载电源的供电能力检查，是否满足应用要求。电源电压从0-90％的上升时间、上升过程中的单调性。
(6)测试各配置信号波形及相位关系是否满足要求。检查是否进行了阻抗管控与匹配，是否进行了等长处理。
结合图7说明本实施方式，基于点负载的供电能力检查的具体方法为：
(1)检查电源电压上升过程中的单调性及配置过程中电平变化。
首先检查点负载输出电压上升过程中是单调上升，如果是单调上升，则执行(2)，若出现了电压的跌落，则首先检查点负载的最大输出电流是否满足配置阶段最大电流，若不满足，更换输出电流大于FPGA配置阶段的最大电流的点负载；若满足，则检查点负载输入电源的最大供电电流是否满足分布加电时FPGA配置阶段最大电流。若点负载输入电源的最大供电电流不满足分布加电时FPGA配置阶段最大电流，更换供电电流大于分步加电时FPGA配置阶段最大电流的输入电源；若满足，则检查点负载输入电源电缆上压降过大，导致点负载的供电电压低于最小的门限电压，若是点负载输入电源电缆导致输出电压跌落，则更换电缆以保证点负载的供电电压大于最小的门限电压，否则检查FPGA的配置使能是否发生在点负载的输入电源达到最大值之前。若FPGA的配置使能发生在输入电源达到最大值之前，则检查检查潜通导致FPGA的IO是否存在电压。若FPGA的IO存在电压，则在输入电源电压达到最大值后开始点负载使能输出，IO先上电，辅助电源然后上电(也可以与IO一起先上电)，内核电源最后上电；若不存在，仅在输入电源电压达到最大值后开始点负载使能输出，各供电电源分步上电即可。
(2)检查电源电压从0-90％的上升时间是否过长。
电源电压从0-90％的上升时间满足FPGA的配置时间要求(不超过50ms)，则不需要额外处理；若不满足，则检查点负载的负载电容量是否过大。若点负载的负载电容量过大，则拆卸部分电容以减小电容量，或者更换带负载电容量更大的点负载。
结合图8说明本实施方式，点负载和DCDC模块(点负载的供电电源)的供电能力检查如图8所示，其中等效电容值为连接的所有电容值，等效电阻等于输出电压除以峰值负载电流获得。通过继电器k11和k12来分别模拟接入电容和电阻负载的响应。当K11闭合，K12断开，供电输出仅与等效电容C1连接；当K11和K12同时闭合，则供电输出同时连接等效电容C1和等效电阻R1；当K11断开，则等效电容C1和等效电阻R1均与供电输出断开。
本实施方式中，点负载的延时启动为：采用在INH管脚串入电容，通过调节电容的容量大小进行上电输出的延时控制，要求τ＝RC≤50ms。式中，R为INH管脚内部与输入电源+VIN之间的连接电阻，C为INH管脚的对地电容。同时，将TRACK管脚和输入电源管脚直接连接，避免输出电压的上升速率受输入速率的调制。
本实施方式中，FPGA采用Xilinx公司的XC5VFX100T-FFG1136；flash和prom分别采用Xilinx公司的XCF16P和XQR17V16；成像控制器采用TI公司的DSP TMS320 6701；CMOS图像传感器采用长光辰芯公司的TDI CMOS图像传感器；下载器采用Xilinx公司的下载器；连接器采用airborn公司的高速高密度连接器。

Claims (5)

1.基于点负载的FPGA加载配置问题检查方法，其特征是：包括JTAG连接不通的排查方法，包括以下步骤：
步骤A、将JTAG下载器的下载速率设置为最低时，判断是否连接成功，如果否，执行步骤B，如果是，执行步骤G；
步骤B、采用在别的线路板上能连通的下载器替换步骤A中的JTAG下载器，判断是否能连通；如果否，执行步骤C，如果是，执行步骤G；
步骤C、检查FPGA内核供电电源、FPGA IO供电电源和FPGA辅助电源的最低和最高电压值是否在规定范围内；如果否，执行步骤D，如果是，执行步骤G；
步骤D、测量JTAG下载器与flash板中的flash_1之间的各JTAG信号的连接情况，判断是否存在断路；如果否，执行步骤E；如果是，执行步骤G；
步骤E、将flash板更换为prom板，判断JTAG下载器与FPGA是否能连通，如果否，执行步骤F；如果是，执行步骤G；
步骤F、测量JTAG下载器与FPGA管脚之间的各JTAG信号的连接是否存在断路，如果是，则更换FPGA芯片；如果否，减小连通性修复；
步骤G、结束检测；
点负载的延时启动设定为：采用在INH管脚串入电容，通过调节电容的容量大小进行上电输出的延时控制，要求τ＝RC≤50ms，式中，R为INH管脚内部与输入电源+VIN之间的连接电阻，C为INH管脚的对地电容；同时将TRACK管脚和输入电源管脚直接连接。
2.根据权利要求1所述的基于点负载的FPGA加载配置问题检查方法，其特征在于：当JTAG和flash能连接时，flash数据烧入程序失败，具体排查方法为：
步骤a、将JTAG下载器的下载速率设置为最低，判断能否烧入程序成功；如果否，执行步骤b；如果是，执行步骤f；
步骤b、更换烧入程序成功的下载器，判断是否能烧入程序成功；如果否，执行步骤c，如果是，执行步骤f；
步骤c、检查FPGA内核供电电源、FPGAIO供电电源和FPGA辅助电源的最低和最高电压值是否在规定范围内；如果否，执行步骤d；如果是，执行步骤f；
步骤d、断开CCLK时钟的或者CS管脚，判断能否烧入程序成功，如果否，执行步骤e，如果是，执行步骤f；
步骤e、测量JTAG各信号的波形及相对相位关系，判断拓扑结构是否合理，如果是，更换flash芯片；如果否，进行拓扑结构的优化；
步骤f、结束检测。
3.根据权利要求1所述的基于点负载的FPGA加载配置问题检查方法，其特征在于：当通过JTAG接口能烧入程序到FPGA和flash中时，flash加载失败，对flash加载失败的排查方法为：
步骤A1、检查flash的下载模式设置与硬件设置是否对应上，如果是，执行B1；如果否，执行步骤A2；
步骤A2、进行下载模式的调整，并判断是否加载成功，如果否，执行步骤B1；如果是，执行步骤G1；
步骤B1、当多片flash给一片FPGA提供配置数据时，检查分割的m个子配置数据的烧写顺序是否正确，如果是，执行步骤C1；如果否，执行步骤B2；
步骤B2、烧写顺序调整，并判断是否加载成功，如果否，执行步骤C1，如果是，执行步骤G1；
步骤C1、把CCLK时钟频率设置为最低，判断能否配置成功，如果否，执行步骤D1，如果是，执行步骤G1；
步骤D1、检查FPGA配置相关信号的全链路拓扑结构是否合理，如果是，执行步骤E1，如果否，执行步骤D2；
步骤D2、拓扑结构调整，并判断是否加载成功，如果否，执行步骤E1；如果是，执行步骤G1；
步骤E1、基于点负载的供电能力检查，是否满足应用要求；如果是，执行步骤F1，如果否，执行步骤E2；
步骤E2、点负载供电能力调整，并判断是否加载成功，如果否，执行步骤F1，如果是，执行步骤G1；
步骤F1、测试各配置信号波形及相位关系是否满足要求，如果否，设计改版，如果是，更新配置芯片；
步骤G1、结束检测。
4.根据权利要求1所述的基于点负载的FPGA加载配置问题检查方法，其特征在于：
基于点负载的供电能力检查的具体方法为：
步骤一、检查点负载输出电压上升过程中是否为单调上升，如果否，则执行步骤二，如果是，执行步骤七；
步骤二、检查点负载的最大输出电流是否满足配置阶段的最大电流，如果是，执行步骤三，如果否，更换输出电流大于FPGA配置阶段的最大电流的点负载；
步骤三、检查点负载输入电源的最大供电电流是否满足分步加电时FPGA配置阶段的最大电流；如果是，执行步骤四；如果否，更换供电电流大于分步加电时FPGA配置阶段最大电流的输入电源；
步骤四、判断是否由于点负载输入电源电缆上压降导致点负载的供电电压低于最小的门限电压，如果是，则更换电缆以保证点负载的供电电压大于最小的门限电压，如果否，执行步骤五；
步骤五、检查FPGA的配置使能是否发生在点负载的输入电源达到最大值之前，如果是，执行步骤六；如果否，不需要额外处理；
步骤六、检查潜通导致FPGA的IO是否存在电压，如果是，在输入电源电压达到最大值后开始IO供电点负载使能输出，IO先上电，FPGA辅助电源然后上电，FPGA内核电源最后上电；如果否，在输入电源电压达到最大值后开始LDO使能输出，各供电电源分步上电；
步骤七、检查电源电压从0-90％的上升时间是否过长，如果是，执行步骤八；如果否，则不需要处理；
步骤八、检查负载的负载电容量是否过大，如果是，则拆卸部分电容以减小电容量或更换带负载电容量更大的点负载；如果否，不需要处理。
5.根据权利要求1所述的基于点负载的FPGA加载配置问题检查方法，其特征在于：点负载和DCDC模块的供电能力检查方式为：等效电容值等于实际连接的所有电容值，等效电阻等于输出电压除以峰值负载电流；通过继电器k11和k12来分别模拟接入电容和电阻负载的响应，当K11闭合，K12断开，供电输出仅与等效电容C1连接；当K11和K12同时闭合，则供电输出同时连接等效电容C1和等效电阻R1；当K11断开，则等效电容C1和等效电阻R1均与供电输出断开。
CN201910500474.5A 2019-06-11 2019-06-11 基于点负载的fpga加载配置问题检查方法 Active CN110196781B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910500474.5A CN110196781B (zh) 2019-06-11 2019-06-11 基于点负载的fpga加载配置问题检查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910500474.5A CN110196781B (zh) 2019-06-11 2019-06-11 基于点负载的fpga加载配置问题检查方法

Publications (2)

Publication Number Publication Date
CN110196781A true CN110196781A (zh) 2019-09-03
CN110196781B CN110196781B (zh) 2021-04-02

Family

ID=67754253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910500474.5A Active CN110196781B (zh) 2019-06-11 2019-06-11 基于点负载的fpga加载配置问题检查方法

Country Status (1)

Country Link
CN (1) CN110196781B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100199136A1 (en) * 2009-01-31 2010-08-05 Xilinx, Inc. Method and apparatus for detecting and correcting errors in a parallel to serial circuit
CN104221441A (zh) * 2012-03-19 2014-12-17 高通股份有限公司 传送接入点负载的指示
CN105468073A (zh) * 2015-12-16 2016-04-06 西安空间无线电技术研究所 一种高速采集处理系统瞬态功耗降低电路及方法
CN106797179A (zh) * 2015-06-15 2017-05-31 京微雅格（北京）科技有限公司 一种芯片供电方法及芯片
CN107967041A (zh) * 2017-12-05 2018-04-27 中国科学院长春光学精密机械与物理研究所 一种多fpga的上电配置控制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100199136A1 (en) * 2009-01-31 2010-08-05 Xilinx, Inc. Method and apparatus for detecting and correcting errors in a parallel to serial circuit
CN104221441A (zh) * 2012-03-19 2014-12-17 高通股份有限公司 传送接入点负载的指示
CN106797179A (zh) * 2015-06-15 2017-05-31 京微雅格（北京）科技有限公司 一种芯片供电方法及芯片
CN105468073A (zh) * 2015-12-16 2016-04-06 西安空间无线电技术研究所 一种高速采集处理系统瞬态功耗降低电路及方法
CN107967041A (zh) * 2017-12-05 2018-04-27 中国科学院长春光学精密机械与物理研究所 一种多fpga的上电配置控制方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
RUI JIA; FEI WANG; RUI CHEN; XIN-GANG WANG; HAI-GANG YANG: "《JTAG-based bitstream compression for FPGA configuration》", 《 2012 IEEE 11TH INTERNATIONAL CONFERENCE ON SOLID-STATE AND INTEGRATED CIRCUIT TECHNOLOGY》 *
候轶宸: "《关于FPGA加载中的某种异常问题的解决方案》", 《航空计算技术》 *

Also Published As

Publication number Publication date
CN110196781B (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
CN110221935A (zh) 基于ldo的fpga加载配置问题检查方法
CN110268277B (zh) 用于印刷电路板的功能性测试器，以及相关的系统和方法
CN111201689B (zh) 一种电子设备及充电控制方法
CN103149526B (zh) Pcba板测试系统及方法
EP1470432B1 (en) Predictive, adaptive power supply for an integrated circuit under test
CN103439667B (zh) 基于 pxi总线技术的电池测试系统及方法
WO2001073929A2 (en) Apparatus for reducing power supply noise in an integrated circuit
CN103439570B (zh) 一种芯片漏电流测试系统
CN101932943B (zh) 半导体器件测试系统
CN106598639B (zh) 一种逻辑芯片的升级方法以及升级系统
CN106597143B (zh) 一种测试设备以及测试方法
CN112147484B (zh) 一种基于充电芯片的测试系统及充电测试系统
WO2020062235A1 (zh) 充电装置的测试板、测试系统和测试方法
CN103035301A (zh) 内存条参数的测试方法及其测试设备
CN101084444B (zh) 具有高压功能的管脚电子器件
CN105372536A (zh) 航空电子通用测试平台
CN113866611A (zh) 用于dsp芯片电路可靠性的自动上下电测试系统及方法
CN110658439B (zh) 一种保护电路的测试方法及系统
CN110196781A (zh) 基于点负载的fpga加载配置问题检查方法
CN206601695U (zh) 一种检测并指示目标芯片状态的烧录装置
CN100507587C (zh) 用于对电子电路进行放电的系统
CN104871020A (zh) 电子负载模块和方法及其系统
CN103033767A (zh) 中央处理器参数的测试方法及其测试设备
CN104142472A (zh) 支持iec61850规约的智能高压开关联锁逻辑检验方法
EP4340316A1 (en) Communication link operation characteristic test system and test method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant