CN110192277B - 可重构集成电路和操作原理 - Google Patents

可重构集成电路和操作原理 Download PDF

Info

Publication number
CN110192277B
CN110192277B CN201780083404.3A CN201780083404A CN110192277B CN 110192277 B CN110192277 B CN 110192277B CN 201780083404 A CN201780083404 A CN 201780083404A CN 110192277 B CN110192277 B CN 110192277B
Authority
CN
China
Prior art keywords
electrodes
active layer
bottom electrodes
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780083404.3A
Other languages
English (en)
Other versions
CN110192277A (zh
Inventor
E·扎姆伯格
A·德林德范维杰加登
D·苏瓦科维克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Solutions and Networks Oy
Nokia of America Corp
Original Assignee
Nokia Solutions and Networks Oy
Nokia of America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Solutions and Networks Oy, Nokia of America Corp filed Critical Nokia Solutions and Networks Oy
Publication of CN110192277A publication Critical patent/CN110192277A/zh
Application granted granted Critical
Publication of CN110192277B publication Critical patent/CN110192277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/347—Physical level, e.g. placement or routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/373—Design optimisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17756—Structural details of configuration resources for partial configuration or partial reconfiguration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

电气设备包括可重构集成电路，该可重构集成电路包括成对的顶部电极和底部电极，该成对的顶部电极和底部电极通过活性层而被彼此分离。

Description

可重构集成电路和操作原理
有关申请的交叉引用
本申请要求Evgeny Zamburg等人于2016年12月9日提交的名称为“RECOFIGURABLEINTEGRATED CIRCUIT AND OPERATING PRINCIPLE”的美国临时申请序列号62/432,345的权益，其内容通过引用而被整体并入本文。
技术领域
本公开总体上涉及电气设备，更具体地但非排他地，涉及具有制造后可重构集成电路的设备以及控制这种设备的方法。
背景技术
这部分介绍了可以有助于促进对本发明进行更好理解的方面。相应地，这部分的陈述应从这个角度来阅读，并且不应被理解为关于对什么是现有技术或者什么不是现有技术的承认。
通常，集成电路(IC)被设计用于特定目的，并且电路本身在制造之后不能改变。即，IC的电路系统是“固定的”，并且在制造之后不能重新定义或重构电路布局。即使是包括可编程逻辑器件(PLD)、自由逻辑阵列(ULA)、可编程逻辑阵列(PLA)、忆阻器、电阻式随机存取存储器(ReRAM)和类似设备的IC，通常也只是在由开发者在制造期间制定的逻辑框架内是可重构的。尽管这种设备可以改变逻辑框架内的逻辑元件之间的互连，但是逻辑框架本身在制造之后无法改变。
发明内容
本公开的一个实施例是一种包括可重构集成电路的电气设备，该可重构集成电路包括成对的顶部电极和底部电极，该成对的顶部电极和底部电极通过活性层而被彼此分离。顶部电极被分布在与活性层的主平面表面平行的两个或多个行中，顶部电极的行中的每个行沿着垂直于主平面的维度与活性层具有不同的分离距离。底部电极被分布在与活性层的主平面平行的两个或多个行中，底部电极的行中的每个行沿着垂直于主平面的维度与活性层具有不同的分离距离。活性层的一部分的电阻率状态是独立于活性层的另一部分的电阻率、由被施加于与活性层的该部分相对应的成对的顶部电极和底部电极的电压可改变的。
在一些这种实施例中，底部电极的行中的相邻多个底部电极的边缘在垂直于主平面的维度上重叠。在一些这种实施例中，底部电极的行中的相邻的多个底部电极的边缘在垂直于主平面的维度上重叠。在一些这种实施例中，顶部电极和底部电极在与其相应行平行的平面中具有类似的形状。在一些这种实施例中，顶部电极和底部电极可以在与其相应行平行的平面中具有八边形形状。任何这种实施例可以进一步包括第一绝缘层和第二绝缘层，第一绝缘层在底部电极与活性层之间，第二绝缘层在顶部电极与活性层之间。在任何这种实施例中，顶部电极的第一行可以位于第二绝缘层上以及顶部电极的第二行可以位于第二绝缘层中，并且底部电极的第一行可以位于第一绝缘层中以及底部电极的第二行可以位于第一绝缘层上。在任何这种实施例中，成对的顶部电极和底部电极中的至少一些成对的顶部电极和底部电极可以被彼此分离相同的距离。在任何这种实施例中，成对的顶部电极和底部电极可以包括第二行的顶部电极和第二行的底部电极以及第一行的顶部电极和第一行的底部电极。在任何这种实施例中，分别地，成对的顶部电极在活性层的顶部主表面上形成二维阵列，以及成对的底部电极在活性层的底部主表面上形成二维阵列。任何这种实施例可以进一步包括活性层的不同部分上的接触电极。在任何这种实施例中，顶部电极和底部电极中的每个电极可以被连接到相应的电引线。任何这种实施例可以进一步包括电压源，电压源通过电引线被连接到成对的顶部电极和底部电极，该电压源被配置将电压施加于成对的顶部电极和底部电极。
另一实施例是包括可重构集成电路的另一电气设备，该可重构集成电路包括成对顶部电极和底部电极的第一集合，该成对的顶部电极和底部电极的第一集合通过第一活性层而被分离。集成电路进一步包括成对的顶部电极和底部电极的第二集合，该成对的顶部电极和底部电极的第二集合通过第二活性层而被分离。一个或多个通孔将第一活性层的部分连接到第二活性层的部分。活性层的一部分的电阻率状态是独立于活性层的另一部分的电阻率状态、由被施加于与第一集合或第二集合的活性层的部分相对应的成对的顶部电极和底部电极的电压可改变的。
任何这种实施例可以进一步包括第一绝缘、第二绝缘层、第三绝缘层、和第四绝缘层，第一绝缘层在第一集合的底部电极与第一活性层之间，第二绝缘层在第一集合的顶部电极与第一活性层之间，第三绝缘层在第二集合的底部电极与第二活性层之间，第四绝缘层在第二集合的顶部电极与第二活性层之间。在任何这种实施例中，第一集合和第二集合的顶部电极和底部电极中的每个电极可以位于单个行中。在任何这种实施例中，第一集合的底部电极可以位于第一绝缘层上，第一集合的顶部电极可以位于第二绝缘层上，第二集合的底部电极可以位于第三绝缘层上，并且第二集合的顶部电极可以位于第四绝缘层上。在任何这种实施例中，成对的顶部电极和底部电极的第一集合以及成对的顶部电极和底部电极的第二集合可以被彼此分离相同的距离。在任何这种实施例中，第一集合的顶部电极可以在第一活性层的顶部主表面上形成二维阵列以及第一集合的底部电极可以在第一活性层的底部主表面上形成二维阵列，并且第二集合的顶部电极可以在第二活性层的顶部主表面上形成二维阵列以及第二集合的底部电极可以在第二活性层的底部主表面上形成二维阵列。任何这种实施例可以进一步包括第一活性层或第二活性层中的至少一个层的不同部分上的接触电极。在任何这种实施例中，顶部电极和底部电极中的每个电极可以被连接到相应的电引线。任何这种实施例可以进一步包括电压源，该电压源通过电引线被连接到成对的顶部电极和底部电极，该电压源被配置为将电压施加到成对的顶部电极和底部电极。
附图说明
当与附图一起阅读时，从以下具体实施方式最好地理解本公开的实施例。例如，附图中的一些特征可以被描述为“顶部”、“底部”、“垂直”或“横向”以便于参照这些特征。这种描述不限制这种特征相对于自然地平线或重力的定向。各种特征可以不按比例绘制，并且可以在大小上任意地增大或减小来清楚地讨论。现在参照以下结合附图的描述，其中：
图1A呈现了示例电气设备的横截面图，该示例电气设备包括本公开的可重构集成电路的实施例，其中在高电阻状态下(HRS区域)，由活性薄膜层分离的多对顶部电极和底部电极(例如，TE1和BE1、TE2和BE2等)之间不施加电压；
图1B呈现了在一对顶部电极和底部电极(例如，分别为TE2和BE2)之间施加电压(例如，UHRS-LHS)以在设备的活性薄膜层的一个区域部分(LRS区域)中形成低电阻状态之后的图1A所示的示例电气设备的相同视图；
图1C呈现了在多对顶部电极和底部电极对(例如，TE1和BE1、TE3和BE3以及TE4和BE4)之间施加电压(例如，UHRS-LHS)以在设备的活性薄膜层的多个区域部分(LRS区域)中形成低电阻状态之后的图1B所示的示例电气设备的相同视图；
图1D呈现了图1C所示的示例电气设备的相同视图，并且进一步示出了在低电阻状态下从第一接触层(C1)到第二接触层(C2)穿过活性薄膜层的部分的电流；
图1E呈现了用以图示示例单个单元的示例编程和擦除操作的示意图；
图2A呈现了另一示例电气设备的横截面图，该示例电气设备包括本公开的可重构集成电路的实施例，其中在高电阻状态下(HRS区域)，由活性薄膜层分离的重叠的相邻顶部电极和底部电极对之间不施加电压；
图2A’呈现了图2A所描绘的示例电气设备的半透明平面俯视图；
图2B呈现了在一对顶部电极和底部电极(例如，分别为TE2和BE2)之间施加电压(例如，UHRS-LHS)以在设备的活性薄膜层的一个区域部分(LRS区域)中形成低电阻状态之后的图2A所示的示例电气设备的相同视图；
图2C呈现了在多对顶部电极和底部电极对(例如，TE1和BE1、TE3和BE3以及TE4和BE4)之间施加电压(例如，UHRS-LHS)以在设备的活性薄膜层的多个区域部分(LRS区域)中形成低电阻状态之后的图2B所示的示例电气设备的相同视图；
图2D呈现了图2C所示的示例电气设备的相同视图，并且进一步示出了在低电阻状态下从第一接触层(C1)到第二接触层(C2)穿过活性薄膜层的区域部分的电流；
图3A至3B呈现了与活性薄膜层的不同部分相对应的二维单元阵列的示意性等效电路的平面图，该二维单元阵列通过向与薄膜层的所选不同部分(例如，坐标C(行，列)处的单元)相邻的顶部电极和底部电极施加电压而在低电阻状态与高电阻状态(分别是LHS和HRS)之间个体地可切换，如下A)不施加电压，B)向单元(3,1)、C(3,2)、C(3,3)、C(2,3)、C(1,3)施加电压；
图3C呈现了图3B所描绘的低电阻状态和高电阻状态下的等效电路二维单元阵列的高级示意性平面图；
图4A呈现了类似于图1A所示的示例电气设备的横截面图，其中在高电阻状态下(HRS区域)，由活性薄膜层分离的多对顶部电极和底部电极之间不施加电压；
图4B呈现了在由活性薄膜层分离的一对顶部电极和底部电极之间施加电压Uw TE2-BE2以在活性薄膜层的一个区域部分(LRS区域)或单元中形成低电阻状态以将信息比特写入单元之后的图4A所示的示例电气设备的相同视图；
图4C呈现了图4B所示的示例电气设备的相同视图，其中例如通过使用低电压UR TE2-BE2读取单元的电阻率状态来读取单元的电阻状态；
图4D呈现了在例如通过在由活性薄膜层的另一区域部分分离的另一对顶部电极和底部电极之间施加电压UW TE3BE3来将单元的低电阻状态写入另一单元以在对应于另一单元的其它区域部分(第二LRS区域)中形成相同的低电阻状态之后的图4C所示的示例电气设备的相同视图；
图4E呈现了在例如通过在由活性薄膜层的区域部分分离的一对顶部电极和底部电极之间施加电压UE TE2-BE2来擦除单元的低电阻状态之后的图4D所示的示例电气设备的相同视图；
图5A呈现了类似于图1A所示的示例电气设备的横截面图，设备具有由第一活性薄膜层分离的顶部电极和底部电极对的第一集合(例如，TE11和BE11、TE12和BE12等)以及由第二活性薄膜层分离的顶部电极和底部电极对的第二集合(例如，TE21和BE21、TE22和BE22等)，第二活性薄膜层通过导电通孔被互连到第一超材料层，其中不对在第一和第二活性薄膜层中引起高电阻状态(HRS)的任何电极对施加电压；
图5B呈现了如图5A所示的示例电气设备的相同视图，其中向电极对的第一集合中的TE11和BE11、TE12和BE12、TE14和BE14以及TE15和BE15和电极对的第二集合中的TE23和BE23施加电压(例如，UHRS-LHS)，以将这些电极对之间的活性薄膜层的部分从高电阻状态重构为低电阻状态(LHS)；
图5C呈现了图5B所示的示例电气设备的相同视图，并且进一步示出了在低电阻状态下从第一接触层(C1)到第二接触层(C2)穿过活性薄膜层的一部分的电流；
图6A呈现了本公开的示例晶体管结构的示意性平面图，晶体管结构包括在诸如图1A至5C的上下文中讨论的离散的单独的顶部电极和底部电极对之间的活性薄膜层的部分或单元，其中所有所选部分被配置为处于低电阻状态；
图6B呈现了图6A所示的示例晶体管结构的相同视图，其中与晶体管结构的源极和漏极结构相对应的单元被配置为处于高电阻状态，并且电流从源极传递到漏极；
图6C呈现了图6B所示的示例晶体管结构的相同视图，其中与晶体管结构的源极、漏极以及第一和第二栅极结构相对应的单元被配置为处于高电阻状态，在源极与漏极之间但是不在栅极结构之间的单元被配置为处于低电阻状态，并且在源极与漏极之间以及在栅极结构之间的单元被配置为处于中间电阻状态，该中间电阻状态在高电阻状态和低电阻状态之间的电阻率中间；
图7呈现了在电气上与图6A至6C所描绘的晶体管结构等效的电路图；
图8A呈现了本公开的示例可重构集成电路的平面俯视图；
图8B呈现了图8A所描绘的示例可重构集成电路沿着图8A所示的视线A-A的横截面图；
图9呈现了图8B所描绘的示例可重构集成电路沿着图8B所示的视线B-B的平面俯视图；
图10呈现了图8B所描绘的示例可重构集成电路沿着图8B所示的视线C-C的平面俯视图；
图11呈现了图8B所描绘的示例可重构集成电路沿着图8B所示的视线D-D的平面俯视图，并且示出了由被配置为具有低电阻状态的单元定义的示例IC布局的导电路径；
图12呈现了图11所示的示例可重构集成电路的相同平面俯视图，并且示出了已经被施加电压(例如，UHRS-LRS)的特定单元，该单元对应于活性薄膜层的部分，以将薄膜的对应部分的电阻率从高电阻率状态局部地改变为低电阻率状态以定义图11所示的示例IC布局；
图13呈现了图12所示的示例可重构集成电路的相同平面俯视图，并且示出了经由特定触点施加电压以在图11所示的示例IC布局中实现逻辑函数c＝NOT(a OR b)的单元；
图14呈现了图13所示的示例可重构集成电路的相同平面俯视图，并且示出了已经施加电压的特定电极对的单元以擦除图11所示的示例IC布局的所选部分；
图15呈现了图14所示的示例可重构集成电路的相同平面俯视图，并且示出了先前已经被施加电压(例如，UHRS-LRS)的剩余未擦除单元以定义图11所示的IC布局的未擦除原始部分；
图16呈现了图15所示的示例可重构集成电路的相同平面俯视图，示出了已经被施加电压(例如，UHRS-LRS)的附加不同单元，该单元对应于活性薄膜层的不同部分，以将薄膜的对应部分的电阻率从高电阻率状态局部地改变为低电阻率状态以定义第二示例IC布局的不同导电路径；
图17呈现了图16所示的示例电路的相同平面俯视图，示出了在重构以定义第二示例IC布局的不同导电路径之后的单元；
图18呈现了图16所示的示例电路的相同平面俯视图，并且示出了经由特定触点对(例如，a-a、d-d和e-e)施加电压以在图16所示的不同的第二示例IC布局中实现逻辑函数e＝NOT d OR a AND d AND f的单元；
图19呈现了类似于图11所描绘的示例可重构集成电路的平面俯视图，其被示出为具有存储器单元、通孔和晶体管元件的另一示例IC布局；
图20呈现了在电气上与诸如图12至19所描绘的可重构IC的示例IC布局等效的电路框图；
在附图和文本中，类似或相同的附图标记指示具有类似或相同的功能和/或结构的元件。
在附图中，可以夸大某些特征的相对尺寸以更清晰地图示其中的一个或多个结构或特征。
在本文中，通过附图和详细描述来更充分地描述各种实施例。然而，本发明可以体现为各种形式，并且不限于在附图和说明性实施例的详细描述中描述的实施例。
具体实施方式
说明书和附图仅图示了本发明的原理。因此，要了解，尽管本文未明确描述或示出，但是本领域技术人员将能够设想出体现本发明的原理并且包括在其范围内的各种布置。此外，本文所记载的所有示例在原理上旨在明确地用于教导目的以帮助读者理解本发明的原理以及(多个)本发明人为促进本领域而贡献的构思，并且应被解释为没有对这种具体记载的示例和条件的限制。而且，在本文中记载了本发明的原理、方面和实施例及其特定示例的所有陈述旨在涵盖其等效物。另外，除非另有指示，否则本文使用的术语“或者”指代非排他性的或者。而且，本文描述的多个实施例不一定相互排斥，因为一些实施例可以与一个或多个其它实施例组合以形成新实施例。
我们公开了在制造之后可以使其电路完全或部分地重构的电气设备，例如，在正常操作期间或者在明确定义的重构阶段期间快速地重构。我们不知道有具有该功能的当前集成电路技术。这些可重构电路支持适合于类脑设备、智能系统和多功能芯片的开发的集成电路的开发。如本文公开的可重构集成电路技术的实施例可以快速编程，并因此提供广泛的设计灵活性。
所公开的可重构集成电路的实施例可以使用具有两个或多个电阻率状态的活性层(例如，包括忆阻材料或相变超材料的薄膜层)，其可以通过在对应的一对顶部电极和底部电极之间施加不同电压电平集合中的一个给定电压电平而被改变。保持电阻率状态是非易失性的。例如，在有限持续时间内仅需要施加特定电压，在该有限持续时间之后，活性层的与特定电极相关联的部分保持其变化的电阻率状态。每对电极控制所定义的活性层的区域部分或单元的电阻率。在一些实施例中，电极对的一维、二维或三维阵列被用于将单元独立地设置为某些电阻率状态。将邻近单元设置为低电阻状态可以跨这些邻近单元建立导电性。跨被编程为处于低电阻状态的连接单元施加的电压允许横向或垂直连接的低电阻区域集合承载信号。该效应也可以被用于控制晶体管结构中的栅极之间的通道中的电气属性。这样，持久性结构可以被用于创建连接、晶体管、存储器单元或其它种类的电路系统。可以通过在对应的一对顶部电极和底部电极之间施加一定电压而将具有低电阻状态的单元的电阻率改变为高电阻状态来擦除可重构集成电路的电路布局结构。集成电路布局的重构可以通过擦除IC布局的部件并且在不同的IC布局中创建新元件和互连来发生。在一些实施例中，如本文公开的，可以创建任何数量的不同集成电路布局，然后根据与实时任务的相关性转换布局。
所公开的可重构集成电路的实施例提供了以下能力：1)制造包括一个或多个活性薄膜层的集成电路设备；2)通过使用顶部电极和底部电极的阵列调节活性层的给定区域部分的电阻率来形成任意电路布局；3)“擦除”集成电路布局的所有或部分，以及4)将集成电路布局的所有或部分替换为另一任意电路布局。这样，集成电路的实施例允许完全可重构性以及功能的灵活性。
认为所公开的可重构集成电路的实施例提供了若干优点：1)运行时间重构。2)不仅可以改变元件之间的互连，还可以改变逻辑元件的结构、类型、和数目。3)在形成元件时可以使用一个或多个活性层的整个区域。这不同于一些传统的方法，这些传统方法涉及使用由可配置的“固定”互连网络连接以形成给定的(“可重构”)集成电路的多个“固定”个体元件。4)电路元件可以放置在活性薄膜层中的任何地方，因为例如电路元件不需要具有特殊的掺杂区域。5)设备实施例使得可以将许多不同种类的集成电路布局创建和重构作为相同的集成电路设备的一部分。
在本文公开的各种示例实施例中图示了所公开的可重构集成电路以及其操作的多个方面。所公开的电气设备的操作原理涉及取决于顶部电极和底部电极之间的电压的、在具有电气属性(例如，不同的电阻率状态)的活性材料的均匀层(例如，一个或多个薄膜层)中使用单元(比如像素)。通过在与对应于一个或多个活性层的区域部分的一个单元相关联的一对顶部电极和底部电极之间施加电压(例如，UHRS-LRS)，可以在高电阻状态(HRS)和低电阻状态(LRS)之间切换单元的局部电阻率。
在图1A至1D中图示了具有可重构集成电路的电气设备的实施例的结构和操作的方面。
图1A呈现了包括本公开的可重构集成电路105的实施例的示例电气设备100的横截面视图。图1A示出了可重构集成电路105，其中在高电阻状态下(HRS区域)，在顶部电极和底部电极对(例如，TE1和BE1，TE2和BE2等)之间不施加电压，该顶部电极和底部电极之间通过的活性层(HRS区域)而被分离。
如所图示的，活性层(例如，层110)位于底部绝缘层与顶部绝缘层(例如，绝缘层115、117)之间，并且底部电极和顶部电极对(例如，底部电极120和顶部电极122)位于相应的绝缘层上。电接触点(例如，接触点C1、C2、125、127)位于绝缘层中的至少一个绝缘层上(例如，底部绝缘层115)，并且接触活性层的不同部分。
图1A示出了具有四个配置单元(例如，单元130、132、134、136)和两个接触点125、127的可重构集成电路105。这些单元可以被用作基本区域以配置或重构电路系统。可以通过在与该单元相关联的一对顶部电极和底部电极之间施加给定电压来修改与单元相关联的薄膜区域的电阻率。例如，通过在与一个单元相关联的一对顶部电极和底部电极之间施加电压ULRS-HRS，对应的区域可以从低电阻状态(LRS)切换到高电阻状态(HRS)，从而擦除单元是其一部分的导电通道。针对一些实施例，单元的电阻状态可以是非易失性的，并因此，在正常操作期间以及在电源复位之后维持电阻状态。
图1B示出了在一对顶部电极和底部电极122、120(例如，分别为TE2和BE2)之间施加电压(例如，UHRS-LHS)以在设备100的活性薄膜层110的一个区域部分(例如，对应于单元132的LRS区域)中形成低电阻状态同时不影响其它区域(例如，其它单元)并将其保持在高电阻率状态之后的示例电气设备。
图1C示出了在多对顶部电极和底部电极对(例如，TE1和BE1、TE2和BE2、TE3和BE3以及TE4和BE4)之间施加电压(例如，UHRS-LHS)以在设备100的活性薄膜层110的多个区域部分(例如，对应于全部四个单元130…134的多个LRS区域)中形成低电阻状态之后的示例电气设备100。因此，可以经由在LRS中配置的四个单元来建立电路的两个触点125、127之间的连接。当已经形成低电阻状态时，不需要施加电压。
例如，图1D呈现了图1C所示的示例电气设备的相同视图，并且示出了在低电阻状态下穿过活性薄膜层110的部分从第一接触层125(C1)到第二接触层127(C2)的电流。相关领域的技术人员将理解，接触层的实施例是电触点，并且可以是金属连接，用于应用输入信号或者从中观察输出信号。
图1E呈现了图示示例单个单元的示例编程和擦除操作的示意图，例如，金属氧化物膜中的基于氧化还原的忆阻效应。可以通过在与单元相关联的顶部电极和底部电极之间施加不同电压来改变单元的电阻率。通过施加Vprog，在附图中表示为黑点的氧空位在基于氧化还原的忆阻材料内移动，从而将单元切换到低电阻率状态，例如，在大约50ns内。如果施加负电压Verase，则氧空位将移动到顶部电极，从而将单元切换到高电阻率状态。当不施加电压时，单元保持其电阻率状态。
图2A呈现了另一示例电气设备100的横截面图(例如，通过活性层的中间的横截面图)，该示例电气设备100包括可重构集成电路105的实施例，其中在高电阻状态下(HRS区域)，通过活性薄膜层110而被彼此分离的重叠的相邻顶部电极和底部电极对122、120(例如，TE1-BE1对、TE2-BE2对、…)之间不施加电压。如所图示的，重叠的顶部电极和底部电极122、120被放大(例如，与图1A所示的电极相比)并且放置在与活性层的主平面(例如，主平面表面220)平行的两个不同的垂直分离的层(例如，分布在行210、212中的顶部电极以及分布在行215、217中的底部电极)中。
如图2A所图示的，顶部电极117的行210、212中的每个行沿着垂直于主平面220的维度(例如，维度226)与活性层110相距不同的分离距离(例如，距离222、224)。同样地，底部电极115的行中的每个行215、217沿着垂直于主平面220的维度226与活性层110相距不同的分离距离(例如，距离228、230)。顶部电极的行中的相邻的多个顶部电极边缘(例如，边缘232、234)在垂直于主平面的维度上重叠。底部电极的行中的相邻的多个底部电极的边缘(例如，边缘236、238)在垂直于主平面的维度上重叠。
如在图2A’所示的平面俯视图中所图示的，在一些实施例中，顶部电极和底部电极122、120可以具有八边形形状，例如，以促进将电极适配在两个或多个行中。例如，如图2A和2A’所示，顶部电极122在与其相应的不同行210、212平行的平面240、242中具有八边形形状。电极120、122的其它实施例可以具有其它形状，例如，圆形或六边形形状，以在不同行中的相邻顶部电极对或相邻底部电极对之间(例如，在行210、212中的电极120之间和/或在行215、217中的电极120之间)形成垂直重叠的不同区域。
诸如图2A和2A’所示的实施例的优点在于，水平和垂直方向上的单元区域可以具有轻微重叠，从而有助于更好地控制，并且例如提供通过单元的更均匀的电场密度来提供相邻单元的(水平或垂直)边界区域的电阻率的更大均匀性。在一些这种实施例中，相对于诸如图1A至1D所示的非重叠电极的实施例，改变相应单元的电阻率可能需要顶部电极和底部电极对之间的低电压。在其它实施例中，可能存在与一组单元相关联的公共底部电极(或顶部电极)。
如图2A所图示的，在一些实施例中，第一绝缘层115可以位于底部电极120与活性层110之间，并且第二绝缘层117可以位于顶部电极122与活性层110之间。在一些实施例中，顶部电极122的第一行210位于第二绝缘层117上，并且顶部电极122的第二行212位于第二绝缘层117中，以及，底部电极120的第一行215位于第一绝缘层115中，并且底部电极120的第二行217位于第一绝缘层115上。
如图2A所图示的，在一些实施例中，为了有助于在活性层的不同部分中形成相同的均匀电场，成对的顶部电极和底部电极(例如，成对的电极TE1和BE1以及TE2和BE2)被彼此分离相同的距离244。例如，针对一些这种实施例，成对的顶部电极和底部电极包括第二行212的顶部电极122(例如，TE1和TE3)和第二行217的底部电极120(例如，BE1和BE3)，以及，第一行210的顶部电极122(例如，TE2和TE4)和第一行215的底部电极120(例如，BE2和BE4)。然而，在其它实施例中，只要在编程周期内进行其他调整，该距离就可以变化。
如图2A所图示的，在一些实施例中，底部电极和顶部电极120、122中的每个电极可以被连接到单独引线250(例如，导线)。在一些这种实施例中，设备100可以包括通过引线250被连接到底部电极和顶部电极120、122的电压源252。在一些实施例中，电压源(例如，可编程电压脉冲生成器)可以被配置为向成对的顶部电极和底部电极(例如，TE1和BE1)施加电压。
类似于图1B至1D，图2B示出了在一对顶部电极和底部电极122、120(例如，分别为TE2和BE2)之间施加电压(例如，UHRS-LHS)以在设备的活性薄膜层的一个区域部分(例如，对应于单元132的LRS区域)中形成低电阻状态之后的示例电气设备，图2C示出了在多对顶部电极和底部电极对122、120(例如，TE1和BE1、TE2和BE2、TE3和BE3以及TE4和BE4)之间施加电压(例如，UHRS-LHS)以在设备100的活性薄膜层110的多个区域部分(例如，对应于单元130…134的LRS区域)中形成低电阻状态之后的示例电气设备，并且图2D示出了示例电气设备，该示例电气设备具有在低电阻状态下从第一接触层125(C1)到第二接触层127(C2)穿过活性薄膜层110的区域部分的电流(“电流”)。
图3A至图3B呈现了与活性薄膜层110的不同部分相对应的单元300的二维阵列的示意性等效电路的平面图，其通过向与薄膜层110的所选不同部分(例如，坐标C(行，列)处的单元)相邻的顶部电极和底部电极(例如，直线形电极)施加电压而在低电阻状态(LHS)与高电阻状态(HRS)之间单独地可切换，如下A)不施加电压，B)向单元(3,1)、C(3,2)、C(3,3)、C(2,3)、C(1,3)施加电压。图3C呈现了图3B所描绘的低电阻状态(LHS)和高电阻状态(HRS)下的等效电路二维单元阵列的高级示意性平面图。
例如，在类似于图2A至2A’所描绘的设备100中，在一些实施例中，成对的顶部电极122和底部电极120分别在活性层110的顶部主表面(例如，平面表面220)和底部主表面(例如，平面表面260)上形成二维阵列。
图3A提供了4x5单元阵列的说明性示例，其中，每个单元可以被建模为具有北、南、东和西连接器的可变电阻器。如图3B所图示的，向单元C(3,1)、C(3,2)、C(3,3)、C(2,3)、C(1，3)的顶部电极和底部电极施加电压可以形成低电阻路径，例如，以建立导电性。鉴于该示例，相关领域的技术人员将理解如何将各个单元的电阻率从HRS改变为LRS，其可以形成任何数目的不同集成电路布局。
图3A至3C所示的示意性电气等效物使用可变电阻器来作为单元300的表示(例如，具有两个或多个电阻状态)。尽管单元在该方案中被表示为正方形，但是基于本公开，相关领域的技术人员将理解单元中的每个单元的顶部电极和底部电极的形状可以如何具有不同形状(例如，八边形或其它形状)，具有或不具有垂直重叠，例如，如图2A’的上下文中已经讨论的。附加地，单元300被表示为具有与水平相邻单元的高达四个电气连接。基于本公开，相关领域的技术人员将了解如何针对单元300的三维阵列中的垂直相邻单元存在垂直的电气连接。
活性薄膜层可以由其电阻率可以通过在这种材料层上施加电压电势而被从高电阻率改变为低电阻率或者从低电阻率改变为高电阻率的材料制成。在一些实施例中，活性薄膜层包括忆阻材料(例如，存储器电阻器)，并且在一些实施例中，由忆阻材料组成。在一些实施例中，活性薄膜层包括超材料，并且在一些实施例中，由超材料组成。在一些实施例中，活性薄膜层包括忆阻材料或超材料，并且在一些实施例中，基本上由其忆阻材料或超材料组成，其中该层可以包含微量的非忆阻材料或非超材料(例如，小于1、0.1或0.01wt％)，其不影响通过施加本文描述的电压电势来改变材料的电阻率的能力。
基于本公开，相关领域的技术人员将理解，将被用作活性薄膜层的材料应该具有化学成分、结构形式和电气属性以用于电阻切换效应的有效实现，包括考虑低电阻和高电阻状态之间的电阻峰值比、低电阻状态下的最低电阻值、低切换时间和特定电阻状态存储时间的长度。
拥有忆阻效应的合适材料的非限制性示例包括：金属氧化物，诸如，MgOx、AlOx、SiOx、TiOx、CrOx、MnOx、FeOx、CoOx、NiOx、CuOx、ZnOx、GaOx、GeOx、ZrOx、NbOx、MoOx、HfOx、TaOx、WOx、CeOx、GdOx、YbOx、LuOx、LaAlO3、SrTiO3、BaTiO3、氧化镧钙锰(LCMO)、锰酸锶镧(LSMO)、氧化镨钙锰(PCMO)、BiFeO3等…；硫属化合物，诸如，Cu2S、GeSx、Ag2S、GexSey等…；氮化物，诸如，AlN、SiN等…；或者相关领域的技术人员所熟悉的其它材料，诸如，a-C、氧化石墨烯、a-Si、AgI等…。合适的相变超材料的非限制性示例包括MoO3、V2O5、GeTe、Sb2Te或具有在电场影响下在不同的电阻状态之间发生相变的能力的其它材料。
活性层的实施例可以包括具有诸如本文公开的电阻切换效应的这种材料的单晶、多晶、纳米晶或非晶态(amorphous)结构形式。
在一些实施例中，活性层(例如，图2A中的层110)可以包括不同的材料层，这些不同的材料层针对给定的施加电压分别具有不同的电阻率状态，例如，以促进将非布尔型(Boolean)逻辑元件实现为可重构IC的部件。
在一些实施例中，为了有助于使用低施加电压来形成均匀的电阻率状态，活性薄膜层可以具有在10至1000纳米范围内的厚度(例如，图2A中的厚度270)。
在一些实施例中，施加在顶部电极和底部电极之间以将活性薄膜层的一部分(例如，图2B中的单元132)从HRS切换到LRS(例如，在图2B中施加于电极TE2和BE2的电压)的电压可以是在1至10000mV范围内的电压。在一些这种实施例中，在0.01ns至10000ns范围内的时间段内施加电压。
在一些实施例中，活性薄膜层的HRS具有可以是比活性薄膜层的LRS的电阻率(例如，欧姆厘米)至少大10倍的电阻率，并且在一些实施例中，大约至少大100倍。
相关领域的技术人员将熟悉在半导体工业中使用的传统材料和技术，这些传统材料和技术用以分别使用物理或气相沉积和光刻程序来使可重构IC的各个结构元件沉积和图案化。被用于形成顶部电极和底部电极以及触点(例如，图2A中的电极120、122和触点125、127)的材料的非限制性示例包括银、金、铜、铝或其多层组合。用于形成绝缘层(例如，图2A中的绝缘层115、117)的材料的非限制性示例包括二氧化硅。在一些实施例中，绝缘层可以由相同的材料制成，而在其它实施例中，不同的绝缘层可以由不同材料制成。
在设备的一些实施例中，单元结构的阵列(例如，一维、二维或三维阵列)可以被用于写入、读取、存储并且擦除信息的二进制数字(例如，比特)。这是针对图4A至4E所示的四单元配置所图示的。
图4A呈现了类似于图1A所示的示例电气设备100的横截面图，其中，在高电阻状态下(HRS区域)通过活性薄膜层110而被分离的多对顶部电极和底部电极122、120之间不施加电压。
图4B呈现了在通过活性薄膜层分离的一对顶部电极和底部电极之间施加电压(例如，写入电压UW TE2-BE2)以在活性薄膜层110的一个区域部分(LRS区域)或单元132中形成低电阻状态以将信息比特1写入单元(例如，通过将单元中的电阻率从HRS(例如，比特0)切换到LRS(例如，比特1))之后的相同示例电气设备。
图4C呈现了相同的示例电气设备100，其中，例如通过使用低电压(例如，读取电压UR TE-BE，其中，UR TE2-BE2<UW TE-BE)读取单元的电阻率状态来读取单元的电阻状态。
图4D呈现了在例如通过在由活性薄膜层110的另一区域部分而被分离的另一对顶部电极和底部电极122、120(例如，TE3、BE3)之间施加电压(例如，写入电压UW TE3-BE3)来将单元132的低电阻状态写入另一单元134以在对应于另一单元134的另一区域部分(第二LRS区域)中形成相同的低电阻状态之后的图4C所示的示例电气设备100的相同视图。
图4E呈现了在例如通过在由活性薄膜层100的区域部分分离的一对顶部电极和底部电极122、120之间施加电压(例如，擦除电压UE TE2-BE2)来擦除单元132的低电阻状态之后的示例电气设备100的相同视图。
在电气设备100的一些实施例中，如图5A至图5C所图示的，为了有助于形成更复杂的电路布局(例如，单元的三维阵列)，设备100可以包括多个活性薄膜层。这些层可以通过导电通孔而被彼此连接。这允许电路105跨多个层中的单元被路由并且达成高利用率。针对图5A至5C中的两个活性薄膜层110、530来图示这种配置以及其使用。
图5A呈现了类似于图1A所示的示例电气设备100的横截面图，该设备包括集成电路105，集成电路105包括由第一活性薄膜层110分离的顶部电极和底部电极对122、120的第一集合510(例如，TE11和BE11、TE12和BE12等)以及由第二活性薄膜层530分离的顶部电极和底部电极对522、520(例如，TE21和BE21、TE22和BE22等)的第二集合512，第二活性薄膜层通过一个或多个导电通孔(例如，层间通孔540、542)被互连到第一超材料层110。类似于在图1A至2D的上下文中所描述的，通过施加于第一集合510或第二集合515的一个或多个成对的顶部电极和底部电极120、122、520、522的电压可独立地改变活性层110、530的部分的电阻率状态(例如，HRS或LRS)。
如图5A所图示的，一些实施例进一步包括第一绝缘层115、第二绝缘层117、第三绝缘层515和第四绝缘层517，第一绝缘层115在第一集合510的底部电极120与第一活性层110之间，第二绝缘层115在在第一集合510的顶部电极122与第一活性层110之间，第三绝缘层515在第二集合512的底部电极520与第二活性层530之间，第四绝缘层517在第二集合512的顶部电极522与第二活性层530之间。
如图5A所图示的，针对一些实施例，第一集合和第二集合510、512的每个顶部电极和底部电极120、122、520、522位于单个行(例如，行210、215、550、555)中。
在一些这种实施例中，第一集合510的底部电极120位于第一绝缘层115中(例如，第一行215中)，第一集合510的顶部电极122位于第二绝缘层117中(例如，第二行210中)，第二集合512的底部电极520位于第三绝缘层515中(例如，第三行555中)，以及第二集合512的顶部电极522位于第四绝缘层517中(例如，第四行550中)。
如图5A所图示的，在一些实施例中，顶部电极122、522是不重叠的，并且底部电极120、520是不重叠的。然而，在其它实施例中，类似于图2A所示的，顶部电极分布在两个或多个行中，并且底部电极被分布在与第一活性层或第二活性层的主平面平行的两个或多个行中。在一些这种实施例中，类似于在图2A’的上下文中示出和讨论的，电极可以具有八边形、六边形或其它非直线形状。
如图5A所图示的，在一些实施例中，第一集合510的成对的顶部电极和底部电极122、120以及第二集合512的成对的顶部电极和底部电极522、520被彼此分离相同的距离244。在一些这种实施例中，第一和第二活性层110、530具有相同的厚度270、570(例如，在±1％内)。
在一些实施例中，第一集合510的成对的顶部电极和底部电极122、120以及第二集合512的成对的顶部电极和底部电极522、520分别在第一活性层110的顶部主表面220和底部主表面260上以及在第二活性层530的顶部主表面580和底部主表面582上形成二维阵列，诸如图3A所描绘的。设备100的这种实施例包括可重构单元的三维阵列。
如图5A所图示的，设备100的实施例可以包括接触第一活性层110或第二活性层530中的至少一个活性层的不同部分的接触电极125、127。在一些实施例中，如果这样配置，则电触点接触第一活性层110和第二活性层530或附加活性层中的一个层。
如图5A所图示的，顶部电极和底部电极中的每一个电极(第一集合510的顶部电极和底部电极122、120以及第二集合512的顶部电极和底部电极522、520)可以被连接到单独引线250。
如图5A所图示的，设备100可以包括通过电引线250被连接到顶部电极和底部电极中的每一个电极(第一集合510的顶部电极和底部电极122、120以及第二集合512的顶部电极和底部电极522、520)的电压源252，该电压源被配置为向成对的顶部电极和底部电极(成对的电极TE11至BE11、TE12至BE12…TE21至BE21、TE22至BE22...中的任何一个或多个)施加电压。
图5A示出了设备100，其中，不对第一和第二活性薄膜层中导致例如高电阻状态(HRS)的任何成对电极施加电压。
图5B呈现了示例电气设备的相同视图，其中电压(例如，UHRS-LHS)被施加于电极对的第一集合510的电极120、122(例如，TE11和BE11、TE12和BE12、TE14和BE14以及TE15和BE15)以及电极对的第二集合512的电极520、522(例如，TE23和BE23)，以将活性薄膜层110的对应部分(例如，分别为TE11与BE11、TE12和BE12、TE14和BE14以及TE15和BE15之间的部分)以及这些电极对之间的活性薄膜层530(例如，TE23与BE23之间的部分)从高电阻状态(HRS)重构为低电阻状态(LRS)。
图5C呈现了示例电气设备的相同视图，其示出了在低电阻状态下从第一接触层120(C1)到第二接触层127(C2)穿过活性薄膜层110、530的部分和层间通孔540、542的电流(“电流”)。
在电气设备的一些实施例中，活性薄膜层的部分可以被配置为晶体管结构。如本文公开的，在顶部电极和底部电极之间施加电压改变了单元的电阻率。在被配置为LRS区域的单元之间横向施加电压期间的类似效果可以被用于改变位于这些最近的LRS区域之间的单元的电阻率。图6A至图6C呈现了这种晶体管结构的示例。
图6A呈现了本公开的示例晶体管结构600的平面示意图，该晶体管结构600包括在诸如图1A至5C的上下文中讨论的离散的单独的顶部电极和底部电极对之间的设备100的活性薄膜层110的部分或单元，其中所有所选部分被配置为处于低电阻状态。
如所图示的，在一些实施例中，薄导电通道610的两侧可以被用作源极和漏极结构615、620，两个栅极625、630(例如，栅极1、栅极2)可以在距离635处垂直于薄导电通道610被定位，允许使用在栅极之间施加的电压以改变通道的电阻率。若干物理效应可以被用于例如改变薄导电通道的量子1D结构中的能级数目或者产生横向电阻切换效应的实现。
图6B呈现了示例晶体管结构600的相同视图，其中与晶体管结构600的源极和漏极结构615、620相对应的单元被配置为处于高电阻状态，并且电流(“电流”)从源极传递到漏极615、620。
图6C呈现了示例晶体管结构600的相同视图，其中与晶体管结构600的源极、漏极615、620以及第一和第二栅极结构625、630相对应的单元被配置为处于高电阻状态，在源极与漏极之间但是不在栅极结构之间的单元被配置为处于低电阻状态，以及在源极与漏极之间以及在栅极结构之间的单元被配置为中间电阻状态，该中间电阻状态在高电阻状态和低电阻状态之间的电阻率中间。
图7呈现了在电气上与图6A至6C所描绘的晶体管结构600等效的电路图，其中例如，针对源极和漏极之间的电压(USD)以及第一和第二栅极之间的电压(UG1-G2)，可以根据被选择来定义这些分量的单元的电阻状态来更改源极615(Rs)、漏极620(RD)、第一栅极625(RG1)和第二栅极(RG2)的电阻率。
电气设备的一些实施例包括可重构IC结构。在图8A至19中呈现了这种结构及其使用的示例。
图8A呈现了设备100的示例可重构集成电路800的平面俯视图，以及图8B呈现了图8A所描绘的设备100的电路800沿着图8A所示出的视线A-A的横截面图。图9呈现了图8B所描绘的设备100的电路800沿着图8B所示的视线B-B的平面俯视图。图10呈现了图8B所描绘的设备100的电路800沿着图8B所示的视线C-C的平面俯视图。图11呈现了图8B所描绘的设备100的电路800沿着图8B所示的视线D-D的平面俯视图。
如图8B所图示的，电路800可以包括绝缘衬底801和底部电极层802，如在图9中进一步示出的。电路800可以包括通过绝缘层803与底部电极层802分离的触点层804，如在图10中进一步示出的。电路800可以包括活性薄膜层806，如在图11中进一步示出的。底部电极层802可以通过绝缘层805与触点层4分离。顶部电极层808可以通过绝缘层807与活性薄膜层806分离。
如本文公开的，活性薄膜层806在施加在顶部电极与底部电极之间的电压的影响下具有可逆的电阻切换效应，以形成由被配置为具有低电阻状态的单元(例如，图1A中的单元130、132、134、136…)定义的示例IC布局的导电路径，如在图11中进一步示出的。
图12呈现了图11所示的电路800的相同平面俯视图，并且示出了已经被施加电压(例如，UHRS-LRS)以将薄膜的对应部分的电阻率从高电阻率状态局部地改变为低电阻率状态以定义示例IC布局的导电路径(包括电子导电通道809、810)的特定单元(该单元对应于活性薄膜层的部分)。。
图13呈现了如图12所示的相同电路800，示出了已经经由特定触点对(例如，a-a、b-b和c-c)被施加电压以在示例IC布局中实现逻辑函数c＝NOT(a OR b)的单元。
图14呈现了如图13所示的相同电路800，示出了已经向特定电极对施加电压(例如，ULRS-HRS)的单元以擦除示例IC布局的所选部分，例如，通过将活性薄膜层的所选单元从低电阻状态改变为高电阻状态以形成导电路径1410。
图15呈现了图14所示的电路800的相同平面俯视图，示出了先前已经被施加电压(例如，UHRS-LRS)剩余未擦除单元(例如，1510单元)以定义IC布局的导电路径1410的未擦除的原始部分。
图16呈现了图15所示的示例可重构集成电路800的相同平面俯视图，示出了已经被施加电压(例如，UHRS-LRS)的附加不同单元，该单元对应于活性薄膜层的不同部分，以将薄膜的对应部分的电阻率从高电阻率状态局部地改变为低电阻率状态以定义第二示例IC布局的不同导电路径。
图17呈现了图16所示的示例电路800的相同平面俯视图，示出了在重构以定义第二示例IC布局的不同导电路径1610之后的单元。
图18呈现了图16所示的示例电路800的相同平面俯视图，并且示出了经由特定触点对(例如，a-f、d-d和e-e)施加电压以在图16所示的不同的第二示例IC布局中实现逻辑函数e＝NOT d OR a AND d AND f的单元。
以下是具有可重构IC 800的电气控制和操作的示例实施例，诸如，在图12至18的上下文中公开的任何设备。
在图12的上下文中所公开的，可以通过在所选择的底部电极802和顶部电极808对之间施加电压(例如，UHRS-LRS TE-BE)来在活性薄膜层6中生成目标IC布局，以将层806的部分的电阻率从绝缘或HRS局部地改变为导电或LRS。这产生了导电路径，包括层806中的电子导电通道809、810。
因此，可以形成无源、有源和导电元件。应该注意的是，触点804和顶部电极808的数量可以是任意大的，这取决于目标IC布局的复杂性和布局被设计来执行的任务(例如，逻辑操作)。
例如，图13图示了使用图12所示的IC布局的逻辑函数c＝NOT(a OR b)的示例实施方式。在表1中示出了逻辑函数c＝NOT(a OR b)的真值表。
Figure BDA0002128678780000241
在触点a-a之间施加电压，可以控制电子导电通道809的电气属性，并且对应地控制触点c-c之间的电子导电通道的导电性。同样地，在触点b-b之间施加电压，可以控制电子导电通道810的一部分的电气属性，并且对应地控制触点c-c之间的电子导电通道809的导电性。因此，触点c-c之间的电压是取决于触点a-a之间的电压以及触点b-b之间的电压的逻辑函数。
改变IC布局以执行新任务可以在两个阶段中发生。继续参照图8B，图14图示了在活性薄膜层806中重构IC布局的第一阶段的方面，其中电压(例如，ULRS-HRS TE-BE)已经被施加在特定对的底部电极802和顶部电极808之间，以将层086的部分的电阻率从导电或LRS改变为绝缘或HRS，从而擦除图13所示的第一IC布局的特定部分。
继续参照图8B，图15图示了如在图14的上下文中所描述地实现IC布局在层806中的重构的第一阶段从而擦除了图13所示的第一IC布局的部分的结果的方面。
继续参照图8B，图16图示了通过在特定对的底部电极802和顶部电极808之间施加电压(例如，UHRS-LRS TE-BE)来在层806中重构IC布局，以将层806的部分的电阻率局部地改变为导电或LRS值，从而形成新的第二IC布局的特定附加部分的第二阶段的结果的各个方面。
图17图示了使用在图14至16的上下文中所描述的重构IC布局而产生的第二IC布局的逻辑函数e＝NOT(NOT a AND d)的实现的示例。在表2中示出了逻辑函数e＝NOT(NOT aAND d)的真值表。
Figure BDA0002128678780000251
如图18所图示的，如果在触点a和f上代替地应用相同信号，两个单独信号被应用于触点a和f，则图17所示的相同的第二IC布局可以可备选地实现逻辑函数e＝NOT d OR aAND d AND f。在表3中示出了逻辑函数e＝NOT d OR a AND d AND f的真值表。
Figure BDA0002128678780000252
图19呈现了类似于图11所描绘的示例可重构集成电路800的平面俯视图，该示例IC布局具有导电路径(例如，LRS区域)、绝缘区域(例如，HRS区域)、存储器单元、通孔和晶体管元件。基于本公开，相关领域的技术人员将了解这种布局可以如何被快速地重构为通孔和其它元件的不同布局。
图20呈现了在电学上与诸如图12至19所描绘的可重构IC的示例IC布局800等效的电路框图。
如通过这些示例所图示的，电气设备的可重构IC能够根据解决实时任务从一种配置变换为另一种配置。基于本公开，相关领域的技术人员将理解如何形成具有任何数量的不同类型的无源、有源和导电元件的IC布局以及多次改变逻辑元件及其互连的数量和类型。
尽管已经详细描述了本公开，但是本领域技术人员应该理解，他们可以在不脱离本公开的范围的情况下在本文中做出各种改变、替换和更改。

Claims (21)

1.一种电气设备，包括：
可重构集成电路，包括：
成对的顶部电极和底部电极，所述成对的顶部电极和底部电极通过活性层而被彼此分离，其中：
所述顶部电极被分布在与所述活性层的主平面表面平行的两个或更多行中，顶部电极的所述行中的每个行沿着垂直于所述主平面的维度与所述活性层具有不同的分离距离，
所述底部电极被分布在与所述活性层的主平面平行的两个或更多行中，底部电极的所述行中的每个行沿着垂直于所述主平面的所述维度与所述活性层具有不同的分离距离，并且
所述活性层的部分的电阻率状态能够由被施加于所述成对的顶部电极和底部电极中的一对或多对顶部电极和底部电极的电压独立地改变。
2.根据权利要求1所述的设备，其中：
顶部电极的所述行中的所述顶部电极的相邻的多个顶部电极的边缘在垂直于所述主平面的所述维度上重叠，并且
底部电极的所述行中的所述底部电极的相邻的多个底部电极的边缘在垂直于所述主平面的所述维度上重叠。
3.根据权利要求1所述的设备，其中所述顶部电极和所述底部电极在与其相应行平行的平面中具有类似的形状。
4.根据权利要求1所述的设备，其中所述顶部电极和所述底部电极在与其相应行平行的平面中具有八边形形状。
5.根据权利要求1所述的设备，进一步包括第一绝缘层和第二绝缘层，所述第一绝缘层在所述底部电极与所述活性层之间，所述第二绝缘层在所述顶部电极与所述活性层之间。
6.根据权利要求5所述的设备，其中所述顶部电极的第一行位于所述第二绝缘层上以及所述顶部电极的第二行位于所述第二绝缘层中，并且所述底部电极的第一行位于所述第一绝缘层中以及所述底部电极的第二行位于所述第一绝缘层上。
7.根据权利要求1所述的设备，其中所述成对的顶部电极和底部电极中的至少一些成对的顶部电极和底部电极被彼此分离相同的距离。
8.根据权利要求6所述的设备，其中所述成对的顶部电极和底部电极包括所述第二行的所述顶部电极和所述第二行的所述底部电极以及所述第一行的所述顶部电极和所述第一行的所述底部电极。
9.根据权利要求1所述的设备，分别地，所述成对的顶部电极在所述活性层的顶部主表面上形成二维阵列，并且所述成对的底部电极在所述活性层的底部主表面上形成二维阵列。
10.根据权利要求1所述的设备，进一步包括所述活性层的不同部分上的接触电极。
11.根据权利要求1所述的设备，其中所述顶部电极和所述底部电极中的每个电极被连接到相应的电引线。
12.根据权利要求1所述的设备，进一步包括电压源，所述电压源通过电引线被连接到所述成对的顶部电极和底部电极，所述电压源被配置为将所述电压施加于所述成对的顶部电极和底部电极。
13.根据权利要求1至11中任一项所述的设备，其中通过活性层而被彼此分离的所述成对的顶部电极和底部电极是通过第一活性层而被分离的成对的顶部电极和底部电极的第一集合；以及
所述可重构集成电路还包括：
成对的顶部电极和底部电极的第二集合，所述第二集合的所述成对的顶部电极和底部电极通过第二活性层而被分离；以及
一个或多个通孔，所述一个或多个通孔将所述第一活性层的部分连接到所述第二活性层的部分，其中
所述活性层的一部分的电阻率状态能够独立于所述活性层的另一部分的电阻率状态、由被施加于与所述第一集合或所述第二集合的所述活性层的所述部分相对应的成对的顶部电极和底部电极的电压改变。
14.根据权利要求13所述的设备，进一步包括第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层，所述第一绝缘层在所述第一集合的所述底部电极与所述第一活性层之间，所述第二绝缘层在所述第一集合的所述顶部电极与所述第一活性层之间，所述第三绝缘层在所述第二集合的所述底部电极与所述第二活性层之间，所述第四绝缘层在所述第二集合的所述顶部电极与所述第二活性层之间。
15.根据权利要求13所述的设备，其中所述第一集合和所述第二集合的所述顶部电极和所述底部电极中的每个电极位于单个行中。
16.根据权利要求15所述的设备，其中所述第一集合的所述底部电极位于第一绝缘层上，所述第一集合的所述顶部电极位于第二绝缘层上，所述第二集合的所述底部电极位于第三绝缘层上，并且所述第二集合的所述顶部电极位于第四绝缘层上。
17.根据权利要求13所述的设备，其中所述第一集合的所述成对的顶部电极和底部电极以及所述第二集合的所述成对的顶部电极和底部电极被彼此分离相同的距离。
18.根据权利要求15所述的设备，所述第一集合的所述顶部电极在所述第一活性层的顶部主表面上形成二维阵列以及所述第一集合的所述底部电极在所述第一活性层的底部主表面上形成二维阵列，并且所述第二集合的所述顶部电极在所述第二活性层的所述顶部主表面上形成二维阵列以及所述第二集合的所述底部电极在所述第二活性层的所述底部主表面上形成二维阵列。
19.根据权利要求13所述的设备，进一步包括所述第一活性层或所述第二活性层中的至少一个活性层的不同部分上的接触电极。
20.根据权利要求13所述的设备，其中所述顶部电极和所述底部电极中的每个电极被连接到相应的电引线。
21.根据权利要求13所述的设备，进一步包括电压源，所述电压源通过电引线被连接到所述成对的顶部电极和底部电极，所述电压源被配置为将所述电压施加于所述成对的顶部电极和底部电极。
CN201780083404.3A 2016-12-09 2017-12-08 可重构集成电路和操作原理 Active CN110192277B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662432345P 2016-12-09 2016-12-09
US62/432,345 2016-12-09
PCT/US2017/065426 WO2018107101A1 (en) 2016-12-09 2017-12-08 Reconfigurable integrated circuit and operating principle

Publications (2)

Publication Number Publication Date
CN110192277A CN110192277A (zh) 2019-08-30
CN110192277B true CN110192277B (zh) 2023-05-02

Family

ID=62491441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780083404.3A Active CN110192277B (zh) 2016-12-09 2017-12-08 可重构集成电路和操作原理

Country Status (4)

Country Link
US (1) US11580285B2 (zh)
EP (1) EP3549167B1 (zh)
CN (1) CN110192277B (zh)
WO (1) WO2018107101A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11580285B2 (en) 2016-12-09 2023-02-14 Nokia Of America Corporation Reconfigurable integrated circuit and operating principle
CN110178310A (zh) 2016-12-09 2019-08-27 诺基亚美国公司 针对可重构集成电路的控制系统
EP3618117B1 (en) 2018-08-30 2022-05-11 Nokia Solutions and Networks Oy Apparatus comprising a first and second layer of conductive material and methods of manufacturing and operating such apparatus

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4972470A (en) 1987-08-06 1990-11-20 Steven Farago Programmable connector
US5051804A (en) * 1989-12-01 1991-09-24 The United States Of America As Represented By The United States Department Of Energy Photodetector having high speed and sensitivity
US5668419A (en) 1995-06-30 1997-09-16 Canon Information Systems, Inc. Reconfigurable connector
US6531371B2 (en) 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
US20040197947A1 (en) 2003-04-07 2004-10-07 Fricke Peter J. Memory-cell filament electrodes and methods
US9218901B2 (en) 2004-01-13 2015-12-22 Board Of Regents, University Of Houston Two terminal multi-layer thin film resistance switching device with a diffusion barrier and methods thereof
US7684227B2 (en) * 2007-05-31 2010-03-23 Micron Technology, Inc. Resistive memory architectures with multiple memory cells per access device
EP2311094B1 (en) 2008-07-31 2014-01-01 Hewlett-Packard Development Company, L.P. Multi-layer reconfigurable switches
US8530880B2 (en) * 2009-07-27 2013-09-10 Hewlett-Packard Development Company, L.P. Reconfigurable multilayer circuit
JP2011204744A (ja) 2010-03-24 2011-10-13 Toshiba Corp 半導体記憶装置
US7902857B1 (en) 2010-04-08 2011-03-08 The United States Of America As Represented By The Secretary Of The Air Force Reconfigurable electronic circuit
US8847191B1 (en) 2012-03-27 2014-09-30 Adesto Technologies Corporation Programmable impedance memory elements, methods of manufacture, and memory devices containing the same
US9159700B2 (en) * 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
KR20150043759A (ko) 2013-10-15 2015-04-23 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그의 제조방법
WO2015164640A1 (en) 2014-04-23 2015-10-29 University Of Connecticut Reconfigurable phase change device
WO2015167438A1 (en) 2014-04-28 2015-11-05 Hewlett-Packard Development Company, L.P. Multimodal memristor memory
US10490374B2 (en) * 2014-09-12 2019-11-26 Northrop Grumman Systems Corporation Phase-change material distributed switch systems
US9473144B1 (en) 2014-11-25 2016-10-18 Cypress Semiconductor Corporation Integrated circuit device with programmable analog subsystem
US11580285B2 (en) 2016-12-09 2023-02-14 Nokia Of America Corporation Reconfigurable integrated circuit and operating principle
CN110178310A (zh) 2016-12-09 2019-08-27 诺基亚美国公司 针对可重构集成电路的控制系统

Also Published As

Publication number Publication date
CN110192277A (zh) 2019-08-30
US20200226314A1 (en) 2020-07-16
EP3549167A1 (en) 2019-10-09
EP3549167B1 (en) 2022-10-19
EP3549167A4 (en) 2020-08-19
US11580285B2 (en) 2023-02-14
WO2018107101A1 (en) 2018-06-14

Similar Documents

Publication Publication Date Title
CN102449698B (zh) 具有垂直位线和双全局位线架构的可重编程非易失性存储器元件的三维阵列
US9608043B2 (en) Method of operating memory array having divided apart bit lines and partially divided bit line selector switches
KR102074942B1 (ko) 비휘발성 메모리 트랜지스터 및 이를 포함하는 소자
KR101424138B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US9437658B2 (en) Fully isolated selector for memory device
CN110192277B (zh) 可重构集成电路和操作原理
US20080211540A1 (en) Programmable anti-fuse based on, e.g., zncds memory devices for fpga and other applications
KR101593509B1 (ko) 이종 접합 산화물을 기반으로 하는 멤리스티브 요소
US8183554B2 (en) Symmetrical programmable memresistor crossbar structure
KR20090109804A (ko) 비휘발성 메모리 소자 및 그 제조 방법
WO2013101499A2 (en) Low forming voltage non-volatile storage device
CN102449701A (zh) 具有垂直位线的可重编程非易失性存储器元件的三维阵列
US9293200B2 (en) Multilayer memory array
JP2006120702A (ja) 可変抵抗素子および半導体装置
US10686445B2 (en) Control system for a reconfigurable integrated circuit
US20190043579A1 (en) Reconfigurable Phase Change Device
WO2015017281A1 (en) Shared-gate vertical-tft for vertical bit line array
US20090256133A1 (en) Multiple layer resistive memory
EP3267502B1 (en) Memory cell with parallel resistive memory elements
US9184217B2 (en) Memory device
CN112993154A (zh) 包括可变电阻元件的半导体器件
US8837196B2 (en) Single layer complementary memory cell
US8803121B2 (en) Resistive memory element and related control method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant