CN110187733A - 能消除厄尔利现象的低压差线性稳压器 - Google Patents

Abstract

本发明涉及一种低压差性稳压器，尤其是一种能消除厄尔利现象的低压差线性稳压器，其包括低压差线性稳压器本体；还包括与低压差线性稳压器本体适配连接的负载电流产生电路；负载电流产生电路在检测到低压差线性稳压器本体产生厄尔利现象时，负载电流产生电路能产生与低压差线性稳压器本体适配的负载电流，通过所述负载电流与低压差线性稳压器本体配合，能消除所述低压差线性稳压器本体的厄尔利现象；当负载电流产生电路检测得到低压差线性稳压器本体的厄尔利现象消除时，负载电流产生电路停止负载电流的输出。本发明能有效消除厄尔利现象，且能满足低功耗的需求，安全可靠。

Description

能消除厄尔利现象的低压差线性稳压器

技术领域

本发明涉及一种低压差线性稳压器，尤其是一种能消除厄尔利现象的低压差线性稳压器，属于低压侧线性稳压器的技术领域。

背景技术

如图1所示，为现有低压差线性稳压器(LDO)的电路原理图，模基准电源能产生基准电压Vref，M1为PMOS功率管，电阻R1、电阻R2为分压电阻，CAP为负载电容，AMP为LDO的运算放大器，Vout为LDO的输出；VDD为LDO的电源，C1为补偿电容。

低压差线性稳压器的厄尔利现象，具体是指，无负载时，当温度到达一定程度后，低压差线性稳压器的Vout会随温度的升高而持续变大，但是当有一定的负载后，低压差线性稳压器Vout的上升会消失。对于低压差线性稳压器而言，当Vout会随温度的升高而持续变大的时候，它已经达不到稳压的作用了。

具体地，厄尔利现象具体来说即是没有大电流流过PMOS管M1时，温度上升会引起PMOS管M1变化；从LDO整体角度看，即是低压差线性稳压器的Vout会随温度的升高而持续变大。当低压差线性稳压器的Vout变大时，反馈电压Vfb增加，通过运算放大器AMP可以使输出电压变高，但是运算放大器AMP输出电压的变高程度不足以改变温度对PMOS管M1的影响，所以还会使得压差线性稳压器的Vout持续增加。

目前，对于低压差线性稳压器中厄尔利现象的消除主要采用下述方式，具体地：

1)、增大PMOS管M1的L(长度)；这样是虽然能有效的抑制厄尔利现象的发生，但是会另外的一些问题。比如：L增大，在相同W(宽度)的情况下，驱动能力会明显减弱；L增大，PMOS管M1的寄生电容也会增大，这样也会影响LDO的瞬态响应速度。

2)、减小电阻R1、电阻R2的阻值，减小电阻R1、电阻R2阻值，增加流过PMOS管M1的电流，当温度上升后，也能消除厄尔利现象的发生。一般情况下，为了降低芯片整体的功耗，电阻R1和电阻R2的阻值都是比较大的，减小电阻R1和电阻R2的阻值，势必增加了整体芯片的功耗。

因此，对于低压差线性稳压器，现有的技术手段存在无法有效消除厄尔利现象，或无法在消除厄尔利现象的情况下满足对于低功耗的要求。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种能消除厄尔利现象的低压差线性稳压器，其能有效消除厄尔利现象，且能满足低功耗的需求，安全可靠。

按照本发明提供的技术方案，所述能消除厄尔利现象的低压差线性稳压器，包括低压差线性稳压器本体；还包括与低压差线性稳压器本体适配连接的负载电流产生电路；负载电流产生电路在检测到低压差线性稳压器本体产生厄尔利现象时，负载电流产生电路能产生与低压差线性稳压器本体适配的负载电流，通过所述负载电流与低压差线性稳压器本体配合，能消除所述低压差线性稳压器本体的厄尔利现象；当负载电流产生电路检测得到低压差线性稳压器本体的厄尔利现象消除时，负载电流产生电路停止负载电流的输出。

所述低压差线性稳压器本体包括基准电源，所述基准电源产生的基准电压Vref能加载到运算放大器AMP的反相端，运算放大器AMP的输出端与PMOS管M1的栅极端连接，PMOS管M1的源极端与电源VDD以及运算放大器AMP的正电源端连接；PMOS管M1的漏电极与补偿电容C1的一端、电阻R1的一端以及负载电容CAP的一端连接，电阻R1的另一端与运算放大器AMP的同相端、补偿电容C1的另一端以及电阻R2的另一端连接，电阻R2的另一端、负载电容CAP的另一端以及运算放大器AMP的负电源端均接地，且PMOS管M1的漏极端与负载电容CAP的一端、补偿电容C1的一端以及电阻R1的一端相互连接后能形成输出端Vout。

所述负载电流产生电路包括开关管M2、与所述开关管M2连接的镜像电流源以及与所述开关管M2连接的稳定保护模块，所述镜像电流源包括NMOS管M3以及NMOS管M4，NMOS管M4的漏极端与NMOS管M4的栅极端以及NMOS管M3的栅极端连接，NMOS管M4的源极端、NMOS管M3的源极端均接地，NMOS管M4的漏极端还接收基准电压输出的基准电流Iref，NMOS管M3的漏极端与开关管M2的第一端连接，开关管M2的第二端通过稳定保护模块与低压差线性稳压器本体的输出端Vout连接，开关管M2的控制端与迟滞比较器连接；

所述迟滞比较器能对基准电压Vref以及反馈电压Vfb比较，并根据基准电压Vref与反馈电压Vfb输出控制开关管管M2开关状态的开关控制信号VSW，开关管M2导通时，通过镜像电流源产生能流过稳定保护模块、开关管M2以及NMOS管M3的负载电流nIref，通过所述负载电流nIref能增大流过PMOS管M1的电流值，从而能消除所述低压差线性稳压器本体的厄尔利现象；所述反馈电压Vfb为输入到运算放大器AMP同相端的电压。

所述开关管M2为NMOS管，稳定保护模块包括电阻R3，开关管M2的栅电极与迟滞比较器的输出端连接，开关管M2的源极端与NMOS管M3的漏极端连接，开关管M2的漏极端与电阻R3的一端连接，电阻R3的另一端与低压差线性稳压器本体的输出端Vout连接。

所述开关管M2为NMOS管，稳定保护模块包括NMOS管M13，开关管M2的栅电极与迟滞比较器的输出端连接，开关管M2的源极端与NMOS管M3的漏极端连接，开关管M2的漏极端与NMOS管M13的源极端连接，NMOS管M13的栅极端以及NMOS管M13的漏极端均与低压差线性稳压器本体的输出端Vout连接。

所述开关管M2为NMOS管，稳定保护模块包括PMOS管M14，开关管M2的栅电极与迟滞比较器的输出端连接，开关管M2的源极端与NMOS管M3的漏极端连接，开关管M2的漏极端与PMOS管M14的栅极端以及PMOS管M14的漏极端连接，PMOS管M14的源极端与低压差线性稳压器本体的输出端Vout连接。

所述迟滞比较器包括PMOS管M7、PMOS管M8以及PMOS管M9，所述PMOS管M7的源极端、PMOS管M8的源极端以及PMOS管M9的源极端均与电源VDD连接，PMOS管M7的栅极端与PMOS管M7的漏极端、NMOS管M5的漏极端以及PMOS管M8的栅极端连接，PMOS管M8的漏极端与NMOS管M6的漏极端以及PMOS管M9的栅极端连接；

NMOS管M5的栅极端接收基准电源输出的基准电压Vref，NMOS管M6的栅极端接收反馈电压Vfb，NMOS管M5的源极端、NMOS管M6的源极端均与NMOS管M11的漏极端连接，PMOS管M9的漏极端与第一反相器INV1的输入端以及NMOS管M12的漏极端连接，NMOS管M12的源极端接地，NMOS管M12的栅极端与NMOS管M10的栅极端、NMOS管M10的漏极端以及NMOS管M11的栅极端连接，NMOS管M10的源极端以及NMOS管M11的源极端均接地，NMOS管M10的漏极端与基准电源输出的电压VbnA连接，第一反相器INV1的输出端与第二反相器INV2的输入端连接，第二反相器INV2的输出端与开关管M2的控制端连接。

本发明的优点：负载电流产生电路在检测到低压差线性稳压器本体产生厄尔利现象时，负载电流产生电路能产生与低压差线性稳压器本体适配的负载电流，通过所述负载电流与低压差线性稳压器本体配合，能消除所述低压差线性稳压器本体的厄尔利现象；当负载电流产生电路检测得到低压差线性稳压器本体的厄尔利现象消除时，负载电流产生电路停止负载电流的输出。

在消除厄尔利现象过程中，不用减少电阻R1、电阻R2的电阻值，在增加负载电流产生电路后，不会增加整个低压差线性稳压器的功耗，能满足低功耗的需求，安全可靠。

附图说明

图1为现有低压差线性稳压器本体的电路原理图。

图2为本发明低压差线性稳压器第一种实施情况的电路原理图。

图3为本发明低压差线性稳压器第二种实施情况的电路原理图。

图4为本发明低压差线性稳压器第三种实施情况的电路原理图。

图5为本发明迟滞比较器的电路原理图。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图2所示：为了能有效消除厄尔利现象，且能满足低功耗的需求，本发明包括低压差线性稳压器本体；还包括与低压差线性稳压器本体适配连接的负载电流产生电路；负载电流产生电路在检测到低压差线性稳压器本体产生厄尔利现象时，负载电流产生电路能产生与低压差线性稳压器本体适配的负载电流，通过所述负载电流与低压差线性稳压器本体配合，能消除所述低压差线性稳压器本体的厄尔利现象；当负载电流产生电路检测得到低压差线性稳压器本体的厄尔利现象消除时，负载电流产生电路停止负载电流的输出。

具体地，低压差线性稳压器本体可以采用现有常用的低压差线性稳压器的电路形式，通过负载电流产生电路与低压差线性稳压器本体连接配合，即负载电流产生电路与低压差线性稳压器本体的输出端Vout连接，当然，负载电流产生电路还需要与低压差线性稳压器本体内的基准电源连接配合。

由背景技术的说明可知，对于低压差线性稳压器本体，当有负载后，低压差线性稳压器本体的输出电压随温度升高而持续的变大的情况就会消失，即能消除低压差线性稳压器本体的厄尔利现象。因此，本发明实施例中，负载电流产生电路在检测到低压差线性稳压器本体产生厄尔利现象时，负载电流产生电路能产生与低压差线性稳压器本体适配的负载电流，通过所述负载电流与低压差线性稳压器本体配合，能消除所述低压差线性稳压器本体的厄尔利现象；当负载电流产生电路检测得到低压差线性稳压器本体的厄尔利现象消除时，负载电流产生电路停止负载电流的输出。即当低压差线性稳压器本体产生厄尔利现象时，负载电流产生电路产生一个负载电流，负载电流产生电路产生的负载电流能作为低压差线性稳压器本体的负载，从而能消除低压差线性稳压器本体的厄尔利现象。而当低压差线性稳压器未发生厄尔利现象时，负载电流产生电路停止负载电流的输出，此时，低压差线性稳压器本体处于无负载的工作情况，不会影响低压差线性稳压器本体的正常工作，也不会增加低压差线性稳压器本体的功耗。本发明实施例中，通过负载电流产生电路产生的负载电流大小可根据实际需要进行确定，一般地，对于同一个低压差线性稳压器本体，负载电流越大越好，负载电流可以为nA级别或μA级别，以能消除厄尔利现象且不影响低压差线性稳压器本体的工作为准，此处不再赘述。

进一步地，所述低压差线性稳压器本体包括基准电源，所述基准电源产生的基准电压Vref能加载到运算放大器AMP的反相端，运算放大器AMP的输出端与PMOS管M1的栅极端连接，PMOS管M1的源极端与电源VDD以及运算放大器AMP的正电源端连接；PMOS管M1的漏电极与补偿电容C1的一端、电阻R1的一端以及负载电容CAP的一端连接，电阻R1的另一端与运算放大器AMP的同相端、补偿电容C1的另一端以及电阻R2的另一端连接，电阻R2的另一端、负载电容CAP的另一端以及运算放大器AMP的负电源端均接地，且PMOS管M1的漏极端与负载电容CAP的一端、补偿电容C1的一端以及电阻R1的一端相互连接后能形成输出端Vout。

本发明实施例中，基准电源可以采用现有常用的电路形式，基准电源能产生基准电压Vref，运算放大器AMP可以采用现有常用的放大器形式，运算放大器AMP的反相端与基准电源的一输出端连接，从而能接收基准电源产生的基准电压Vref，电源VDD能提供运算放大器AMP工作所需的电压，低压差线性稳压器本体的具体工作过程与现有相同，具体为本技术领域人员所熟知，此处不再赘述。

进一步地，所述负载电流产生电路包括开关管M2、与所述开关管M2连接的镜像电流源以及与所述开关管M2连接的稳定保护模块，所述镜像电流源包括NMOS管M3以及NMOS管M4，NMOS管M4的漏极端与NMOS管M4的栅极端以及NMOS管M3的栅极端连接，NMOS管M4的源极端、NMOS管M3的源极端均接地，NMOS管M4的漏极端还接收基准电压输出的基准电流Iref，NMOS管M3的漏极端与开关管M2的第一端连接，开关管M2的第二端通过稳定保护模块与低压差线性稳压器本体的输出端Vout连接，开关管M2的控制端与迟滞比较器连接；

所述迟滞比较器能对基准电压Vref以及反馈电压Vfb比较，并根据基准电压Vref与反馈电压Vfb输出控制开关管管M2开关状态的开关控制信号VSW，开关管M2导通时，通过镜像电流源产生能流过稳定保护模块、开关管M2以及NMOS管M3的负载电流nIref，通过所述负载电流nIref能增大流过PMOS管M1的电流值，从而能消除所述低压差线性稳压器本体的厄尔利现象；所述反馈电压Vfb为输入到运算放大器AMP同相端的电压。

本发明实施例中，基准电源除了能产生基准电压Vref，还能产生基准电流Iref，基准电源具具体产生基准电压Vref、基准电流Iref的过程为本技术领域人员所熟知，此处不再赘述。NMOS管M3、NMOS管M4构成镜像电流源，当基准电流Iref流过NMOS管M4时，能在NMOS管M3上产生nIref的负载电流。

由上述说明可知，对于低压差线性稳压器本体，当流过PMOS管M1相应的大电流时，也能消除低压差线性稳压器本体的厄尔利现象，或能避免低压差线性稳压器本体产生厄尔利现象。本发明实施例中，当开关管M2导通时，则通过稳定保护模块、开关管M2以及NMOS管M3形成到地的负载电流nIref流通的闭合回路，从而负载电流nIref能作为低压差线性稳压器本体的负载，即能通过所述负载电流nIref能增大流过PMOS管M1的电流值，由上述说明可知，即在不需要减小电阻R1、电阻R2的情况下，通过负载电流nIref能实现增大流过PMOS管M1的电流，从而能消除所述低压差线性稳压器本体的厄尔利现象，同时不会增加低压差线性稳压器本体的功耗。当低压差线性稳压器本体未发生厄尔利现象时，开关管M2关断，负载电流产生电路内未有负载电流nIref的流通回路，即不会影响流过PMOS管M1的电流，低压差线性稳压器本体处于正常的工作状态。

具体地，Iref/nIref＝M4(W/L)/M3(W/L)，Iref和nIref的比值就是NMOS管M4和NMOS管M3两个NMOS管的宽长比的比值，从而选择不同的NMOS管M4、NMOS管M3时，能得到不同的负载电流nIref，具体为选择过程以满足实际需要为准，具体为本技术领域人员所熟知，此处不再详述。

对于相同大小的PMOS管M1，负载电流nIref(可以到μA级别，也可以是mA级别)越大效果就越好。对于不同大小的PMOS管M1来说，要达到相同的效果就需要不同大小的负载电流nIref，具体负载电流的nIref的大小选择可以需要进行，以不会破坏PMOS管M1的工作状态且能实现消除厄尔利现象为准。

如图2所示，所述开关管M2为NMOS管，稳定保护模块包括电阻R3，开关管M2的栅电极与迟滞比较器的输出端连接，开关管M2的源极端与NMOS管M3的漏极端连接，开关管M2的漏极端与电阻R3的一端连接，电阻R3的另一端与低压差线性稳压器本体的输出端Vout连接。

本发明实施例中，开关管M2导通时，通过电阻R3、开关管M2以及NMOS管M3能形成到地的负载电流nIref流通的闭合回路，根据PMOS管M1与电阻R3之间的连接状态，负载电流nIref流过电阻R3时，能增加流过PMOS管M1的电流，从而能消除所述低压差线性稳压器本体的厄尔利现象。当开关管M2关断时，负载电流nIref无法在电阻R3、开关管M2以及NMOS管M3上流通，即流过PMOS管M1的电流不受负载电流nIref的影响，从而不会影响低压差线性稳压器本体的输出。

如图3所示，所述开关管M2为NMOS管，稳定保护模块包括NMOS管M13，开关管M2的栅电极与迟滞比较器的输出端连接，开关管M2的源极端与NMOS管M3的漏极端连接，开关管M2的漏极端与NMOS管M13的源极端连接，NMOS管M13的栅极端以及NMOS管M13的漏极端均与低压差线性稳压器本体的输出端Vout连接。

本发明实施例中，开关管M2导通时，通过NMOS管M13、开关管M2以及NMOS管M3能形成到地的负载电流nIref流通的闭合回路，根据PMOS管M1与NMOS管M13之间的连接状态，负载电流nIref流过NMOS管M13时，能增加流过PMOS管M1的电流，从而能消除所述低压差线性稳压器本体的厄尔利现象。当开关管M2关断时，负载电流nIref无法在NMOS管M13、开关管M2以及NMOS管M3上流通，即流过PMOS管M1的电流不受负载电流nIref的影响，从而不会影响低压差线性稳压器本体的输出

如图4所示，所述开关管M2为NMOS管，稳定保护模块包括PMOS管M14，开关管M2的栅电极与迟滞比较器的输出端连接，开关管M2的源极端与NMOS管M3的漏极端连接，开关管M2的漏极端与PMOS管M14的栅极端以及PMOS管M14的漏极端连接，PMOS管M14的源极端与低压差线性稳压器本体的输出端Vout连接。

本发明实施例中，开关管M2导通时，通过PMOS管M14、开关管M2以及NMOS管M3能形成到地的负载电流nIref流通的闭合回路，根据PMOS管M1与PMOS管M14之间的连接状态，负载电流nIref流过PMOS管M14时，能增加流过PMOS管M1的电流，从而能消除所述低压差线性稳压器本体的厄尔利现象。当开关管M2关断时，负载电流nIref无法在PMOS管M14、开关管M2以及NMOS管M3上流通，即流过PMOS管M1的电流不受负载电流nIref的影响，从而不会影响低压差线性稳压器本体的输出。

当然，在具体实施时，开关管M2、稳定保护模块还可以采用其他的形式，只要能实现上述工作目的均可，此处不再一一列举。具体实施时，基准电流Iref为nA级别的电流，基准电流Iref较小，对整个低压差线性稳压器的功耗影响不大，负载电流nIref可以是μA级别的电流，正常情况下，由于开关管M2处于关断状态，负载电流nIref无法在稳定保护模块、开关管M2以及NMOS管M3上流通，当发生厄尔利现象时，负载电流nIref能流过稳定保护模块、开关管M2以及NMOS管M3，实现增加PMOS管M1流通电流的目的，实现消除低压差线性稳压器本体的厄尔利现象，即工作时，未发生厄尔利现象时，负载电流产生电路不会影响低压差线性稳压器本体的正常工作，也不会增加功耗；当发生厄尔利现象时，负载电流产生电路能作为低压差线性稳压器本体的负载，能实现厄尔利现象的消除。

如图5所示，所述迟滞比较器包括PMOS管M7、PMOS管M8以及PMOS管M9，所述PMOS管M7的源极端、PMOS管M8的源极端以及PMOS管M9的源极端均与电源VDD连接，PMOS管M7的栅极端与PMOS管M7的漏极端、NMOS管M5的漏极端以及PMOS管M8的栅极端连接，PMOS管M8的漏极端与NMOS管M6的漏极端以及PMOS管M9的栅极端连接；

NMOS管M5的栅极端接收基准电源输出的基准电压Vref，NMOS管M6的栅极端接收反馈电压Vfb，NMOS管M5的源极端、NMOS管M6的源极端均与NMOS管M11的漏极端连接，PMOS管M9的漏极端与第一反相器INV1的输入端以及NMOS管M12的漏极端连接，NMOS管M12的源极端接地，NMOS管M12的栅极端与NMOS管M10的栅极端、NMOS管M10的漏极端以及NMOS管M11的栅极端连接，NMOS管M10的源极端以及NMOS管M11的源极端均接地，NMOS管M10的漏极端与基准电源输出的电压VbnA连接，第一反相器INV1的输出端与第二反相器INV2的输入端连接，第二反相器INV2的输出端与开关管M2的控制端连接。

本发明实施例中，电阻R1、电阻R2能对输出端Vout输出的电压进行分压，反馈电压Vfb即为输入到到运算放大器AMP的反相端的电压。通过第一反相器INV1、第二反相器INV2配合，能能使得迟滞比较器输出的电压波形精准，提高控制开关管M2开关状态的精度。

NMOS管M5与NMOS管M6构成差分输入，由于NMOS管M5与NMOS管M6的M*W/L不同，且开关管M2选择为NMOS管时，正常情况下，Vfb＝Vref,通过第二反相器INV2输出的开关控制信号VSW为低电平。发生厄尔利现象时，反馈电压Vfb随着低压差线性稳压器本体的输出端Vout输出电压的增大而增大，当Vfb-Vlag>Vref(Vlag是由于NMOS管M5和NMOS管M6的宽长比不同而产生的迟滞电压，具体迟滞电压的确定，以及NMOS管M5、NOMS管M6的参数确定为本技术领域人员所熟知，此处不再赘述。)后，开关控制信号VSW由低电平转换成高电平，当开关控制信号VSW为高电平时，能使得开关管M2导通。

由上述说明可知，基准电源产生的基准电压Vref、迟滞电压Vlag在工作时一般稳定不变，反馈电压Vfb跟随低压差线性稳压器本体的输出端Vout的电压变化，在产生厄尔利现象时，低压差线性稳压器本体输出端Vout的输出端电压升高，即反馈电压Vfb会增大，当Vfb-Vlag>Vref时，开关控制信号VSW为高电平，控制开关管M2导通，通过所述负载电流nIref能通过稳定保护模块、开关管M2以及NMOS管M3流向地，根据稳定保护模块与PMOS管M1的配合，能增大通过PMOS管M1的电流，从而能消除所述低压差线性稳压器本体的厄尔利现象。

当厄尔利现象消除时，则反馈电压Vfb不会增加，则Vfb-Vlag＜Vref，开关控制信号VSW保持低电平，开关管M2保持断开状态，负载电流产生电路无法产生作为低压差线性稳压器本体负载的负载电流nIref，从而不会影响低压差线性稳压器本体的正常输出，即不会影响整个低压差线性稳压器的正常工作状态。由上述说明可知，由于厄尔利现象导致反馈电压Vfb增加时，反馈电压Vfb的增加的程度不足以影响运算放大器AMP的输出以及PMOS管M1的开关状态。

Claims (7)

1.一种能消除厄尔利现象的低压差线性稳压器，包括低压差线性稳压器本体；其特征是，还包括与低压差线性稳压器本体适配连接的负载电流产生电路；负载电流产生电路在检测到低压差线性稳压器本体产生厄尔利现象时，负载电流产生电路能产生与低压差线性稳压器本体适配的负载电流，通过所述负载电流与低压差线性稳压器本体配合，能消除所述低压差线性稳压器本体的厄尔利现象；当负载电流产生电路检测得到低压差线性稳压器本体的厄尔利现象消除时，负载电流产生电路停止负载电流的输出。

2.根据权利要求1所述的能消除厄尔利现象的低压差线性稳压器，其特征是：所述低压差线性稳压器本体包括基准电源，所述基准电源产生的基准电压Vref能加载到运算放大器AMP的反相端，运算放大器AMP的输出端与PMOS管M1的栅极端连接，PMOS管M1的源极端与电源VDD以及运算放大器AMP的正电源端连接；PMOS管M1的漏电极与补偿电容C1的一端、电阻R1的一端以及负载电容CAP的一端连接，电阻R1的另一端与运算放大器AMP的同相端、补偿电容C1的另一端以及电阻R2的另一端连接，电阻R2的另一端、负载电容CAP的另一端以及运算放大器AMP的负电源端均接地，且PMOS管M1的漏极端与负载电容CAP的一端、补偿电容C1的一端以及电阻R1的一端相互连接后能形成输出端Vout。

3.根据权利要求2所述的能消除厄尔利现象的低压差线性稳压器，其特征是：所述负载电流产生电路包括开关管M2、与所述开关管M2连接的镜像电流源以及与所述开关管M2连接的稳定保护模块，所述镜像电流源包括NMOS管M3以及NMOS管M4，NMOS管M4的漏极端与NMOS管M4的栅极端以及NMOS管M3的栅极端连接，NMOS管M4的源极端、NMOS管M3的源极端均接地，NMOS管M4的漏极端还接收基准电压输出的基准电流Iref，NMOS管M3的漏极端与开关管M2的第一端连接，开关管M2的第二端通过稳定保护模块与低压差线性稳压器本体的输出端Vout连接，开关管M2的控制端与迟滞比较器连接；

所述迟滞比较器能对基准电压Vref以及反馈电压Vfb比较，并根据基准电压Vref与反馈电压Vfb输出控制开关管管M2开关状态的开关控制信号VSW，开关管M2导通时，通过镜像电流源产生能流过稳定保护模块、开关管M2以及NMOS管M3的负载电流nIref，通过所述负载电流nIref能增大流过PMOS管M1的电流值，从而能消除所述低压差线性稳压器本体的厄尔利现象；所述反馈电压Vfb为输入到运算放大器AMP同相端的电压。

4.根据权利要求3所述的能消除厄尔利现象的低压差线性稳压器，其特征是：所述开关管M2为NMOS管，稳定保护模块包括电阻R3，开关管M2的栅电极与迟滞比较器的输出端连接，开关管M2的源极端与NMOS管M3的漏极端连接，开关管M2的漏极端与电阻R3的一端连接，电阻R3的另一端与低压差线性稳压器本体的输出端Vout连接。

5.根据权利要求3所述的能消除厄尔利现象的低压差线性稳压器，其特征是：所述开关管M2为NMOS管，稳定保护模块包括NMOS管M13，开关管M2的栅电极与迟滞比较器的输出端连接，开关管M2的源极端与NMOS管M3的漏极端连接，开关管M2的漏极端与NMOS管M13的源极端连接，NMOS管M13的栅极端以及NMOS管M13的漏极端均与低压差线性稳压器本体的输出端Vout连接。

6.根据权利要求3所述的能消除厄尔利现象的低压差线性稳压器，其特征是：所述开关管M2为NMOS管，稳定保护模块包括PMOS管M14，开关管M2的栅电极与迟滞比较器的输出端连接，开关管M2的源极端与NMOS管M3的漏极端连接，开关管M2的漏极端与PMOS管M14的栅极端以及PMOS管M14的漏极端连接，PMOS管M14的源极端与低压差线性稳压器本体的输出端Vout连接。

7.根据权利要求3所述的能消除厄尔利现象的低压差线性稳压器，其特征是：所述迟滞比较器包括PMOS管M7、PMOS管M8以及PMOS管M9，所述PMOS管M7的源极端、PMOS管M8的源极端以及PMOS管M9的源极端均与电源VDD连接，PMOS管M7的栅极端与PMOS管M7的漏极端、NMOS管M5的漏极端以及PMOS管M8的栅极端连接，PMOS管M8的漏极端与NMOS管M6的漏极端以及PMOS管M9的栅极端连接；

NMOS管M5的栅极端接收基准电源输出的基准电压Vref，NMOS管M6的栅极端接收反馈电压Vfb，NMOS管M5的源极端、NMOS管M6的源极端均与NMOS管M11的漏极端连接，PMOS管M9的漏极端与第一反相器INV1的输入端以及NMOS管M12的漏极端连接，NMOS管M12的源极端接地，NMOS管M12的栅极端与NMOS管M10的栅极端、NMOS管M10的漏极端以及NMOS管M11的栅极端连接，NMOS管M10的源极端以及NMOS管M11的源极端均接地，NMOS管M10的漏极端与基准电源输出的电压VbnA连接，第一反相器INV1的输出端与第二反相器INV2的输入端连接，第二反相器INV2的输出端与开关管M2的控制端连接。