CN110176266B - 超高频射频芯片的nvm快速编码系统 - Google Patents

超高频射频芯片的nvm快速编码系统 Download PDF

Info

Publication number
CN110176266B
CN110176266B CN201910462323.5A CN201910462323A CN110176266B CN 110176266 B CN110176266 B CN 110176266B CN 201910462323 A CN201910462323 A CN 201910462323A CN 110176266 B CN110176266 B CN 110176266B
Authority
CN
China
Prior art keywords
chip
identification bit
voltage
nvm
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910462323.5A
Other languages
English (en)
Other versions
CN110176266A (zh
Inventor
孙斌
潘敬桢
吴鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huicheng Xintong Internet Of Things Technology Co ltd
Original Assignee
Suzhou Huicheng Xintong Internet Of Things Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huicheng Xintong Internet Of Things Technology Co ltd filed Critical Suzhou Huicheng Xintong Internet Of Things Technology Co ltd
Priority to CN201910462323.5A priority Critical patent/CN110176266B/zh
Publication of CN110176266A publication Critical patent/CN110176266A/zh
Application granted granted Critical
Publication of CN110176266B publication Critical patent/CN110176266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种超高频射频芯片的NVM快速编码系统，所述芯片包括模拟电路模块、逻辑电路模块和NVM存储区模块，所述NVM快速编码系统包括标识位判断单元、最小写功率和最大写速度切换控制单元和输入电压监控单元；所述标识位判断单元包括设于NVM存储区模块的标识位EPC_Lock；所述最小功率和最大写速度切换控制单元根据标识位EPC_Lock的值来切换芯片的工作模式；所述输入电压控制单元设有用于监控任意工作模式下芯片写入电压的电压标识位vld_OK。本发明提供一种超高频射频芯片的NVM快速编码系统，能够适应不同应用环境和需求；同时配合输入电压监控单元，在高速写码的环境下对写码写入电压的监控，避免在写操作时产生字节写入失败的结果。

Description

超高频射频芯片的NVM快速编码系统
技术领域
本发明属于超高频射频芯片领域，具体涉及一种超高频射频芯片的NVM快速编码系统。
背景技术
随着物联网RFID(无线射频识别)超高频技术的发展，我们将面对越来越多的针对超高频数据的处理，例如零售、库存盘点等应用。因为应用场景以及应用需求的不同，对同一颗超高频标签芯片的写码速度、群读能力、读取距离等提出了不同的要求。同时，随着市场应用中对超高频RFID标签写码稳定性的要求越来越高，即使是0.1％的写码失败率也是需要不断提高和避免的。
在实际的海量超高频射频芯片的使用场景中，主要分为工厂级批量数据写入(最大写速度模式)及应用端单个个体数据写入(最小写功率模式)。在工厂级批量数据写入时，由于使用场景中写入功率可控，对批量写入速度要求高；在应用端单个个体数据写入时，使用场景的写入功率不可控，但对批量写入速度要求不高。目前市场上，所有的芯片，无法兼顾多方场景的使用需求。
因此，对同一颗超高频标签芯片对不同应用环境和需求的适应，以及对写码写入电压的监控，避免在写操作时产生字节写入失败，也就成了目前超高频RFID芯片的一个技术突破口。
发明内容
本发明主要解决的技术问题是:提供一种超高频射频芯片的NVM快速编码系统，适应不同应用环境和需求；同时配合输入电压监控单元，在高速写码的环境下对写码写入电压的监控，避免在写操作时产生字节写入失败的结果。
为解决上述技术问题，本发明采用的一个技术方案是：一种超高频射频芯片的NVM快速编码系统，所述芯片包括模拟电路模块、逻辑电路模块和NVM存储区模块，所述NVM快速编码系统包括标识位判断单元、最小写功率和最大写速度切换控制单元和输入电压监控单元；
所述标识位判断单元包括设于NVM存储区模块的标识位EPC_Lock，所述芯片通过标识位EPC_Lock的值来判断处于哪种工作模式；
所述最小写功率和最大写速度切换控制单元设于模拟电路模块，所述最小写功率和最大写速度切换控制单元根据标识位EPC_Lock的值来切换芯片的工作模式；
所述输入电压控制单元设于模拟电路模块，所述输入电压控制单元设有用于监控任意工作模式下芯片写入电压的电压标识位vld_OK。
进一步地说，所述工作模式包括最小写功率工作模式和最大写速度工作模式。
进一步地说，所述标识位EPC_Lock的值为1或0；
当标识位EPC_Lock的值为0时，芯片处于最大写速度模式；当标识位EPC_Lock的值为1时，芯片处于最小写功率模式。
进一步地说，所述电压标识位vld_OK的值为1或0；
执行写操作时，输入电压控制单元监控当前工作模式的写码写入电压，当所述电压标识位vld_OK的值为1时，芯片在当前工作模式写码成功；当所述电压标识位vld_OK的值为0时，芯片在当前工作模式写码失败。
进一步地说，所述模拟电路模块还包括用于维持芯片输入稳定电压的电源稳压电路。
进一步地说，所述模拟电路模块还包括为数字电路提供复位信号的启动信号产生电路。
进一步地说，最小写功率模式时，芯片级的标准最小灵敏度为-17.5dbm；最大写速度模式时，芯片级的标准最小灵敏度为-8.5dbm。
本发明的有益效果是：
本发明通过在原EPC格式位基础上，增加了一位标识位EPC_Lock，最小写功率和最大写速度切换控制单元根据标识位EPC_Lock的值来切换工作模式，当标识位EPC_Lock的值为0时，芯片处于最大写速度模式；当标识位EPC_Lock的值为1时，芯片处于最小写功率模式；同时，配合输入电压监控单元，提供电压标识位vld_OK，在高速写码的环境下对写码写入电压进行监控，避免在写操作时产生字节写入失败。
附图说明
图1为本发明的芯片的结构示意图；
图2为本发明的电源稳压电路的原理图；
图3为本发明的启动信号产生电路的原理图；
图4为本发明的输入电压监控单元的原理图；
图5为本发明的芯片写入相关电路的电源管理电路的原理图；
图6为本发明的芯片输入阻抗等效图；
图7为本发明的芯片写入数据时的触发功率模拟曲线图；
图8为本发明的芯片写入数据时的时序及性能图；
图9为本发明的最大写速度模式的原理图。
具体实施方式
以下实施例用于说明本发明，但不用来限制本发明的范围。在不背离本发明精神和实质的情况下，对本发明方法、步骤或条件所作的修改或替换，均属于本发明的保护范围。
实施例：一种超高频射频芯片的NVM快速编码系统，如图1所示，所述芯片包括模拟电路模块、逻辑电路模块和NVM(非易失性存储器)存储区模块，所述NVM快速编码系统包括标识位判断单元、最小写功率和最大写速度切换控制单元和输入电压监控单元；
所述标识位判断单元包括设于NVM存储区模块中的标识位EPC_Lock，所述标识位判断单元通过标识位EPC_Lock的值来判断芯片处于哪种工作模式；
所述最小写功率和最大写速度切换控制单元设于模拟电路模块，所述最小写功率和最大写速度切换控制单元根据标识位EPC_Lock的值来切换工作模式；
所述输入电压控制单元设于模拟电路模块，所述输入电压控制单元设有用于监控任意工作模式下芯片写入电压的电压标识位vld_OK，如图4所示。
所述工作模式包括最小写功率工作模式和最大写速度工作模式(如图9所示)。
所述标识位EPC_Lock的值为1或0；当标识位EPC_Lock的值为0时，芯片处于最大写速度模式；当标识位EPC_Lock的值为1时，芯片处于最小写功率模式。
所述电压标识位vld_OK的值为1或0；执行写操作时，输入电压控制单元监控当前工作模式的写码写入电压，当所述电压标识位vld_OK的值为1时，芯片在当前工作模式写码成功；当所述电压标识位vld_OK的值为0时，芯片在当前工作模式写码失败。
最小写功率模式时，芯片级的标准最小写功率(最小灵敏度)为-17.5dbm，当输入电压控制单元监控到该模式下的输入能量大于或等于最小灵敏度(-17.5dbm)时，则电压标识位vld_OK的值为1，即写入成功，否则写入失败。
最大写速度模式时，芯片级的标准最小写功率(最小灵敏度)为-8.5dbm，当输入电压控制单元监控到该模式下的输入能量大于或等于最小灵敏度(-8.5dbm)时，则电压标识位vld_OK的值为1，即写入成功，否则写入失败。
所述的最小灵敏度为在对芯片进行写操作时，触发该无源被动超高频芯片所需的最小能量。
如图5-图6所示，在通常情况下，当外部输入能量功率进行写操作时，写入成功要求的最小能量功率与写入时间成反比，既输入能量功率越小，需要写入的时间越长；输入能量功率越大，需要写入的时间越短。
图7和图8为常规超高频射频芯片在写入数据时的触发功率模拟曲线及数据写入时的时序及性能图，在同一时间轴内对比数据写入时触发功率的大小及工作时序，芯片需要通过一定的能量并在一定的时间内去初始化芯片，通过初始化、闲置、写命令后才正式开始进行NVM数据区内数据的擦写。
所述的模拟电路模块还包括电源恢复电路、电源稳压电路、启动信号产生电路、参考源产生电路、输入电压监控单元、调制解调电路、时钟电路等。
所述电源恢复电路、所述电源稳压电路、所述启动信号产生电路、所述参考源产生电路、所述输入电压监控单元、所述最小写功率和最大写速度切换控制单元共同构成电源管理电路。
本发明中芯片工作时所需要的能量完全来源于读卡器产生的电磁波能量，因此电源恢复电路需要将标签天线感应出的超高频信号转换为本芯片工作需要的直流电压，为芯片提供能量。
本发明中的所述的电源恢复电路、所述的参考源产生电路、所述的调制解调电路、所述的时钟电路分别采用行业内的常规设计，此处不加以赘述。
所述电源稳压电路用于维持芯片输入稳定电压，如图2所示，本发明在电源稳压电路中设置一个较大电容值的储能电容C用于存储足够的电荷，当芯片的输入能量较小时，储能电容C放电补偿能量；当输入能量过高，电源电压升高到一定程度，该电源稳压电路中MOS管M导通将储能电容C上多于的电荷释放掉，以此达到稳压的目的。
在芯片的电压输入信号幅度较高时，上述电源稳压电路能保证输出的直流电源电压不超过芯片所能承受的最高电压；同时，在输入信号较小时，稳压电路所消耗的功率要尽量的小，以减少芯片的总功耗。
所述启动信号产生电路为数字电路提供复位信号，由图3可知，当VDD上升到两个PN结二极管(D4、D5)的开启电压之前，PMOS管M0栅极与电源电压相等，PMOS管M0关断，此时电容C1上的电压为低电平；当VDD上升到超过两个二极管阈值电压后，M0开始导通，而M1栅极电压保持不变，流过M1的电流保持不变，电容C1上电压逐渐升高，当其升高到反相器发生翻转后，就产生了启动信号。因此，这种电路产生启动信号的时间取决于电源电压是否达到两个二极管(D4、D5)的阈值电压，具有较高的稳定性，避免了一般启动电路在电源电压上升过慢时，会导致开启信号出现过早的问题。
如果电源电压上升的时间过快，电阻R1和M0的栅电容构成了低通延时电路，会使得M0的栅极电压不能迅速跟上电源电压的变化，仍然维持在低电平上，这时M0就会对电容C1充电，导致电路不能正确工作。为解决这一问题，引入电容C2。如果电源电压上升速度很快，电容C2的耦合作用能够使得M0的栅极电位保持与电源电压一致，避免了上述问题的发生。
该电路仍然存在的静态功耗的问题，可以通过增大电阻值，合理选择MOS管尺寸来降低静态功耗的影响；要想完全解决静态功耗的问题则需要设计额外的反馈控制电路，在启动信号产生后关断这部分电路。
如图1所示，所述超高频射频芯片的硬件部分包括四个外延端口，分别为A+、A-，用于外延射频天线，放大射频芯片的射频能量；TEST1、TEST2端口用于生产时对芯片本身性能的测试需求。
本发明的工作原理或工作过程如下：
本发明通过在原EPC格式位基础上，增加了一位标识位EPC_Lock，且芯片出厂设置中改标识位EPC_Lock默认为0，即默认为芯片适用于工厂级批量数据写入模式(最大写速度模式)；在最大写速度模式中，芯片对写入速度要求高，但因为工作环境和场强可控，可以避免因写入功率过小导致的写入失败；在写操作时，通过判断标识位EPC_Lock为0，通过最小写功率和最大写速度切换控制单元将启动信号产生电路切换至最大写速度工作模式；同时，配合输入电压监控单元，提供电压标识位vld_OK，电压标识位vld_OK的值为1，则写入成功，否则写入失败，如此实现对高速写码的环境下对写码写入电压的监控，避免在写操作时产生字节写入失败；
与此同时，在此最大写速度模式下完成初次写操作后，最小写功率和最大写速度切换控制单元将修改标识位EPC_Lock的值为1，以便于后续其他场景下进行最小写功率的写操作；在最小写功率模式中，芯片对写入速度要求不高，但因为工作环境复杂，场强不可控；在写操作时以，通过判断标识位EPC_Lock为1，通过最小写功率和最大写速度切换控制单元将启动信号产生电路切换至最小写功率工作模式；同时，配合输入电压监控单元，提供电压标识位vld_OK，电压标识位vld_OK的值为1，则写入成功，否则写入失败，如此实现对写码写入电压的监控，避免在写操作时产生字节写入失败。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (7)

1.一种超高频射频芯片的NVM快速编码系统，所述芯片包括模拟电路模块、逻辑电路模块和NVM存储区模块，其特征在于：所述NVM快速编码系统包括标识位判断单元、最小写功率和最大写速度切换控制单元和输入电压监控单元；
所述标识位判断单元包括设于NVM存储区模块的标识位EPC_Lock，所述芯片通过标识位EPC_Lock的值来判断处于哪种工作模式；
所述最小写功率和最大写速度切换控制单元设于模拟电路模块，所述最小写功率和最大写速度切换控制单元根据标识位EPC_Lock的值来切换芯片的工作模式；
所述输入电压控制单元设于模拟电路模块，所述输入电压控制单元设有用于监控任意工作模式下芯片写入电压的电压标识位vld_OK,通过电压标识位vld_OK的值判断写入是否成功。
2.根据权利要求1所述的超高频射频芯片的NVM快速编码系统，其特征在于：所述工作模式包括最小写功率工作模式和最大写速度工作模式。
3.根据权利要求2所述的超高频射频芯片的NVM快速编码系统，其特征在于：所述标识位EPC_Lock的值为1或0；
当标识位EPC_Lock的值为0时，芯片处于最大写速度模式；当标识位EPC_Lock的值为1时，芯片处于最小写功率模式。
4.根据权利要求1所述的超高频射频芯片的NVM快速编码系统，其特征在于：所述电压标识位vld_OK的值为1或0；
执行写操作时，输入电压控制单元监控当前工作模式的写码写入电压，当所述电压标识位vld_OK的值为1时，芯片在当前工作模式写码成功；当所述电压标识位vld_OK的值为0时，芯片在当前工作模式写码失败。
5.根据权利要求1所述的超高频射频芯片的NVM快速编码系统，其特征在于：所述模拟电路模块还包括用于维持芯片输入稳定电压的电源稳压电路。
6.根据权利要求1所述的超高频射频芯片的NVM快速编码系统，其特征在于：所述模拟电路模块还包括为数字电路提供复位信号的启动信号产生电路。
7.根据权利要求2所述的超高频射频芯片的NVM快速编码系统，其特征在于：最小写功率模式时，芯片级的标准最小灵敏度为-17.5dbm；最大写速度模式时，芯片级的标准最小灵敏度为-8.5dbm。
CN201910462323.5A 2019-05-30 2019-05-30 超高频射频芯片的nvm快速编码系统 Active CN110176266B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910462323.5A CN110176266B (zh) 2019-05-30 2019-05-30 超高频射频芯片的nvm快速编码系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910462323.5A CN110176266B (zh) 2019-05-30 2019-05-30 超高频射频芯片的nvm快速编码系统

Publications (2)

Publication Number Publication Date
CN110176266A CN110176266A (zh) 2019-08-27
CN110176266B true CN110176266B (zh) 2021-03-02

Family

ID=67696605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910462323.5A Active CN110176266B (zh) 2019-05-30 2019-05-30 超高频射频芯片的nvm快速编码系统

Country Status (1)

Country Link
CN (1) CN110176266B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11234163A (ja) * 1998-02-10 1999-08-27 Sony Corp Ｉｃカード及びｉｃカードシステム
FR2890484A1 (fr) * 2005-09-06 2007-03-09 St Microelectronics Sa Circuit integre sans contact passif comprenant un drapeau de surveillance d'une tension d'effacement-programmation.
CN100573563C (zh) * 2006-05-16 2009-12-23 张敏 一种非接触ic卡通用编码解码及读写装置和方法
CN101246557A (zh) * 2008-03-10 2008-08-20 陆航程 Epc加密编码、rfid芯片防碰撞方法、结构及读写器和系统
GB2475828A (en) * 2008-09-25 2011-06-01 Wavecom S A Emergency file protection system for electronic devices
JP5429638B2 (ja) * 2010-06-28 2014-02-26 株式会社リコー 画像形成装置及び画像形成装置の電源制御方法
CN105491650B (zh) * 2015-12-29 2019-11-19 深圳市海云天科技股份有限公司 射频读写器的功率自适应调整方法及系统

Also Published As

Publication number Publication date
CN110176266A (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
US9898631B2 (en) Intelligent energy management system and energy management method for passive radio frequency tag
WO2015103958A1 (zh) 一种开关信号控制的整流与限幅电路与无源射频标签
US20060071793A1 (en) RFID tag using hybrid non-volatile memory
US6813209B2 (en) Current integrating sense amplifier for memory modules in RFID
US20090219079A1 (en) Charge pump circuit for rfid integrated circuits
US7679945B2 (en) Persistent volatile memory with sense amplifier and discharge switch
JP2010092394A (ja) 半導体装置及びｒｆｉｄタグチップ
CN102710241A (zh) 一种无源射频识别上电复位电路及无源射频识别标签
CN103700404A (zh) Eeprom的擦写操作方法、擦写控制电路以及rifd标签芯片
CN110176266B (zh) 超高频射频芯片的nvm快速编码系统
Li et al. A− 20 dBm Passive UHF RFID Tag IC With MTP NVM in 0.13-μm Standard CMOS Process
CN102394612B (zh) 基于低压检测功能的复位电路
US20110271123A1 (en) Power control system of a baseboard management controller and method thereof
CN107040248A (zh) 电路器件
CN116757240A (zh) 一种高能效低功耗无源射频识别标签芯片
CN106779018B (zh) 限时存储器和rfid电子标签
CN103135645B (zh) 一种应用于电源管理电路中的快速下电控制电路
Zalbide et al. Power and energy optimization of the digital core of a Gen2 long range full passive RFID sensor tag
JP3904860B2 (ja) 電源装置、半導体回路装置、およびｉｃカード
Zubov et al. An UHF RFID Tag Design in a Single-Poly 90 nm CMOS Process
CN206148142U (zh) 铁电随机存取存储器的电源时序控制电路
Kim et al. An ultra low power UHF RFID tag front-end for EPCglobal Gen2 with novel clock-free decoder
KR100673146B1 (ko) 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의파워-온 리셋 회로
Lincoln et al. A 7-μW clock generator in 0.18-μm CMOS for passive UHF RFID EPC G2 tags
US20100277281A1 (en) Rfid tag and method for driving the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant