CN110137335A - 一种芯片封装结构 - Google Patents
一种芯片封装结构 Download PDFInfo
- Publication number
- CN110137335A CN110137335A CN201910358610.1A CN201910358610A CN110137335A CN 110137335 A CN110137335 A CN 110137335A CN 201910358610 A CN201910358610 A CN 201910358610A CN 110137335 A CN110137335 A CN 110137335A
- Authority
- CN
- China
- Prior art keywords
- chip
- circuit substrate
- packaging structure
- structure according
- flat plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 238000007789 sealing Methods 0.000 claims abstract description 32
- 238000005538 encapsulation Methods 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 28
- 238000007650 screen-printing Methods 0.000 claims description 4
- 229910017083 AlN Inorganic materials 0.000 claims description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical group [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000001125 extrusion Methods 0.000 abstract description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000003780 insertion Methods 0.000 abstract description 2
- 230000037431 insertion Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 7
- 238000004020 luminiscence type Methods 0.000 description 6
- 230000005611 electricity Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000741 silica gel Substances 0.000 description 3
- 229910002027 silica gel Inorganic materials 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229920000297 Rayon Polymers 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/641—Heat extraction or cooling elements characterized by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供了一种芯片封装结构，通过密封围坝将电路基板和封装平板之间的空隙密封，从而实现芯片的封装。进一步的，在电路基板中设置凹槽，使芯片嵌入凹槽中，从而能够精确定位电路基板与芯片的位置，并且增加了芯片与电路基板的粘合面积，从而提高芯片封装的稳定性和提高芯片与电路基板之间的导热能力；利用导热垫圈，不仅促进芯片的散热，还能够中和芯片和电路基板之间的热变形，当芯片受热膨胀时，芯片与导热垫圈之间的接触面积增加，提升传热量，同时避免芯片直接与电路基板的刚性接触而导致的碰撞，降低芯片受到的挤压应力。
Description
技术领域
本发明涉及一种半导体封装技术领域，具体涉及一种芯片封装结构。
背景技术
半导体芯片封装是指安装半导体芯片用的外壳，它不仅起着安放、固定、密封、保护新片片和增强导热性能的作用，还是沟通芯片内部与外部电路的桥梁。通常芯片上的接电用导线连接到封装外壳的引脚上，引脚又通过印刷电路板上的线路与其它器件电连接。因此，封装结构对芯片起着十分重要的作用。随着技术发展，对芯片的封装面积与芯片面积的比例、适用频率、耐温性、重量、可靠性、便携性等性能的要求越来越高，导致芯片封装技术从DIP、QFP、PGA、BGA、CSM、MCM等不断更新。
随着芯片集成度提高和封装结构的轻便化，封装结构扁平化成为趋势，出现了CSP封装技术(chip size package)，大大减小了芯片外形封装尺寸。然而，封装结构是否能够承受不同芯片功率、以及封装结构与芯片之间的散热问题，有待进一步解决。
发明内容
为了克服以上问题，本发明旨在提供一种芯片封装结构，从而实现芯片封装结构的扁平化和微型化，同时实现封装结构与芯片之间的热变形匹配，降低芯片热量。
为了达到上述目的，本发明提供了一种芯片封装结构，其包括：
一电路基板，具有多个接触垫；
一芯片，所述芯片中具有电路；所述芯片设置于所述电路基板上，所述芯片中的电路的电极与所述电路基板上的接触垫接触；
一封装平板，设置于所述芯片和所述电路基板上方；
一密封围坝，围绕在所述电路基板和所述封装平板的侧壁，从而将所述电路基板和所述封装平板之间的空隙密封。
优选地，所述电路基板中设置有凹槽，所述芯片嵌入所述凹槽中。
优选地，所述芯片的边缘与所述凹槽的侧壁之间设置有导热垫圈，导热垫圈的内径侧壁与所述芯片的边缘贴合。
优选地，所述凹槽的深度小于所述导热垫圈的厚度。
优选地，所述导热垫圈的厚度小于所述芯片的厚度。
优选地，所述导热垫圈的导热系数大于0.1W/mK。
优选地，所述导热垫圈包括下粘附层以及设于所述下粘附层上的导热主体层。
优选地，所述导热主体层的材料为柔性硅胶。
优选地，所述下粘附层贴合在所述电路基板上。
优选地，所述芯片的顶部与所述封装平板的底部之间具有空隙。
优选地，所述密封围坝的横截面为阶梯型。
优选地，所述密封围坝的横截面的阶梯型呈轴对称图形。
优选地，阶梯型的横截面中，台阶的高度从密封围坝的外侧向所述芯片方向逐渐递减。
优选地，阶梯型的横截面中，台阶具有两个。
优选地，所述封装平板的侧壁抵在所述阶梯型的横截面的上层最外侧台阶的侧壁，底部抵在所述阶梯型的横截面的上层最外侧台阶的相邻台阶的顶部。
优选地，所述电路基板的侧壁抵在所述阶梯型的横截面的下层最外侧台阶的侧壁，顶部抵在所述阶梯型的横截面的下层最外侧台阶的相邻台阶的底部。
优选地，所述密封围坝的内侧壁与所述电路基板侧壁和所述封装平板侧壁粘合。
优选地，所述封装平板采用透光材料制成。
优选地，所述封装平板具有窗口区域和非窗口区域；所述非窗口区域的所述透光材料表面形成有遮光层。
优选地，所述遮光层对所述透光材料表面采用丝网印刷涂黑处理得到。
优选地，所述芯片为发光二极管芯片；所述发光二极管芯片的发光区域对应所述窗口区域。
优选地，所述窗口区域的中心偏离所述封装平板的中心。
优选地，所述电路基板为硬质电路基板；硬质电路基板的材料为氮化铝；硬质电路基板的导热率大于160W/mK，膨胀系数为4～4.6E-6/K，密度为3～5g/cm3。
优选地，还包括：一强制对流结构，设置于所述电路基板的底面。
本发明的芯片封装结构，通过密封围坝将电路基板和封装平板之间的空隙密封，从而实现芯片的封装。进一步的，在电路基板中设置凹槽，使芯片嵌入凹槽中，从而能够精确定位电路基板与芯片的位置，并且增加了芯片与电路基板的粘合面积，从而提高芯片封装的稳定性和提高芯片与电路基板之间的导热能力；利用导热垫圈，不仅促进芯片的散热，还能够中和芯片和电路基板之间的热变形，当芯片受热膨胀时，芯片与导热垫圈之间的接触面积增加，提升传热量，同时避免芯片直接与电路基板的刚性接触而导致的碰撞，降低芯片受到的挤压应力。进一步的，采用阶梯型密封围坝，能够精确定位电路基板与封装平板的相对位置，还增加了电路基板与密封围坝、封装平板与密封围坝的粘合面积，进一步提高了封装结构的可靠性和密封性。此外，采用丝网印刷涂黑封装平板得到非窗口区域，针对发光芯片的发光区域，降低发光区域出射光的反射，提升显示效果。进一步的，设置封装平板的窗口区域的中心偏离封装平板的中心，与芯片中电路位置相匹配，实现封装平板与芯片的兼容，简化工艺。
附图说明
图1为本发明的一个实施例的芯片封装结构的截面结构示意图
图2为本发明的一个实施例的芯片封装结构的截面结构示意图
图3为本发明的一个实施例的芯片封装结构的截面结构示意图
图4为图3中AA’方向的截面结构示意图
图5为本发明的一个实施例的芯片封装结构的截面结构示意图
图6为本发明的一个实施例的芯片封装结构的截面结构示意图
图7为本发明的一个实施例的芯片封装结构的截面结构示意图
图8为本发明的一个实施例的芯片封装结构的截面结构示意图
图9为本发明的一个实施例的封装平板的俯视结构示意图
图10为本发明的一个实施例的电路基板正面的结构示意图
图11为本发明的一个实施例的电路基板背面的结构示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
本发明的芯片封装结构包括电路基板，位于电路基板上的芯片，位于芯片上方的封装平板，以及采用密封围坝，将电路基板和封装平板密封。
以下结合附图1～11和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
请参阅图1，电路基板01上方设置有芯片02；封装平板04设置于芯片02和电路基板01上方；密封围坝03，环绕在电路基板01和封装平板04的侧壁。芯片02表面与封装平板04不接触，通过封装平板04与密封围坝03之间粘结，电路基板01与密封围坝03之间粘结，从而使得封装平板04受到密封围坝03的支撑，而实现与芯片02 表面之间的空隙，同时也利用密封围坝03将电路基板01与封装平板04之间的空隙密封，使得芯片02处于一个密封安全的腔体中。如图1所示，密封围坝03的内侧壁与电路基板01的侧壁和封装平板04的侧壁粘合。
请参阅图2，基于图1的电路结构，在电路基板01中还可以设置有凹槽011，芯片02嵌入凹槽011中，从而实现对芯片02与电路基板的精确定位，降低定位难度，简化定位工艺，而且还增加了芯片02与电路基板01的粘合面积，提高芯片02的可靠性。
请参阅图3和图4，基于图2的电路结构，在电路基板01的凹槽011中还可以嵌入有导热垫圈05，具体的，导热垫圈05设置于芯片02的边缘与凹槽011的侧壁之间，导热垫圈05的内径侧壁与芯片02的边缘贴合，在芯片02的外围设置导热垫圈05，能够起到缓解芯片02热膨胀和电路基板01热膨胀带来的形变和应力，例如，当芯片02 受热膨胀时，芯片02与导热垫圈05的接触面积增加，从而提升芯片02与导热垫圈05 之间的传热量以及芯片02与电路基板01之间的传热量，并且还同时避免了在热膨胀过程中芯片02直接与电路基板01的刚性接触导致的碰撞，降低了芯片02收到的挤压应力。在本实施例中，请参阅图3，凹槽011的深度小于导热垫圈05的厚度，导热垫圈05的厚度小于芯片02的厚度，在芯片02、导热垫圈05、凹槽011之间的接触界面形成连续梯形，从而更加有利于热传导，以及有利于安装便利。较佳的，导热垫圈05 的导热系数大于0.1W/mK，较佳的，小于1W/mK，从而能够有效将芯片02的热量传递出去。此外，这里的导热垫圈05还可以至少包括下粘附层和设于下粘附层上的导热主体层，下粘附层贴合在电路基板01上，实现导热垫圈主体层与电路基板01的粘结。在一些情况下，导热垫圈05为柔性的，导热主体层的材料可以为柔性导热材料，例如含硅导热材料，从而实现导热垫圈05的柔性。当然，根据封装结构的不同，在导热垫圈05的上表面还可以设置上粘附层，用于将导热垫圈粘附于其它结构上。这里，含硅导热材料为导热硅胶，导热硅胶的导热系数不低于0.1，较佳的为0.1～5。
请参阅图5～6，密封围坝03的横截面还可以为阶梯型，阶梯型的台阶数量不做限制。阶梯型的密封围坝03，可以提高电路基板01与封装平板04之间的定位精度，降低定位难度，简化定位过程。这里，请参阅图5，封装平板04的侧壁抵在阶梯型的横截面的上层最外侧台阶的侧壁，底部抵在阶梯型的横截面的上层最外侧台阶的相邻台阶的顶部；请参阅图6，电路基板01的侧壁抵在阶梯型的横截面的下层最外侧台阶的侧壁，顶部抵在阶梯型的横截面的下层最外侧台阶的相邻台阶的底部。此外，密封围坝03与电路基板01、封装平板04之间采用胶粘结，例如UV胶，从而提升了封装可靠性和密封性。
请参阅图7～8，密封围坝03的横截面的阶梯型还可以设置呈轴对称图形。较佳的，阶梯型的横截面中，如图8～9所示，台阶的高度从密封围坝03的外侧向芯片02方向逐渐递减，从而进一步提高电路基板01与封装平板02之间的定位精度，降低定位难度，简化定位过程。并且，向内高度递减的阶梯型，还可以缓解封装平板04与电路基板01之间因外界原因导致的抖动，提高封装结构的耐冲击力，提高封装结构稳定性。较佳的，请参阅图7，在本实施例中阶梯型的横截面中，台阶具有两个，呈侧立的“凸”型，进一步简化封装过程。
本实施例中，针对非发光芯片，封装材料可以采用非透光材料制成；针对发光芯片内，封装材料可以采用透光材料制成。例如，非发光芯片采用透光材料时，将透光材料表面进行处理形成不透光层即可。请参阅图9，而针对不同芯片，当封装平板04 采用透光材料时，也可以采用设置窗口区域和/或非窗口区域来满足其需求。当芯片02 为发光芯片时，例如发光二极管(LED)芯片，可以在对应于发光芯片的发光区域的封装平板04设置为窗口区域041，该窗口区域041全部为透光材料，同时，将非窗口区域对应的封装平板04设置为遮光层。较佳的，遮光层采用对非窗口区域的透光材料表面进行处理得到，例如采用丝网印刷涂黑处理工艺，在透光材料表面形成遮光层。
这里，图9中，虚线表示电路基板02的区域。这里需要说明的是，根据发光芯片的发光区域的位置来设置窗口区域041在封装平板的位置。较佳的，发光芯片的发光区域通常在偏离中心的位置，而发光芯片中的电路在整个芯片的一侧和底部，电路基板02中的电接触垫也设置于与芯片中的电路电极对应的位置，因此，窗口区域的中心偏离封装平板的中心。还需要说明的是，窗口区域041的形状可以为矩形、圆形等，这里指的窗口区域041的中心是窗口区域041的几何中心，封装平板04的形状与窗口区域041的形状可以保持一致，封装平板04的中心指的是几何中心。
这里的电路基板01采用硬质电路基板。硬质电路基板的材料可以采用导热材料，较佳的，为氮化铝。硬质电路基板的导热率大于160W/mK，膨胀系数为4～4.6E-6/K，密度为3～5g/cm3，较佳的，导热率大于170W/mK，膨胀系数为4.6E-6/K，密度为3.4g/cm3。请参阅图10并结合图9，电路基板01正面的凹槽011外围设置有多个接触垫和电极，芯片02中具有电路，芯片02中的电路的电极与电路基板01上的接触垫接触；用于实现电路基板与芯片之间的电连接。请参阅图11，电路基板01背面对应于正面的电极位置还设置有电路。这里的凹槽011不穿透电路基板。
此外，根据芯片02内的工作功率不同，所采用的封装平板04的材料、密封围坝 03的材料有所不同，芯片02内的工作功率在0.5～20W下，可以采用本发明中上述封装结构。当采用高功率芯片时，很容易超过封装平板04的材料、密封围坝03的材料以及粘胶的耐温极限，这时，可以在芯片封装结构中设置强制对流结构，例如，将强制对流结构设置于电路基板01的底面(背面)，从而使芯片02的工作结温更低，寿命更长。强制对流结构可以采用风扇、冷却管、半导体制冷装置等。
接下来，结合图7～11具体描述本实施例中芯片封装结构的各个尺寸配合设计。
芯片封装结构的总长不大于13mm，总宽不大于11mm，总高不大于2mm。较佳的，总长为12～13mm，总宽为10～11mm，总高为1～2mm。例如，总长为12.7mm，总宽为10.5mm，总高为1.975mm。
此外，电路基板01的高度不大于0.5mm，芯片02的高度不大于1mm，导热垫圈 05的高度不大于0.5mm，凹槽011的深度不大于0.2mm。较佳的，电路基板01的高度为0.4～0.475mm，芯片02的高度为0.5～0.75mm，导热垫圈05的高度为0.3～0.4mm，凹槽011的深度为0.1～0.2mm。
导热垫圈05的外径和内径之间的间隔也很重要，这个间隔是决定导热垫圈05的热传导效率的一个因素。较佳的，导热垫圈05的内径和外径之间的间隔不大于2mm，较佳的为不大于1mm。
而密封围坝03用于密封芯片02和支撑封装平板04和电路基板01，因此，密封围坝03的内径尺寸与电路基板01和封装平板04的厚度和长、宽相配合。针对横截面为阶梯型的密封围坝03，密封围坝03的最外侧的台阶的高度与电路基板01、封装基板 04的厚度相配合，并且密封围坝03的与最外侧的上台阶底部和下台阶顶部之间的距离决定了电路基板01和密封平板04之间的间距，也即决定了芯片02的容纳空间，较佳的，最外侧的上台阶底部和下台阶顶部之间的距离不大于1.5mm，例如1mm。
需要说明的是，密封围坝03的形状与密封平板、电路基板01的侧壁轮廓标尺一直，从而实现良好的密封。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。
Claims (24)
1.一种芯片封装结构，其特征在于，包括：
一电路基板，具有多个接触垫；
一芯片，所述芯片中具有电路；所述芯片设置于所述电路基板上，所述芯片中的电路的电极与所述电路基板上的接触垫接触；
一封装平板，设置于所述芯片和所述电路基板上方；
一密封围坝，围绕在所述电路基板和所述封装平板的侧壁，从而将所述电路基板和所述封装平板之间的空隙密封。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述电路基板中设置有凹槽，所述芯片嵌入所述凹槽中。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述芯片的边缘与所述凹槽的侧壁之间设置有导热垫圈，导热垫圈的内径侧壁与所述芯片的边缘贴合。
4.根据权利要求3所述的芯片封装结构，其特征在于，所述凹槽的深度小于所述导热垫圈的厚度。
5.根据权利要求3所述的芯片封装结构，其特征在于，所述导热垫圈的厚度小于所述芯片的厚度。
6.根据权利要求3所述的芯片封装结构，其特征在于，所述导热垫圈的导热系数大于0.1W/mK。
7.根据权利要求3所述的芯片封装结构，其特征在于，所述导热垫圈包括下粘附层以及设于所述下粘附层上的导热主体层。
8.根据权利要求7所述的芯片封装结构，其特征在于，所述导热主体层的材料为柔性硅胶。
9.根据权利要求7所述的芯片封装结构，其特征在于，所述下粘附层贴合在所述电路基板上。
10.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片的顶部与所述封装平板的底部之间具有空隙。
11.根据权利要求1所述的芯片封装结构，其特征在于，所述密封围坝的横截面为阶梯型。
12.根据权利要求11所述的芯片封装结构，其特征在于，所述密封围坝的横截面的阶梯型呈轴对称图形。
13.根据权利要求12所述的芯片封装结构，其特征在于，阶梯型的横截面中，台阶的高度从密封围坝的外侧向所述芯片方向逐渐递减。
14.根据权利要求11或12所述的芯片封装结构，其特征在于，阶梯型的横截面中，台阶具有两个。
15.根据权利要求11所述的芯片封装结构，其特征在于，所述封装平板的侧壁抵在所述阶梯型的横截面的上层最外侧台阶的侧壁，底部抵在所述阶梯型的横截面的上层最外侧台阶的相邻台阶的顶部。
16.根据权利要求12所述的芯片封装结构，其特征在于，所述电路基板的侧壁抵在所述阶梯型的横截面的下层最外侧台阶的侧壁，顶部抵在所述阶梯型的横截面的下层最外侧台阶的相邻台阶的底部。
17.根据权利要求1所述的芯片封装结构，其特征在于，所述密封围坝的内侧壁与所述电路基板侧壁和所述封装平板侧壁粘合。
18.根据权利要求1所述的芯片封装结构，其特征在于，所述封装平板采用透光材料制成。
19.根据权利要求18所述的芯片封装结构，其特征在于，所述封装平板具有窗口区域和非窗口区域；所述非窗口区域的所述透光材料表面形成有遮光层。
20.根据权利要求19所述的芯片封装结构，其特征在于，所述遮光层对所述透光材料表面采用丝网印刷涂黑处理得到。
21.根据权利要求19所述的芯片封装结构，其特征在于，所述芯片为发光二极管芯片；所述发光二极管芯片的发光区域对应所述窗口区域。
22.根据权利要求21所述的芯片封装结构，其特征在于，所述窗口区域的中心偏离所述封装平板的中心。
23.根据权利要求1所述的芯片封装结构，其特征在于，所述电路基板为硬质电路基板；硬质电路基板的材料为氮化铝；硬质电路基板的导热率大于160W/mK，膨胀系数为4～4.6E-6/K，密度为3～5g/cm3。
24.根据权利要求1所述的芯片封装结构，其特征在于，还包括：一强制对流结构，设置于所述电路基板的底面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910358610.1A CN110137335A (zh) | 2019-04-30 | 2019-04-30 | 一种芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910358610.1A CN110137335A (zh) | 2019-04-30 | 2019-04-30 | 一种芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110137335A true CN110137335A (zh) | 2019-08-16 |
Family
ID=67575796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910358610.1A Pending CN110137335A (zh) | 2019-04-30 | 2019-04-30 | 一种芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110137335A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111599745A (zh) * | 2020-06-01 | 2020-08-28 | 中国电子科技集团公司第十三研究所 | 太赫兹二极管电路装配板及其制备方法 |
-
2019
- 2019-04-30 CN CN201910358610.1A patent/CN110137335A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111599745A (zh) * | 2020-06-01 | 2020-08-28 | 中国电子科技集团公司第十三研究所 | 太赫兹二极管电路装配板及其制备方法 |
| CN111599745B (zh) * | 2020-06-01 | 2022-12-06 | 中国电子科技集团公司第十三研究所 | 太赫兹二极管电路装配板及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3736366B2 (ja) | 表面実装型発光素子およびそれを用いた発光装置 | |
| US7923831B2 (en) | LED-based light source having improved thermal dissipation | |
| US7276739B2 (en) | Low thermal resistance light emitting diode | |
| TW560045B (en) | Surface mountable optocoupler package | |
| KR102363258B1 (ko) | 만곡된 리드 프레임 상에 장착된 led들 | |
| JP2007180227A (ja) | 光半導体装置およびその製造方法 | |
| WO2012034332A1 (zh) | 一种带有冷却装置的led集成结构 | |
| KR20080030584A (ko) | 반도체 발광 장치 패키지 구조 | |
| WO2008139752A1 (ja) | 発光素子及びその製造方法 | |
| JP6029188B2 (ja) | Ｌｅｄパッケージ及びその製造方法 | |
| CN210956638U (zh) | 一种埋入式传感unitma芯片封装结构 | |
| CN110137335A (zh) | 一种芯片封装结构 | |
| CN110165035B (zh) | 一种半导体二极管芯片封装结构的制作方法 | |
| KR101210477B1 (ko) | 발광 다이오드 패키지 및 그 제조방법 | |
| KR100764461B1 (ko) | 버퍼층을 갖는 반도체 패키지 | |
| TWI385824B (zh) | 光源裝置 | |
| TW201407748A (zh) | 發光二極體燈條 | |
| CN113826201B (zh) | 一种led发光装置 | |
| CN107785475B (zh) | 发光装置复合基板及具有该发光装置复合基板的led模组 | |
| CN110379784B (zh) | 一种半导体封装结构 | |
| US20110233583A1 (en) | High-power led package | |
| CN101556034B (zh) | 光源装置 | |
| US8278677B2 (en) | Light emitting diode lamp with low thermal resistance | |
| CN214956884U (zh) | 一种led发光装置 | |
| CN210110834U (zh) | 一种芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |