CN110165035B - 一种半导体二极管芯片封装结构的制作方法 - Google Patents

一种半导体二极管芯片封装结构的制作方法 Download PDF

Info

Publication number
CN110165035B
CN110165035B CN201910073332.5A CN201910073332A CN110165035B CN 110165035 B CN110165035 B CN 110165035B CN 201910073332 A CN201910073332 A CN 201910073332A CN 110165035 B CN110165035 B CN 110165035B
Authority
CN
China
Prior art keywords
layer
chip
metal
heat sink
metal heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910073332.5A
Other languages
English (en)
Other versions
CN110165035A (zh
Inventor
张娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Shilihe New Material Technology Co ltd
Original Assignee
Zhejiang Shilihe New Material Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Shilihe New Material Technology Co Ltd filed Critical Zhejiang Shilihe New Material Technology Co Ltd
Priority to CN201910073332.5A priority Critical patent/CN110165035B/zh
Publication of CN110165035A publication Critical patent/CN110165035A/zh
Application granted granted Critical
Publication of CN110165035B publication Critical patent/CN110165035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种半导体二极管芯片封装结构的制作方法,包括如下步骤:将金属热沉焊接在封装支架,并固定芯片点位;安装芯片的封装支架送入回流炉进行回流焊接;用进行芯片正负极和封装支架上金属管脚连接,将金属管脚焊接在封装支架上;进行芯片表面的半球硅胶的点胶,并安装反光杯和负透镜的整体连接结构。进一步提供了新型的半导体二极管芯片封装形式,避免传统封装中的诸多问题同时提高了芯片的出光量。

Description

一种半导体二极管芯片封装结构的制作方法
技术领域
本发明涉及半导体二极管领域,具体为一种半导体二极管芯片封装结构及其制作方法。
背景技术
在半导体二极管领域,LED作为重要的光电子二极管,LED技术正逐步取代传统照明技术和荧光技术进入到照明领域,同时LED芯片也因其同时具备电子器件的特性,除了照明应用,更开辟了许多全新的应用领域,在对流明值得更高追求和对产业制造成本的不断压缩的过程中,发光二极管的倒装应用,已被普遍认为是行业趋势,倒装发光二极管芯片是利于大电流来获取更高的流明值,并用热沉更接近半导体有源区的焊接方式来改善芯片的热传导,传统的正装结构LED技术被慢慢淘汰,取而代之的是可靠性更好,流明密度更大的倒装结构的LED技术,在倒装二极管芯片焊接过程中因为电极面朝下,芯片与焊接点的对准是需要更精准的封装设备投入,而且同平面、小间隔的正负电极排布,在焊接中也容易出现焊料互溢导致的芯片短路。
同时现有的半导体二极管芯片的封装过程中大多采用环氧树脂的封装方式,半导体二极管芯片内通过硅胶滴胶的方式进行固晶,而在硅胶的滴胶过程中产生的荧光粉的沉降使得封装效果参差不齐,LED的出光效果难以得到很好的控制,倒装结构的LED灯在进行芯片正负极连接时,连接线路过长,容易影响封装的准确性。
发明内容
为了克服现有技术方案的不足,本发明提供一种半导体二极管芯片封装结构及其制作方法,能有效的解决背景技术提出的问题。
本发明解决其技术问题所采用的技术方案是:
一种半导体二极管芯片封装结构及其制作方法,包括半导体二极管芯片、封装支架以及安装在封装支架上的反光杯,反光杯的内底部的封装支架表面中间上焊接有金属热沉,所述半导体二极管芯片安装在金属热沉上,所述封装支架表面两端设置有金属管脚,且所述金属管脚的一端通过点焊层连接在封装支架上,所述金属管脚的另一端延伸入金属热沉中,所述金属热沉内部设置有电性孔,且所述半导体二极管芯片通过穿过电性孔的内键合线连接在金属管脚上,所述半导体二极管芯片表面设置有半球硅胶,所述半球硅胶和反光杯之间设置有负透镜,位于半球硅胶的顶部的负透镜中设置有半球真空腔,所述半球真空腔的顶部设置有平面荧光粉层,且所述平面荧光分层顶部设置有和负透镜一体连接的顶封弧面。
进一步地,所述负透镜和反光杯的接触面上设置有银反射层。
进一步地,所述金属热沉上表面设置有环形凹槽,所述反光杯底部通过透明封胶层和封装支架的上表面连接固定。
进一步地,所述半导体二极管芯片包括蓝宝石衬底,所述蓝宝石衬底上设置有方形的封装绝缘层,所述封装绝缘层内部的蓝宝石衬底上填充有若干个主芯片单元,且相邻的所述主芯片单元之间设置有细缝槽,所述主芯片单元包括第一金属盘,所述第一金属盘一侧设置有第二金属盘,所述第二金属盘和第一金属盘之间设置有环形绝缘层,相邻的两个主芯片单元上的第二金属盘安装位置相反,所述环形绝缘层的两端连接在封装绝缘层上,所述细缝槽中设置有连接桥,所述连接桥上设置有微芯片。
进一步地,所述主芯片单元还包括和蓝宝石衬底的表面接触的导电薄膜层,所述导电薄膜层上设置有第一电致层,所述第一电致层上设置有半导体层,所述半导体层上设置有第二电致层,所述第二电致层和第一金属盘之间设置有缓冲层,所述封装绝缘层向内平铺在第一电致层和第一金属盘之间,且所述导电薄膜层和第二电致层之间通过导电微片欧姆连接,且所述导电微片连接在第二金属盘上,所述环形绝缘层内向平铺在导电微片和半导体层的接触面。
本发明还提供了一种半导体二极管芯片封装结构的制作方法,包括如下步骤:
S100、将金属热沉焊接在封装支架,并固定芯片点位。
S200、安装芯片的封装支架送入回流炉进行回流焊接。
S300、用进行芯片正负极和封装支架上金属管脚连接,将金属管脚焊接在封装支架上。
S400、进行芯片表面的半球硅胶的点胶,并安装反光杯和负透镜的整体连接结构。
进一步地,在步骤S100中包括如下步骤:
S101.在焊接金属热沉之前,将芯片在金属热沉上的位置进行预安装,后在芯片的正负极键合点位置进行点位,且所述点位位置位于金属热沉环形凹槽的外圈表面;
S102.并在金属热沉顶部表面的点位上进行电性孔的冲孔,同时进行金属热沉的侧面的冲孔,使得电性孔连通;
S103.将金属管脚的一端安装在金属热沉的侧面冲孔中,将内键合线分别焊接在芯片的正负极上。
S104.将芯片固定在弧形凹槽的内圈中间,进行芯片和金属热沉之间的点焊固定。。
进一步地,在步骤S200步骤中,对金属热沉和封装支架的点焊中,点涂的焊料面积在金属热沉被压片后约占芯片面积的7/10。
进一步地,在步骤S400中,存在以下步骤:
S401、将反光杯底部套装在金属热沉上,且使得金属热沉在反光杯底部中心位置;
S402、用点胶机在芯片表面进行半球硅胶的点胶;
S403、待半球硅胶冷却定性后,进行负透镜和反光杯塑型,同时在负透镜和反光杯之间接触面填充银反射面,并使得负透镜和反光杯顶部保持水平;
S403、在负透镜顶部设置有金属半球体,待热融状的负透镜冷却成形后,取出金属半球体;
S404、进行荧光粉层的制备,被将荧光粉层嵌入负透镜的顶部,再进行荧光粉层顶部的顶封弧面和负透镜顶部的融合,在融合的同时抽空金属半球体形成的空腔内部的空气。
与现有技术相比,本发明的有益效果是:
本发明中在进行半导体二极管芯片的封装过程中,将芯片的正负极和内键合线的连接设置在金属热沉上的电性孔中,并通过导热胶电性孔中的密封,从而固定内键合线和金属管脚的连接结构,在进行高效的电子传输的过程中,产生的热量也能够被快速的进行传导,通过反光杯、负透镜、平面荧光粉层和顶封弧面替代一般的环氧树脂的封装形式,提高正向出光量的同时,使得出光更加柔和,使得平面荧光粉层替代硅胶和荧光粉混合滴胶固封半导体二极管芯片的形式,在灯光投射效果的控制上更加简单,同时可避免荧光粉和硅胶混合滴胶时产生的荧光粉沉降问题。
附图说明
为了克服现有技术方案的不足,本发明提供一种半导体二极管芯片结构及其灯具发光组件,能有效的解决背景技术提出的问题。
本发明解决其技术问题所采用的技术方案是:
一种半导体二极管芯片结构及其灯具发光组件,包括半导体二极管芯片、半导体二极管芯片的封装结构以及焊接封装结构的基板,所述半导体二极管芯片包括蓝宝石衬底,所述蓝宝石衬底上设置有方形的封装绝缘层,所述封装绝缘层内部的蓝宝石衬底上填充有若干个主芯片单元,且相邻的所述主芯片单元之间设置有细缝槽,所述主芯片单元包括第一金属盘,所述第一金属盘一侧设置有第二金属盘,所述第二金属盘和第一金属盘之间设置有环形绝缘层,相邻的两个主芯片单元上的第二金属盘安装位置相反,所述环形绝缘层的两端连接在封装绝缘层上,所述细缝槽中设置有连接桥,所述连接桥上设置有微芯片。
进一步地,所述主芯片单元还包括和蓝宝石衬底的表面接触的导电薄膜层,所述导电薄膜层上设置有第一电致层,所述第一电致层上设置有半导体层,所述半导体层上设置有第二电致层,所述第二电致层和第一金属盘之间设置有缓冲层,所述封装绝缘层向内平铺在第一电致层和第一金属盘之间,且所述导电薄膜层和第二电致层之间通过导电微片欧姆连接,且所述导电微片连接在第二金属盘上,所述环形绝缘层内向平铺在导电微片和半导体层的接触面。
进一步地,所述导电微片将第一电致层、半导体层和第二电致层分割成若干个条形阵列,且所述条形阵列相对应的蓝宝石衬底上设置有抛线微棱镜,半导体层包括电子提取层、PN节层和空穴传输层。
进一步地,在所述条形阵列中的PN节层包括P型接触层和N形接触层,其中相邻的两个主芯片单元的第一个主芯片单元的PN节层中的P型接触层和第二个主芯片单元的PN节层中的N型接触层通过连接桥连接在一起。
进一步地,所述导电微片和第一电致层接触处设置有微孔,且所述微孔依次穿过半导体层、第二电致层、导电薄膜层和缓冲层。
进一步地,所述基板包括铝基层,所述铝基层上表面和下表面均设置有沟槽,所述铝基层上覆着有导热层,且所述铝基层和导热层之间通过沟槽键合有陶瓷膜层,所述导热层表面覆着有介电质层,且所述介电质层表面覆着有铜箔层,所述铝基层的底部覆着有PI膜层,所述介电质层和铜箔层之间设置有金线,且所述金线的两端设置有贴盘。
进一步地,所述陶瓷膜层和导热层之间通过导热胶粘粘,且所述导热胶填充到沟槽中,且所述导热胶填充到沟槽中,且所述半导体二极管芯片由封装结构封装后通过焊接连接在基板的铜箔层的正负极上。
进一步地,所述封装结构包括封装支架以及安装在封装支架上的反光杯,反光杯的内底部的封装支架表面中间上焊接有金属热沉,所述半导体二极管芯片安装在金属热沉上,所述封装支架表面两端设置有金属管脚,且所述金属管脚的一端通过点焊层连接在封装支架上,所述金属管脚的另一端延伸入金属热沉中,所述金属热沉内部设置有电性孔,且所述半导体二极管芯片通过穿过电性孔的内键合线连接在金属管脚上,所述半导体二极管芯片表面设置有半球硅胶,所述半球硅胶和反光杯之间设置有负透镜,位于半球硅胶的顶部的负透镜中设置有半球真空腔,所述半球真空腔的顶部设置有平面荧光粉层,且所述平面荧光分层顶部设置有和负透镜一体连接的顶封弧面。
进一步地,本发明还提供了一种半导体二极管芯片的灯具发光组件,包括安装座,以及螺旋咬合在安装座上的套环片,所述基板设置在安装座上,所述安装座底部设置有筒型散热翅片,所述筒型散热翅片中间设置有圈层槽,所述圈层槽内部安装有微型电扇,所述套环片和筒型散热翅片接触的表面设置有贯穿槽。
进一步地,位于圈层槽和套环片之间的筒型散热翅片呈密封状态。
与现有技术相比,本发明的有益效果是:
(1)本发明的结构形式采用倒装结构的半导体二极管芯片结构,封装绝缘层以及设置封装绝缘层中的主芯片单元的结构形式为整体的俯视结构图,通过分割的形式将一个整体的半导体二级管芯片分割成若干个更小的芯片形式,从而有效的控制单个主芯片单元的发光效率;
(2)本发明通过环形绝缘层使得第一金属盘和第二金属盘完全隔离,相邻的两个主芯片单元上的第二金属盘安装位置相反,即第二金属盘分别设置在相邻两个主芯片单元的左右两侧,从而在相邻的两个主芯片单元的内部形成相反电流导向,分割的主芯片单元通过细缝槽中设置有连接桥进行桥接,并通过设置在连接桥上的微芯片控制相邻两个主芯片单元的电子流动,从而两个主芯片单元的相互激励,进一步的提高主芯片单元的发光效率。
(3)本发明通过在缓冲层和第二电致层的接触面设置银反射面,用来降低缓冲层和第二电致层的吸光效应,使得半导体层产生的光能够尽可能的通过蓝宝石衬底投射出,所述封装绝缘层向内平铺在第一电致层和第一金属盘之间,所述导电薄膜层和第二电致层之间通过导电微片欧姆连接,且所述导电微片连接在第二金属盘上,所述环形绝缘层内向平铺在导电微片和半导体层的接触面。
(4)本发明中配合灯具组件,进行半导体二极管的高效散热,微型电扇将空气从贯穿槽中抽入,流入密封状态形成的导流通道中,并从筒型散热翅片的中间排出,同时微型电扇同时抽取导流通道底部的筒型散热翅片的空气,使得空气沿筒型散热翅片的表面流动,从而通过筒型散热翅片进行有效的导热降温。
附图说明
图1为本发明的半导体二极管芯片结构示意图;
图2为本发明的半导体二极管芯片剖面结构示意图;
图3为本发明的半导体二极管芯片半导体层剖面结构示意图;
图4为本发明的半导体二极管芯片连接桥连接结构示意图;
图5为本发明的半导体二极管芯片和封装支架连接结构示意图;
图6为本发明的等具组件立体结构示意图;
图7为本发明的半导体二极管芯片封装结构示意图;
图8为本发明的半导体二极管芯片安装基板结构示意图;
图9为本发明的半导体二极管安装基板中的铝基板立体;
图10为本发明的封装结构工艺流程框图;
图11为本发明的封装结构点胶工艺流程框图。
图中标号:
1-蓝宝石衬底;2-封装绝缘层;3-主芯片单元;4-细缝槽;5-连接桥;6-微芯片;7-条形阵列;8-基板;9-安装座;10-封装结构;12-半导体二极管芯片;
301-第一金属盘;302-第二金属盘;303-环形绝缘层;304-导电薄膜层;305-第一电致层;306-半导体层;307-缓冲层;308-导电微片;309-抛线微棱境;310-第二电致层;311-微孔;
3061-电子提取层;3062-PN节层;3063-空穴传输层;30621-P型接触层;30622-N型接触层;
801-铝基层;802-沟槽;803-导热层;804-陶瓷膜层;805-介电质层;806-铜箔层;807-PI膜层;808-金线;809-贴盘;
901-安装座;902-筒型散热翅片;903-圈层槽;904-微型电扇;905-贯穿槽;
1002-封装基板;1003-反光杯;1004-金属热沉;1005-金属管脚;1006-电性孔;1007-内键合线;1008-半球硅胶;1009-负透镜;1010-半球真空腔;1011-平面荧光粉层;1012-顶封弧面;1013-银反射层;1014-环形凹槽;1015-透明封胶层。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1至图9所示,本发明提供了一种半导体二极管芯片结构,所述半导体二极管芯片12包括蓝宝石衬底1,所述蓝宝石衬底1上设置有方形的封装绝缘层2,所述封装绝缘层2内部的蓝宝石衬底2上填充有若干个主芯片单元3,且相邻的所述主芯片单元3之间设置有细缝槽4,其中,该结构形式采用倒装结构的半导体二极管芯片结构,封装绝缘层2以及设置封装绝缘层2中的主芯片单元3的结构形式为整体的俯视结构图,通过分割的形式将一个整体的半导体二级管芯片分割成若干个更小的芯片形式,从而有效的控制单个主芯片单元3的发光效率。
本发明中的所述主芯片单元3包括第一金属盘301,所述第一金属盘301一侧设置有第二金属盘302,且所述第一金属盘301和第二金属盘302存在适应性高度差,第二金属盘302和第一金属盘301之间设置有环形绝缘层303,所述环形绝缘层303的两端连接在封装绝缘层2上,通过环形绝缘层303使得第一金属盘301和第二金属盘302完全隔离,相邻的两个主芯片单元3上的第二金属盘302安装位置相反,即第二金属盘302分别设置在相邻两个主芯片单元3的左右两侧,从而在相邻的两个主芯片单元3的内部形成相反电流导向,分割的主芯片单元3通过细缝槽4中设置有连接桥5进行桥接,并通过设置在连接桥5上的微芯片6控制相邻两个主芯片单元3的电子流动,从而两个主芯片单元3的相互激励,进一步的提高主芯片单元3的发光效率。
其中主芯片单元3还包括和蓝宝石衬底1的表面接触的导电薄膜层304,导电薄膜层304采用导电性能更好的石墨烯结构,其中石墨烯结构的导电薄膜层304提供了半导体二极管两者之间高性能的导电性,石墨烯具有高透光性,同时石墨烯的柔性也便于在半导体二极管的柔性衬底的制作,同时节省在半导体二极管中的生产成本。
在导电薄膜层304上设置有第一电致层305,所述第一电致层305 上设置有半导体层306,所述半导体层306上设置有第二电致层310,所述第二电致层310和第一金属盘301之间设置有缓冲层307,其中第一电致层305和导电薄膜层304组合成半导体层306的导电基体,进行半导体306中的电子传递和复合,且导电薄膜层304和第一电致层305的组合厚度在3-4μm之间,同时为了提高半导体层306的自身导电率,同时扩展电流,第二电致层310和缓冲层307的组合厚度在4-5μm,其中缓冲层在1-2μm之间,从而第一金属盘301和第二金属盘302产生的适应性高度差为导电薄膜层304、第一电致层305、第二电致层306和缓冲层307的高度综合产生,而由于在蓝宝石衬底1和导电薄膜层304进行剥离时的技术误差,以及第一电致层305、第二电致层306和缓冲层307压覆时产生的高度差都将形成第一金属盘301和第二金属盘302的适应性高度差。
通过在缓冲层307和第二电致层310的接触面设置银反射面,用来降低缓冲层307和第二电致层310的吸光效应,使得半导体层306产生的光能够尽可能的通过蓝宝石衬底1投射出,所述封装绝缘层2向内平铺在第一电致层305和第一金属盘301之间,所述导电薄膜层304和第二电致层310之间通过导电微片308欧姆连接,且所述导电微片308连接在第二金属盘302上,所述环形绝缘层303内向平铺在导电微片308和半导体层306的接触面。
其中导电微片308将第一电致层305、半导体层306和第二电致层310分割成若干个条形阵列7,并通过导电微片308连接相邻的条形阵列7中的前一个条形阵列7中的第一电致层305和后一个条形阵列7中的第二电致层310,并形成欧姆连接。
且所述条形阵列7相对应的蓝宝石衬底1上设置有抛线微棱镜309,被导线微片308电性隔断的条形阵列7中的半导体层306产生的投射光将通过蓝宝石衬底1上的抛线微棱境309投射,而在半导体层306产生光,光的投射是混乱的,光的散射效应较为严重,使得半导体二极管的投射效率不高,而通过抛线微棱境309将聚集半导体层306产生的投射光,并以凹凸透镜的形式进行二次投射,在最后的环氧树脂封装的光路下显得更加柔和,光效也更好。
本发明中的半导体层306包括电子提取层3061、PN节层3062和空穴传输层3063,在所述条形阵列7中的PN节层3062包括P型接触层30621和N形接触层30622,在对相对独立的主芯片单元3进行电性连接时,其中相邻的两个主芯片单元3的第一个主芯片单元3的PN节层3062中的P型接触层30621和第二个主芯片单元3的PN节层3062中的N型接触层30622通过连接桥5连接在一起,在主芯片单元通电工作时,半导体层306中的N型接触层30622中产生的电子无法完全迅速的填充至P型接触层30621的空穴中,N型接触层30622中产生的电子被连接桥5所导流,流向相邻的条形阵列7的中的P型接触层,并通过微芯片6的对电场的应力释放,使得介电电场减弱,同时激励PN节层中的P型接触和N型接触的电子空穴结合效率,提高了外量子效率,从而增加半导体层306中电场接触面积,增加半导体层306的出光效率,进而提高相邻的主芯片单元3的条形阵列7连接处的蓝宝石衬底1上的侧边出光率。
本发明中的所述导电微片308和第一电致层305接触处设置有微孔311,且所述微孔311依次穿过半导体层306、第二电致层310、导电薄膜层304和缓冲层307。
本发明中的所述基板8包括铝基层801,所述铝基层801上表面和下表面均设置有沟槽802,所述铝基层801上覆着有导热层803,且所述铝基层801和导热层803之间通过沟槽802键合有陶瓷膜层804,所述导热层803表面覆着有介电质层805,且所述介电质层805表面覆着有铜箔层806,所述铝基层801的底部覆着有PI膜层807,所述介电质层805和铜箔层806之间设置有金线808,且所述金线808的两端设置有贴盘809。
通过铝基层801和陶瓷膜层804通过沟槽802的键合安装,增大铝基层801和陶瓷膜层804之间的接触面积,同时通过陶瓷膜层804本身的高效导热性质进行快速的热传递,导热层803为高纯度氮化铝的绝缘高导热材料。
其中陶瓷膜层804和导热层803之间通过导热胶粘粘,且所述导热胶填充到沟槽802中,且所述导热胶填充到沟槽802中,且所述半导体二极管芯片12由封装结构10封装后通过焊接连接在基板8的铜箔层806的正负极上。
本发明中的安装座9,以及螺旋咬合在安装座9上的套环片901,所述基板8设置在安装座901上,且所述基板8上的电性接触点通过导线焊接在安装座901上,所述安装座9底部设置有筒型散热翅片902,所述筒型散热翅片902中间设置有圈层槽903,所述圈层槽903内部安装有微型电扇904,所述套环片901和筒型散热翅片902接触的表面设置有贯穿槽905,在半导体二极管芯片工作时,产生的热量传递至套环片901上,通过套环片901同时传递至筒型散热翅片902上,通过筒型散热翅片902本身的接触面积进行有效的散热,而当热量达到一定程度时,位于筒型散热翅片902中的微型电扇904工作,而位于圈层槽903和套环片901之间的筒型散热翅片902呈密封状态,从而在基板8的四周形成导流通道,微型电扇904将空气从贯穿槽905中抽入,流入密封状态形成的导流通道中,并从筒型散热翅片902的中间排出,同时微型电扇904同时抽取导流通道底部的筒型散热翅片902的空气,使得空气沿筒型散热翅片902的表面流动,从而通过筒型散热翅片902进行有效的导热降温。
进一步补充说明的是,包括半导体二极管芯片12、封装支架1002以及安装在封装支架1002上的反光杯1003,反光杯1003的内底部的封装支架表面中间上焊接有金属热沉1004,所述半导体二极管芯片12安装在金属热沉1004上,所述封装支架1002表面两端设置有金属管脚1005,且所述金属管脚1005的一端通过点焊层连接在封装支架1002上,所述金属管脚1005的另一端延伸入金属热沉1004中,所述金属热沉1004内部设置有电性孔1006,且所述半导体二极管芯片12通过穿过电性孔1006的内键合线1007连接在金属管脚1005上,所述半导体二极管芯片12表面设置有半球硅胶1008,所述半球硅胶1008和反光杯1003之间设置有负透镜1009,位于半球硅胶1008的顶部的负透镜1009中设置有半球真空腔1010,所述半球真空腔1010 的顶部设置有平面荧光粉层1011,且所述平面荧光分层1011顶部设置有和负透镜1009一体连接的顶封弧面1012。
本发明中在进行半导体二极管芯片12的封装过程中,将芯片的正负极和内键合线1007的连接设置在金属热沉1004上的电性孔1006中,并通过导热胶电性孔中的密封,从而固定内键合线1007和金属管脚1005的连接结构,在进行高效的电子传输的过程中,产生的热量也能够被快速的进行传导,通过反光杯1003、负透镜1009、平面荧光粉层10011和顶封弧面1012替代一般的环氧树脂的封装形式,提高正向出光量的同时,使得出光更加柔和,使得平面荧光粉层1011替代硅胶和荧光粉混合滴胶固封半导体二极管芯片的形式,在灯光投射效果的控制上更加简单,同时可避免荧光粉和硅胶混合滴胶时产生的荧光粉沉降问题。
补充说明的是,在负透镜1009设置的半球真空腔1010也解决了使用空气腔中的光量损耗问题,半导体二极管芯片12通过负透镜1009和半球真空腔1010的传导,使得芯片光源和平面荧光粉层之间的距离增加,而负透镜1009也会将芯片光源的投射光线以垂直的角度射入平面荧光粉层,降低芯片光源的朗伯形分布。
其中所述负透镜1009和反光杯1003的接触面上设置有银反射层1013,通过银反射层1013对负透镜1009的反射光进行二级反射,提高半导体二极管芯片的正向出光量。
本发明中在金属热沉1004上表面设置有环形凹槽1014,能够提供半导体二极管芯片在环形凹槽1014中的良好定位,使得半导体二极管芯片能够准确的固定在金属热沉1004的中心,环形凹槽1014能够在焊接时提供多余过盈焊料的接收。
所述反光杯1003底部通过透明封胶层1015和封装支架1002的上表面连接固定。
实施例2:
如图10所示,本发明中还提供了一种半导体二极管芯片封装制作方法,包括如下步骤:
S100、将金属热沉焊接在封装支架,并固定芯片点位。
S200、安装芯片的封装支架送入回流炉进行回流焊接,进行回流焊时,回流炉中的温度快速升温至预热温度,然后继续升温至焊料的熔化温度,产生熔融反应,最后进行快速的降温。
S300、用进行芯片正负极和封装支架上金属管脚连接,将金属管脚焊接在封装支架上。
S400、进行芯片表面的半球硅胶的点胶,并安装反光杯和负透镜的整体连接结构。
其中在步骤S100中包括如下步骤:
S101、在焊接金属热沉之前,将芯片在金属热沉上的位置进行预安装,后在芯片的正负极键合点位置进行点位,且所述点位位置位于金属热沉环形凹槽的外圈表面;
在使用封装支架之前,将封装支架放置在真空烤箱中烘烤,同时为了保证封装支架的整体性能,温度不超过100℃,烘烤时间为30分钟左右,在进行点涂焊料时,点胶机的针孔选在在0.2mm左右,且每次的芯片固定在金属热沉表面,均通过工业CCD相机进行位置的检测,确保半导体二极管芯片固定在金属热沉的中间位置,且在半导体二极管芯片点焊完成后,通过平压进行半导体二极管芯片的压实,确保焊料平铺;
S102、并在金属热沉顶部表面的点位上进行电性孔的冲孔,同时进行金属热沉的侧面的冲孔,使得电性孔连通;
S103、将金属管脚的一端安装在金属热沉的侧面冲孔中,将内键合线分别焊接在芯片的正负极上。
S104、将芯片固定在弧形凹槽的内圈中间,进行芯片和金属热沉之间的点焊固定。
在步骤S200步骤中,对金属热沉和封装支架的点焊中,点涂的焊料面积在金属热沉被压片后约占芯片面积的7/10,可以保证回流焊之后焊料和半导体二极管芯片之间既能形成一层较薄的焊料层,同时通过在金属热沉的表面设置的环形凹槽也能在压平半导体二极管芯片时,进行一定程度的焊料吸收,放置较多的焊料对半导体二极管芯片在压片操作中产生较大的位置变化,导致的热沉中心偏移,使得焊料连接平整的同时,避免焊料进入电性孔中,保证了电性孔和焊料层的相对绝缘性。
在回流焊结束后,向电性孔中注入绝缘导热胶,对内键合线和金属管脚在金属热沉中的连接部分进行固定,同时固定金属管脚的安装角度,同时在对半导体二极管芯片进行正负极和封装支架上的金属管脚的连接时,一般采用金丝球机进行焊线,内键合线的直径在20-25μm之间,且正负极一般各需要两根线进行连接焊线,保证大电流输入时不会被熔断,同时也可以减少使用过程中内键合线脱落导致半导体二极管芯片断路的问题。
在步骤S400中,存在以下步骤:
S401、将反光杯底部套装在金属热沉上,且使得金属热沉在反光杯底部中心位置;
S402、用点胶机在芯片表面进行半球硅胶的点胶;
S403、待半球硅胶冷却定性后,进行负透镜和反光杯塑型,同时在负透镜和反光杯之间接触面填充银反射面,并使得负透镜和反光杯顶部保持水平;
S403、在负透镜顶部设置有金属半球体,待热融状的负透镜冷却成形后,取出金属半球体;
而在负透镜和反光杯塑型时,将软化的负透镜填充在反光杯和金属半球之间,同时预先在反光杯内壁上涂覆银反射面,在放入金属半球体时,在金属半球体的表面覆着光学膜,待负透镜冷却定性后,光学膜也贴合在金属半球体形成的负透镜内腔中;
S404、进行荧光粉层的制备,被将荧光粉层嵌入负透镜的顶部,再进行荧光粉层顶部的顶封弧面和负透镜顶部的融合,在融合的同时抽空金属半球体形成的空腔内部的空气;
在封装的过程中,不将荧光分层融入半球硅胶中进行点胶,而是通过在负透镜的顶部设置荧光分层,一方面能够避免在半球形硅胶的点胶过程中出现的荧光粉沉降问题,同时通过半导体二极管芯片发出的光能够有效的投射至平面荧光粉层,从而发出更加柔和的白光,同时由于在金属半球体形成的半球真空腔内壁上设置有光学膜,从而能够进行理想白光的滤光,增强和改变白光的偏振、投射,并减少光在负透镜中的反射,通过负透镜的反射光也会通过银反射层进行进一步的发射,从而提高封装结构整体的光亮程度;
进一步说明的是,在进行平面荧光粉层的制备时,可直接进行透明硅胶和荧光粉按比例混合,并荧光粉的使用浓度需要根据半导体二级管芯片的发光量和效率决定,从而对于高光亮的半导体二级管芯片采用的荧光粉量在0.3-0.4g/cm2,进行荧光粉和硅胶的搅拌时,时间不宜过长,10-12分钟左右,并通过点胶机进行荧光粉层和硅胶混合物的模塑成形,固化后呈平面盘状。
本发明还提供了一种半导体二极管芯片的基板的生产工艺,其特征在于:包括如下步骤
S1000、进行铝基层的开料和陶瓷膜层与铝基层的键合,在陶瓷膜层和铝基层的键合过程中,在铝基表面非沟槽部位进行定位涂胶,在陶瓷膜层和铝基层压合时,接触位置的导热胶将溢出至沟槽中,从而对沟槽进行导热胶的填充,避免了导热胶的在铝基层表面全涂过程中产生的边缘溢出,影响其铝基板后续的封装;
S2000、对铝基层和陶瓷膜层的组合整体进行干膜线路覆面,并进行导热层、介电质层和铜箔层的覆着,采用1OZ厚度的电解铜箔,其中介电至层的厚度控制在2.5mil-10mil,在进行导热层的制备时,减去玻璃布的添加步骤,并加入硅胶粉填充剂;
S3000、铝基层表面刻蚀以及定位打靶,并进行黑色防焊和白色防焊,在进行打靶的过程中,进行7个定位孔打靶,并使用1.6mm的钻头,并且定位孔位置错开沟槽的角锋;
黑色防焊使用250#网板进行印刷,油墨厚度控制在5-9μm,并且烘烤时间不低于20分钟,少于30分钟,白色防焊,使用90#网板进行印刷,油墨厚度控制在35-40μm之间,烘烤时间30分钟左右,后进行三段式升温烘烤,三段升温梯度分别为110℃、130℃和160℃,烘烤时间梯度为20-25分钟、20-30分钟和35-40分钟,且在黑色防焊比白色防焊的开窗大单边0.15mm;
S4000、对定位打靶处进行化金,并进行金线引导线的钻孔,进行V-CUT后加铝框封装,在进行化金时,Au厚度在3-5U,Ni厚度控制在120-150U。
优选的是,在步骤S1000中,在铝基层上下表面均等间距抛槽,且铝基层上表面和下表面的抛出的沟槽空间上相互垂直,即在铝基层的上表明沿长度方向进行抛槽,在铝基层的下表面沿宽度方向进行沟槽的抛槽,选择导热率10-12w/mk的铝基板,且铝基板的厚度在3-4mm之间的铝基板,并在抛槽的过程中对铝基板上下表面进行0.2-0.3mm的整体抛层,使得铝基板表面粗糙度增加从而怎大和陶瓷膜层的结合,提高接触性导热触点。
优选的是,在步骤S2000中,导热层和介电质层均通过导热胶进行粘粘,铜箔层通过压合粘附。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (3)

1.一种半导体二极管芯片封装结构的制作方法,其特征在于:包括如下步骤:
S100、将金属热沉焊接在封装支架,并固定芯片点位;
S200、安装芯片的封装支架送入回流炉进行回流焊接;
S300、用进行芯片正负极和封装支架上金属管脚连接,将金属管脚焊接在封装支架上;
S400、进行芯片表面的半球硅胶的点胶,并安装反光杯和负透镜的整体连接结构;
在步骤S100中包括如下步骤:
S101、在焊接金属热沉之前,将芯片在金属热沉上的位置进行预安装,后在芯片的正负极键合点位置进行点位,且所述点位位置位于金属热沉环形凹槽的外圈表面;
S102、并在金属热沉顶部表面的点位上进行电性孔的冲孔,同时进行金属热沉的侧面的冲孔,使得电性孔连通;
S103、将金属管脚的一端安装在金属热沉的侧面冲孔中,将内键合线分别焊接在芯片的正负极上;
S104、将芯片固定在弧形凹槽的内圈中间,进行芯片和金属热沉之间的点焊固定。
2.根据权利要求1所述的一种半导体二极管芯片封装结构的制作方法,其特征在于:在步骤S200步骤中,对金属热沉和封装支架的点焊中,点涂的焊料面积在金属热沉被压片后占芯片面积的7/10。
3.根据权利要求1所述的一种半导体二极管芯片封装结构的制作方法,其特征在于:在步骤S400中,存在以下步骤:
S401、将反光杯底部套装在金属热沉上,且使得金属热沉在反光杯底部中心位置;
S402、用点胶机在芯片表面进行半球硅胶的点胶;
S403、待半球硅胶冷却定性后,进行负透镜和反光杯塑型,同时在负透镜和反光杯之间接触面填充银反射面,并使得负透镜和反光杯顶部保持水平;
S403、在负透镜顶部设置有金属半球体,待热融状的负透镜冷却成形后,取出金属半球体;
S404、进行荧光粉层的制备,被将荧光粉层嵌入负透镜的顶部,再进行荧光粉层顶部的顶封弧面和负透镜顶部的融合,在融合的同时抽空金属半球体形成的空腔内部的空气。
CN201910073332.5A 2018-05-29 2018-05-29 一种半导体二极管芯片封装结构的制作方法 Active CN110165035B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910073332.5A CN110165035B (zh) 2018-05-29 2018-05-29 一种半导体二极管芯片封装结构的制作方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910073332.5A CN110165035B (zh) 2018-05-29 2018-05-29 一种半导体二极管芯片封装结构的制作方法
CN201810530705.2A CN108777264B (zh) 2018-05-29 2018-05-29 一种半导体二极管芯片封装结构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201810530705.2A Division CN108777264B (zh) 2018-05-29 2018-05-29 一种半导体二极管芯片封装结构

Publications (2)

Publication Number Publication Date
CN110165035A CN110165035A (zh) 2019-08-23
CN110165035B true CN110165035B (zh) 2020-07-24

Family

ID=64027961

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810530705.2A Active CN108777264B (zh) 2018-05-29 2018-05-29 一种半导体二极管芯片封装结构
CN201910073332.5A Active CN110165035B (zh) 2018-05-29 2018-05-29 一种半导体二极管芯片封装结构的制作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810530705.2A Active CN108777264B (zh) 2018-05-29 2018-05-29 一种半导体二极管芯片封装结构

Country Status (1)

Country Link
CN (2) CN108777264B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786540B (zh) * 2019-01-24 2021-07-23 南通沃特光电科技有限公司 一种led封装结构及其封装方法
CN112259659A (zh) * 2019-07-22 2021-01-22 深圳市聚飞光电股份有限公司 半导体封装器件、发光装置及半导体集成电路的制作方法
CN114188462A (zh) * 2021-11-30 2022-03-15 深圳市华星光电半导体显示技术有限公司 显示装置及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102185090A (zh) * 2011-03-29 2011-09-14 晶科电子(广州)有限公司 一种采用cob封装的发光器件及其制造方法
CN102227012A (zh) * 2011-06-28 2011-10-26 复旦大学 一种色温均匀的高显色性能白光led
CN203631605U (zh) * 2013-11-21 2014-06-04 中国计量学院 一种倒装led封装结构
CN106784258A (zh) * 2017-03-15 2017-05-31 厦门大学 晶圆级封装led

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201181704Y (zh) * 2008-03-18 2009-01-14 彭红村 一种led封装结构及包含该led封装结构的远距离照射结构
KR20130102296A (ko) * 2012-03-07 2013-09-17 삼성전자주식회사 발광소자 실장용 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102185090A (zh) * 2011-03-29 2011-09-14 晶科电子(广州)有限公司 一种采用cob封装的发光器件及其制造方法
CN102227012A (zh) * 2011-06-28 2011-10-26 复旦大学 一种色温均匀的高显色性能白光led
CN203631605U (zh) * 2013-11-21 2014-06-04 中国计量学院 一种倒装led封装结构
CN106784258A (zh) * 2017-03-15 2017-05-31 厦门大学 晶圆级封装led

Also Published As

Publication number Publication date
CN110165035A (zh) 2019-08-23
CN108777264A (zh) 2018-11-09
CN108777264B (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
US11543081B2 (en) LED assembly with omnidirectional light field
JP4123105B2 (ja) 発光装置
US7607801B2 (en) Light emitting apparatus
JP5203528B2 (ja) 発光モジュール、光源装置、液晶表示装置および発光モジュールの製造方法
US8304279B2 (en) Light emitting diode package having anodized insulation layer and fabrication method therefor
KR101621811B1 (ko) Led광원 및 그 제조 방법
TWI655791B (zh) 發光二極體裝置與其製作方法
CN110165035B (zh) 一种半导体二极管芯片封装结构的制作方法
TWI387139B (zh) An optical semiconductor device, and an optical semiconductor device
US20120043886A1 (en) Integrated Heat Conductive Light Emitting Diode (LED) White Light Source Module
TWI452742B (zh) 發光二極體封裝結構及其製造方法
TW201516541A (zh) 整合背光單元
JP2010251805A (ja) 照明装置
JP2013062416A (ja) 半導体発光装置およびその製造方法
CN107845722A (zh) 一种led车灯导热封装结构、led车灯及制造方法
CN201904368U (zh) 一种硅基板集成有功能电路的led表面贴装结构
CN113053864B (zh) 一种半导体双层阵列倒装封装结构及其封装方法
CN101476710A (zh) 发光器件
US8692274B2 (en) Light emitting diode package structure
JP4010340B2 (ja) 発光装置
CN102842668B (zh) 一种均温板上直接封装芯片的结构及其制作方法
JP2017050106A (ja) 発光装置
JP2017050344A (ja) 発光装置
JP2017050108A (ja) 発光装置
TWI336966B (en) Led package with uniform color phase

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200617

Address after: 311800 No. 471, Hongqi village, Ciwu Town, Zhuji City, Shaoxing City, Zhejiang Province

Applicant after: Zhejiang Shilihe New Material Technology Co.,Ltd.

Address before: 101104, Beijing, Tongzhou District, Zhang Town, Beijing Village (New Real Estate Development Co., Ltd.) 2 building 157 room

Applicant before: BEIJING JINGYI TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A manufacturing method of semiconductor diode chip package structure

Effective date of registration: 20220726

Granted publication date: 20200724

Pledgee: Ciwu sub branch of Zhejiang Zhuji Rural Commercial Bank Co.,Ltd.

Pledgor: Zhejiang Shilihe New Material Technology Co.,Ltd.

Registration number: Y2022980011209

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20230803

Granted publication date: 20200724

Pledgee: Ciwu sub branch of Zhejiang Zhuji Rural Commercial Bank Co.,Ltd.

Pledgor: Zhejiang Shilihe New Material Technology Co.,Ltd.

Registration number: Y2022980011209

PC01 Cancellation of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A Manufacturing Method for Semiconductor Diode Chip Packaging Structure

Effective date of registration: 20230823

Granted publication date: 20200724

Pledgee: Zhejiang Zhuji Rural Commercial Bank Co.,Ltd.

Pledgor: Zhejiang Shilihe New Material Technology Co.,Ltd.

Registration number: Y2023980053368

PE01 Entry into force of the registration of the contract for pledge of patent right