CN110136635A - 一种阵列基板、显示面板及显示装置 - Google Patents

Abstract

本公开提供了一种阵列基板、显示面板及显示装置，单个第一多路分配器中的开关晶体管采用栅极开叉设计且共用位于之间的第二电极，相对于现有技术中的多路分配器可以节省空间，且压缩在第二方向所占空间。将多个第一多路分配器在第一方向排列构成第一多路分配器组，可以压缩在第一方向的所占空间。在第一多路分配器组中，在第一方向排列的开关晶体管共用第一子栅部，同时在第一方向排列的开关晶体管共用第二子栅部，这样可以相对节省在第一方向所占空间。因此，在多路分配器组件中设置多个第一多路分配器组，可以压缩较大空间，减小多路分配器组件所占面积，有利于实现窄边框设计。

Description

一种阵列基板、显示面板及显示装置

技术领域

本发明涉及显示技术领域，尤指一种阵列基板、显示面板及显示装置。

背景技术

为了提高显示装置的显示效果，越来越多的人开始将注意力投向显示装置的窄边框设计，尤其是对于用于大屏幕户外显示的拼接屏，窄边框显示装置可以有效降低拼接屏中拼接缝的宽度，显著提高整体的显示效果。

现有技术对于窄边框显示器的制作通常时通过压缩边框处的元件尺寸的方式，这样不仅压缩比例有限，而且会提高工艺的要求，降低生产良率，同时产品的性能也会受到一定的影响。

因此，如何在保持原有的下边框处各元件性能的情况下，压缩下边框处的尺寸达到窄边框的效果，是本领域亟需解决的技术问题。

发明内容

本发明实施例提供一种阵列基板、显示面板及显示装置，用以压缩边框尺寸。

本发明实施例提供了一种阵列基板，所述阵列基板分为显示区和包围所述显示区的非显示区，所述显示区包括沿第一方向延伸的多条数据线，所述非显示区包括多路分配器组件；

所述多路分配器组件包括：多个多路分配器，以及至少两条选择信号线；

每个所述多路分配器包括与各所述选择信号线一一对应的多个开关晶体管；在每个所述多路分配器中，各所述开关晶体管的栅极与对应的所述选择信号线电连接，各所述开关晶体管的第一电极与一一对应的一条所述数据线电连接，各所述开关晶体管的第二电极与同一条信号输入线电连接；

所述多路分配器组件包括多个第一多路分配器组，所述第一多路分配器组包括沿所述第一方向排列的至少两个第一多路分配器；各所述第一多路分配器中，各所述开关晶体管的栅极均至少包括相互电连接的第一子栅部和第二子栅部；

在各所述第一多路分配器组中，与同一所述选择信号线电连接的各所述开关晶体管中，各所述第一子栅部通过同一第一栅极走线与所述选择信号线电连接，各所述第二子栅部通过同一第二栅极走线与所述选择信号线电连接。

在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，在所述第一多路分配器组中，各所述第一多路分配器位于各所述选择信号线的同一侧；

与同一所述选择信号线电连接的各所述开关晶体管中，各所述第一子栅部通过同一所述第一栅极走线串联，且各所述第二子栅部通过同一所述第二栅极走线串联，所述第一栅极走线和所述第二栅极走线在靠近所述选择信号线的端部串联后与同一根所述选择信号线电连接。

在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，在所述第一多路分配器组中，各所述第一多路分配器在所述第一方向上对齐排列；所述第一栅极走线和所述第二栅极走线均为直线走线。

在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述多路分配器组件还包括多个第二多路分配器组；所述第二多路分配器组包括至少一个第二多路分配器，所述第二多路分配器中的各所述开关晶体管的栅极仅为一个条形栅极。

在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，在所述第一方向上，所述第一多路分配器中的各所述开关晶体管的长度为L1；在所述第一方向上，所述第二多路分配器中的各所述开关晶体管的长度为L2；

N*L1＝L2；其中，N为所述第一多路分配器中的各所述开关晶体管的栅极包含的子栅部个数。

在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第二多路分配器中的各所述开关晶体管的沟道宽长比等于所述第一多路分配器中的各所述开关晶体管的沟道宽长比。

在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第二多路分配器组与所述第一多路分配器组在第二方向交替排列，所述第二方向与所述第一方向相互垂直。

在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，仅各所述第一多路分配器组在所述第二方向排列，所述第二方向与所述第一方向相互垂直。

在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，各所述第一多路分配器组中均包含两个所述第一多路分配器。

在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述选择信号线为两个；每个所述多路分配器包括两个所述开关晶体管；或，

所述选择信号线为三个；每个所述多路分配器包括三个所述开关晶体管。

在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述第一多路分配器组中各所述第一多路分配器电连接的各所述信号输入线相邻排列。

在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，一个所述第一多路分配器中，各所述开关晶体管沿第二方向排列，且各所述开关晶体管的有源层相互连接构成一体结构，所述第二方向与所述第一方向相互垂直；

相邻的所述第一多路分配器的有源层之间相互断开，所述数据线和所述信号输入线在所述有源层断开位置处设置绕线。

在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，具有所述多路分配器组件的所述非显示区的至少部分边缘为曲边、圆角、倒角或切口。

另一方面，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述阵列基板。

另一方面，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。

本发明有益效果如下：

本发明实施例提供的一种阵列基板、显示面板及显示装置，单个第一多路分配器中的开关晶体管采用栅极开叉设计且共用了位于之间的第二电极，相对于现有技术中的多路分配器可以节省空间，且压缩了在第二方向所占空间。将多个第一多路分配器在第一方向排列构成第一多路分配器组，可以压缩在第一方向的所占空间。并且，在第一多路分配器组中，与同一选择信号线电连接的各开关晶体管中，各第一子栅部通过同一第一栅极走线与选择信号线电连接，即在第一方向排列的开关晶体管共用第一子栅部，同时各第二子栅部通过同一第二栅极走线与选择信号线电连接，即在第一方向y排列的开关晶体管共用第二子栅部，这样可以相对节省在第一方向所占空间。因此，在多路分配器组件中设置多个第一多路分配器组，可以压缩较大空间，减小多路分配器组件所占面积，有利于实现窄边框设计。

附图说明

图1为现有技术中显示面板的结构示意图；

图2为现有技术中多路分配器的一种结构示意图；

图3为本发明实施例提供的阵列面板中多路分配器组件的第一多路分配器的一种结构示意图；

图4为本发明实施例提供的阵列面板中多路分配器组件包含第一多路分配器的一种结构示意图；

图5为本发明实施例提供的阵列面板中多路分配器组件包含第一多路分配器的另一种结构示意图；

图6为本发明实施例提供的阵列面板中多路分配器组件中第一多路分配器的另一种结构示意图；

图7为本发明实施例提供的阵列面板中多路分配器组件的一种结构示意图；

图8为本发明实施例提供的阵列面板中多路分配器组件中包含第二多路分配器的一种结构示意图；

图9为本发明实施例提供的阵列面板中多路分配器组件中包含第二多路分配器的另一种结构示意图；

图10为本发明实施例提供的阵列面板中多路分配器组件的另一种结构示意图；

图11为本发明实施例提供的阵列面板中多路分配器组件的另一种结构示意图；

图12为本发明实施例提供的显示面板的结构示意图；

图13为本发明实施例提供的显示装置的结构示意图。

具体实施方式

目前，显示有的阵列基板中，在一侧的非显示区例如下边框(border)处，如图1所示，一般会包括：多路分配器组件Demux、测试开关组件VT SW、数据信号扇区走线Fanout A、驱动芯片IC和柔性电路板焊盘FPC Pad等元件。

多路分配器组件Demux包括多个多路分配器01和至少两条选择信号线SW，图2示出了一个多路分配器01与两条选择信号线SW1和SW2的一种连接方式，多路分配器01包括：与选择信号线SW1对应电连接的开关晶体管T1，与选择信号线SW2对应电连接的开关晶体管T2，每个开关晶体管T1(T2)的栅极与对应的选择信号线SW1(SW2)电连接，第一电极(一般为源极)与对应的数据线D1(D2)电连接，第二电极(一般为漏极)与同一条信号输入线S1电连接。信号输入线S1一般电连接扇出走线和测试信号线。

上述两种多路分配器01的结构，在y方向占用较大的空间，不利于窄边框设计。

针对现有技术中多路分配器结构占用较大空间的问题，本发明实施例提供了一种阵列基板、显示面板及显示装置。为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的阵列基板、显示面板及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

附图中各部件的形状和大小不反应真实比例，目的只是示意说明本发明内容。

本发明实施例提供了一种阵列基板，阵列基板分为显示区和包围显示区的非显示区，显示区包括沿第一方向y延伸的多条数据线Dn(n＝1、2……)，非显示区包括多路分配器组件Demux；

如图3至图6所示，多路分配器组件Demux包括：多个多路分配器，以及至少两条选择信号线SWm(m＝1、2……)；

每个多路分配器包括与各选择信号线SWm一一对应的多个开关晶体管Tm(m＝1、2……)；在每个多路分配器中，各开关晶体管Tm的栅极与对应的选择信号线SWm电连接，各开关晶体管Tm的第一电极与一一对应的一条数据线Di(i＝1、2……)电连接，各开关晶体管Tm的第二电极与同一条信号输入线Sk(k＝1、2……)电连接；信号输入线Sk一般电连接扇出走线和测试信号线；

多路分配器组件Demux包括多个第一多路分配器组100，第一多路分配器组100包括沿第一方向y排列的至少两个第一多路分配器110；各第一多路分配器110中，如图3所示，各开关晶体管Tm的栅极均至少包括相互电连接的第一子栅部Gma和第二子栅部Gmb；

如图4至图6所示，在各第一多路分配器组100中，与同一选择信号线SWm电连接的各开关晶体管Tm中，各第一子栅部Gma通过同一第一栅极走线Gm1与选择信号线SWm电连接，各第二子栅部Gmb通过同一第二栅极走线Gm2与选择信号线SWm电连接。

具体地，在本发明实施例提供的上述阵列基板中，单个第一多路分配器110中的开关晶体管采用栅极开叉设计，如图3所示，开关晶体管T1的栅极开叉设计，具有第一子栅部G1a和第二子栅部G1b，相对于如图2所示的多路分配器01虽然占用一部分第二方向x的空间，但可以压缩在第一方向y所占空间。将多个第一多路分配器110在第一方向y排列构成第一多路分配器组100，可以压缩在第二方向x的所占空间。并且，在第一多路分配器组100中，与同一选择信号线SWm电连接的各开关晶体管Tm中，各第一子栅部Gma通过同一第一栅极走线Gm1与选择信号线SWm电连接，即在第一方向y排列的开关晶体管Tm共用第一子栅部Gma，同时各第二子栅部Gmb通过同一第二栅极走线Gm2与选择信号线SWm电连接，即在第一方向y排列的开关晶体管Tm共用第二子栅部Gmb，这样可以相对节省在第一方向y所占空间。

基于此，在多路分配器组件Demux中设置多个第一多路分配器组100，可以压缩较大空间，减小多路分配器组件Demux所占面积，有利于实现窄边框设计。

可选地，在本发明实施例提供的上述阵列基板中，如图4至图6所示，在第一多路分配器组100中，各第一多路分配器110位于各选择信号线SWm的同一侧；

与同一选择信号线SWm电连接的各开关晶体管Tm中，各第一子栅部Gma通过同一第一栅极走线Gm1串联，且各第二子栅部Gmb通过同一第二栅极走线Gm2串联，第一栅极走线Gm1和第二栅极走线Gm2在靠近选择信号线SWm的端部串联后与同一根选择信号线SWm电连接。

具体地，将第一多路分配器组100中，各第一多路分配器110设置在各选择信号线SWm的同一侧，这样就可以将与同一选择信号线SWm电连接的各第一子栅部Gma先通过第一栅极走线Gm1串联，各第二子栅部Gmb先通过第二栅极走线Gm2串联，之后将第一栅极走线Gm1和第二栅极走线Gm2在靠近选择信号线SWm的端部串联后与选择信号线SWm电连接。这样可以简化布线方式，省去远离选择信号线SWm的各开关晶体管Tm的第一子栅部Gma和第二子栅部Gmb之间的串联线，压缩第一多路分配器组100中各第一多路分配器110在第一方向y的间隙距离，提高在第一方向y的空间利用率。

具体地，在图4中，第一多路分配器组100中的两个第一多路分配器110和110'位于两条选择信号线SW1和SW2的上侧；与选择信号线SW1电连接的开关晶体管T1和T1'中，第一子栅部G1a和G1a'通过同一第一栅极走线G11串联，且各第二子栅部G1b和G1b'通过同一第二栅极走线G12串联，第一栅极走线G11和第二栅极走线G12在靠近选择信号线SW1的端部串联后与选择信号线SW1电连接；与选择信号线SW2电连接的开关晶体管T2和T2'中，第一子栅部G2a和G2a'通过同一第一栅极走线G21串联，且各第二子栅部G2b和G2b'通过同一第二栅极走线G22串联，第一栅极走线G21和第二栅极走线G22在靠近选择信号线SW2的端部串联后与选择信号线SW2电连接。

具体地，在图5中，第一多路分配器组100中的三个第一多路分配器110、110'和110”均位于两条选择信号线SW1和SW2的上侧；与选择信号线SW1电连接的开关晶体管T1、T1'和T1”中，第一子栅部G1a、G1a'和G1a”通过同一第一栅极走线G11串联，且各第二子栅部G1b、G1b'和G1b”通过同一第二栅极走线G12串联，第一栅极走线G11和第二栅极走线G12在靠近选择信号线SW1的端部串联后与选择信号线SW1电连接；与选择信号线SW2电连接的开关晶体管T2、T2'和T2”中，第一子栅部G2a、G2a'和G2a”通过同一第一栅极走线G21串联，且各第二子栅部G2b、G2b'和G2b”通过同一第二栅极走线G22串联，第一栅极走线G21和第二栅极走线G22在靠近选择信号线SW2的端部串联后与选择信号线SW2电连接。

具体地，在图6中，第一多路分配器组100中的两个第一多路分配器110和110'位于三条选择信号线SW1、SW2和SW3的上侧；与选择信号线SW1电连接的开关晶体管T1和T1'中，第一子栅部G1a和G1a'通过同一第一栅极走线G11串联，且各第二子栅部G1b和G1b'通过同一第二栅极走线G12串联，第一栅极走线G11和第二栅极走线G12在靠近选择信号线SW1的端部串联后与选择信号线SW1电连接；与选择信号线SW2电连接的开关晶体管T2和T2'中，第一子栅部G2a和G2a'通过同一第一栅极走线G21串联，且各第二子栅部G2b和G2b'通过同一第二栅极走线G22串联，第一栅极走线G21和第二栅极走线G22在靠近选择信号线SW2的端部串联后与选择信号线SW2电连接；与选择信号线SW3电连接的开关晶体管T3和T3'中，第一子栅部G3a和G3a'通过同一第一栅极走线G31串联，且各第二子栅部G3b和G3b'通过同一第二栅极走线G32串联，第一栅极走线G31和第二栅极走线G32在靠近选择信号线SW3的端部串联后与选择信号线SW3电连接。

可选地，在本发明实施例提供的上述阵列基板中，如图4至图6所示，在第一多路分配器组100中，各第一多路分配器110在第一方向y上对齐排列；第一栅极走线Gm1和第二栅极走线Gm2均为直线走线。

具体地，在第一多路分配器组100中的各第一多路分配器110在第一方向y上对齐排列，可以压缩第一多路分配器组100在第二方向x的尺寸，提高在第二方向x的空间利用率。之后，将第一栅极走线Gm1和第二栅极走线Gm2均设置为沿着第一方向y延伸的直线走线，可以简化布线复杂度，有利于图案制作。

可选地，在本发明实施例提供的上述阵列基板中，如图4和图6所示，各第一多路分配器组100中可以均包含两个第一多路分配器110和110'；或者，如图5所示，各第一多路分配器组100中也可以均包含三个第一多路分配器110、110'和110”。

具体地，第一多路分配器组100中包含的第一多路分配器110的个数越多，多路分配器组件Demux在第二方向x方向所占用的空间越小，而在第一方向y上所占用的空间越多，可以根据实际设计需要设置第一多路分配器组100包含的第一多路分配器110的数量。

可选地，在本发明实施例提供的上述阵列基板中，如图4和图5所示，选择信号线SWm可以为两个SW1和SW2；每个多路分配器包括两个开关晶体管T1和T2，以实现将同一信号输入线Sk上的信号分时传送到两条数据线Di上。具体地，第一多路分配器110用以实现在选择信号线SW1导通开关晶体管T1时，将信号输入线S1上的电信号传输到数据线D1上，在选择信号线SW2导通开关晶体管T2时，将信号输入线S1上的电信号传输到数据线D2上；第一多路分配器110'用以实现在选择信号线SW1导通开关晶体管T1'时，将信号输入线S2上的电信号传输到数据线D3上，在选择信号线SW2导通开关晶体管T2'时，将信号输入线S2上的电信号传输到数据线D4上；第一多路分配器110”用以实现在选择信号线SW1导通开关晶体管T1”时，将信号输入线S3上的电信号传输到数据线D5上，在选择信号线SW2导通开关晶体管T2”时，将信号输入线S3上的电信号传输到数据线D6上。

或者，可选地，在本发明实施例提供的上述阵列基板中，如图6所示，选择信号线SWm(m＝1、2……)可以为三个SW1、SW2和SW3；每个多路分配器包括三个开关晶体管T1、T2和T3，以实现将同一信号输入线Sk上的信号分时传送到三条数据线Di上。具体地，第一多路分配器110用以实现在选择信号线SW1导通开关晶体管T1时，将信号输入线S1上的电信号传输到数据线D1上，在选择信号线SW2导通开关晶体管T2时，将信号输入线S1上的电信号传输到数据线D2上，在选择信号线SW3导通开关晶体管T3时，将信号输入线S1上的电信号传输到数据线D3上；第一多路分配器110'用以实现在选择信号线SW1导通开关晶体管T1'时，将信号输入线S2上的电信号传输到数据线D4上，在选择信号线SW2导通开关晶体管T2'时，将信号输入线S2上的电信号传输到数据线D5上，在选择信号线SW3导通开关晶体管T3'时，将信号输入线S2上的电信号传输到数据线D6上。

可选地，在本发明实施例提供的上述阵列基板中，如图4至图6所示，第一多路分配器组100中各第一多路分配器110电连接的各信号输入线Sk一般相邻排列，同样，电连接的各数据线Di一般也相邻排列，这样方便布线和信号传输。

具体地，在图4中，第一多路分配器组100电连接相邻排列的信号输入线S1～S2，同时电连接相邻排列的数据线D1～D4；在图5中，第一多路分配器组100电连接相邻排列的信号输入线S1～S3，同时电连接相邻排列的数据线D1～D6；在图6中，第一多路分配器组100电连接相邻排列的信号输入线S1～S2，同时电连接相邻排列的数据线D1～D6。

可选地，在本发明实施例提供的上述阵列基板中，如图4至图6所示，一个第一多路分配器110中，各开关晶体管Tm沿第二方向x排列，且各开关晶体管Tm的有源层(图中填充点的框体所示)相互连接构成一体结构，第二方向x与第一方向y相互垂直；相邻的第一多路分配器110的有源层之间相互断开，数据线D和信号输入线Sk在有源层断开位置处设置绕线，以方便布线。

具体地，在同一个第一多路分配器110中，在第二方向x排列的两个开关晶体管Tm可以共用位于两者之间的第二电极，相对于单独的两个开关晶体管，可以节省在第二方向x所占用的空间。在图3至图5中，开关晶体管T1和T2共用中间的一个第二电极；在图6中，开关晶体管T1和T2共用中间的一个第二电极，开关晶体管T2和T3共用中间的一个第二电极。

可选地，在本发明实施例提供的上述阵列基板中，如图7所示，多路分配器组件Demux可以仅包含在第二方向x排列的第一多路分配器组100，第二方向x与第一方向y相互垂直。即全部多路分配器均为第一多路分配器110，这样可以最大程度的压缩在第二方向x所占用的空间。

可选地，在本发明实施例提供的上述阵列基板中，如图8和图9所示，多路分配器组件Demux还可以包括多个第二多路分配器组200；第二多路分配器组200包括至少一个第二多路分配器210，第二多路分配器210中的各开关晶体管210m的栅极210mG仅为一个条形栅极。图8示出了一个第二多路分配器组200包括一个第二多路分配器210的情况，图9示出了一个第二多路分配器组200包括两个第二多路分配器210和210'的情况，第二多路分配器组200包括的第二多路分配器210个数不做限定。

具体地，通过设置第二多路分配器组200，可以调节多路分配器组件Demux在第二方向x整体的占用空间。可以看出，减小第二多路分配器组200的数量，增大第一多路分配器组100的数量，可以在第二方向x降低多路分配器组件Demux所占用的空间。

可选地，在本发明实施例提供的上述阵列基板中，如图8所示，在第一方向y上，第一多路分配器110中的各开关晶体管Tm的长度为L1；在第一方向y上，第二多路分配器210中的各开关晶体管210m的长度为L2；

N*L1＝L2；其中，N为第一多路分配器110中的各开关晶体管Tm的栅极包含的子栅部Gma和Gmb个数。

一般来说，各开关晶体管Tm的栅极包含两个子栅部Gma和Gmb，此时，为了保证第一多路分配器110中的各开关晶体管Tm与第二多路分配器210中的各开关晶体管210m的性能相同，L2＝2*L1。

可选地，在本发明实施例提供的上述阵列基板中，如图8所示，第二多路分配器210中的各开关晶体管210m的沟道宽长比等于第一多路分配器110中的各开关晶体管Tm的沟道宽长比。具体地，第一多路分配器110中的各开关晶体管Tm的沟道宽长比为第一子栅部Gma和第二子栅部Gmb的宽长比之和，第二多路分配器210中的各开关晶体管210m的沟道宽长比为栅极210mG的宽长比，在子栅部Gma(Gmb)和栅极210mG在第二方向x的宽度一致的情况下，子栅部Gma(Gmb)第一方向y的的长度的二倍等于栅极210mG的长度。

可选地，在本发明实施例提供的上述阵列基板中，如图10和图11所示，第二多路分配器组200与第一多路分配器组100可以在第二方向x交替排列，第二方向x与第一方向y相互垂直，这样可以压缩在第二方向x所占用的空间。

可选地，在本发明实施例提供的上述阵列基板中，具有多路分配器组件Demux的非显示区的至少部分边缘为曲边、圆角、倒角或切口。具体地，可以根据设置曲边、圆角、倒角或切口的边缘所缺失的面积，设计不同尺寸的多路分配器组件Demux，以满足边框设计需求。

基于同一发明构思，本发明实施例还提供了一种如图12所示的显示面板，包括本发明实施例提供的上述阵列基板1，该显示面板可以为：液晶显示面板、有机电致发光显示面板、等离子体显示面板等任何包含阵列基板的显示面板。该显示面板可以是刚性的显示面板也可以是柔性的显示面板，图12中仅示出了刚性的显示面板，但本申请对此不做限制。该显示面板的实施可以参见上述阵列基板的实施例，重复之处不再赘述。

基于同一发明构思，本发明实施例还提供了一种如图13所示的显示装置，包括本发明实施例提供的上述显示面板2。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述显示面板的实施例，重复之处不再赘述。

本发明实施例提供的上述阵列基板、显示面板及显示装置，单个第一多路分配器中的开关晶体管采用栅极开叉设计且共用了位于之间的第二电极，相对于现有技术中的多路分配器可以节省空间，且压缩了在第二方向所占空间。将多个第一多路分配器在第一方向排列构成第一多路分配器组，可以压缩在第一方向的所占空间。并且，在第一多路分配器组中，与同一选择信号线电连接的各开关晶体管中，各第一子栅部通过同一第一栅极走线与选择信号线电连接，即在第一方向排列的开关晶体管共用第一子栅部，同时各第二子栅部通过同一第二栅极走线与选择信号线电连接，即在第一方向y排列的开关晶体管共用第二子栅部，这样可以相对节省在第一方向所占空间。因此，在多路分配器组件中设置多个第一多路分配器组，可以压缩较大空间，减小多路分配器组件所占面积，有利于实现窄边框设计。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种阵列基板，其特征在于，所述阵列基板分为显示区和包围所述显示区的非显示区，所述显示区包括沿第一方向延伸的多条数据线，所述非显示区包括多路分配器组件；

所述多路分配器组件包括：多个多路分配器，以及至少两条选择信号线；

每个所述多路分配器包括与各所述选择信号线一一对应的多个开关晶体管；在每个所述多路分配器中，各所述开关晶体管的栅极与对应的所述选择信号线电连接，各所述开关晶体管的第一电极与一一对应的一条所述数据线电连接，各所述开关晶体管的第二电极与同一条信号输入线电连接；

所述多路分配器组件包括多个第一多路分配器组，所述第一多路分配器组包括沿所述第一方向排列的至少两个第一多路分配器；各所述第一多路分配器中，各所述开关晶体管的栅极均至少包括相互电连接的第一子栅部和第二子栅部；

在各所述第一多路分配器组中，与同一所述选择信号线电连接的各所述开关晶体管中，各所述第一子栅部通过同一第一栅极走线与所述选择信号线电连接，各所述第二子栅部通过同一第二栅极走线与所述选择信号线电连接。

2.如权利要求1所述的阵列基板，其特征在于，在所述第一多路分配器组中，各所述第一多路分配器位于各所述选择信号线的同一侧；

与同一所述选择信号线电连接的各所述开关晶体管中，各所述第一子栅部通过同一所述第一栅极走线串联，且各所述第二子栅部通过同一所述第二栅极走线串联，所述第一栅极走线和所述第二栅极走线在靠近所述选择信号线的端部串联后与同一根所述选择信号线电连接。

3.如权利要求2所述的阵列基板，其特征在于，在所述第一多路分配器组中，各所述第一多路分配器在所述第一方向上对齐排列；所述第一栅极走线和所述第二栅极走线均为直线走线。

4.如权利要求1所述的阵列基板，其特征在于，所述多路分配器组件还包括多个第二多路分配器组；所述第二多路分配器组包括至少一个第二多路分配器，所述第二多路分配器中的各所述开关晶体管的栅极仅为一个条形栅极。

5.如权利要求4所述的阵列基板，其特征在于，在所述第一方向上，所述第一多路分配器中的各所述开关晶体管的长度为L1；在所述第一方向上，所述第二多路分配器中的各所述开关晶体管的长度为L2；

N*L1＝L2；其中，N为所述第一多路分配器中的各所述开关晶体管的栅极包含的子栅部个数。

6.如权利要求5所述的阵列基板，其特征在于，所述第二多路分配器中的各所述开关晶体管的沟道宽长比等于所述第一多路分配器中的各所述开关晶体管的沟道宽长比。

7.如权利要求4所述的阵列基板，其特征在于，所述第二多路分配器组与所述第一多路分配器组在第二方向交替排列，所述第二方向与所述第一方向相互垂直。

8.如权利要求1所述的阵列基板，其特征在于，仅各所述第一多路分配器组在所述第二方向排列，所述第二方向与所述第一方向相互垂直。

9.如权利要求1所述的阵列基板，其特征在于，各所述第一多路分配器组中均包含两个所述第一多路分配器。

10.如权利要求1所述的阵列基板，其特征在于，所述选择信号线为两个；每个所述多路分配器包括两个所述开关晶体管；或，

所述选择信号线为三个；每个所述多路分配器包括三个所述开关晶体管。

11.如权利要求1所述的阵列基板，其特征在于，所述第一多路分配器组中各所述第一多路分配器电连接的各所述信号输入线相邻排列。

12.如权利要求1所述的阵列基板，其特征在于，一个所述第一多路分配器中，各所述开关晶体管沿第二方向排列，且各所述开关晶体管的有源层相互连接构成一体结构，所述第二方向与所述第一方向相互垂直；

相邻的所述第一多路分配器的有源层之间相互断开，所述数据线和所述信号输入线在所述有源层断开位置处设置绕线。

13.如权利要求1所述的阵列基板，其特征在于，具有所述多路分配器组件的所述非显示区的至少部分边缘为曲边、圆角、倒角或切口。

14.一种显示面板，其特征在于，包括如权利要求1-13任一项所述的阵列基板。

15.一种显示装置，其特征在于，包括如权利要求14所述的显示面板。