CN110119374A - 应用处理器、汽车电子处理器和计算装置 - Google Patents

应用处理器、汽车电子处理器和计算装置 Download PDF

Info

Publication number
CN110119374A
CN110119374A CN201910001321.6A CN201910001321A CN110119374A CN 110119374 A CN110119374 A CN 110119374A CN 201910001321 A CN201910001321 A CN 201910001321A CN 110119374 A CN110119374 A CN 110119374A
Authority
CN
China
Prior art keywords
debugging
aggregation
root complex
interrupt
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910001321.6A
Other languages
English (en)
Inventor
李载宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110119374A publication Critical patent/CN110119374A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0778—Dumping, i.e. gathering error/state information after a fault for later diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

公开一种应用处理器、汽车电子处理器和计算装置。所述应用处理器包括：中央处理器；根复合体，在中央处理器的控制下与至少一个外部装置通信，并且当操作状态改变时生成状态改变中断；以及中断聚集和调试单元，根据状态改变中断，对与状态改变中断相关联的至少一个组件执行调试。

Description

应用处理器、汽车电子处理器和计算装置
本申请要求于2018年2月5日提交到韩国知识产权局的第10-2018-0013950号韩国专利申请的优先权，所述韩国专利申请的公开通过引用完整地包含于此。
技术领域
在此公开的实施例涉及一种半导体装置，更具体地讲，涉及一种应用处理器、汽车电子处理器和包括应用处理器的计算装置。
背景技术
处理器被配置为执行各种对象(诸如，固件、操作系统和应用)并控制外围装置。为了实现高处理速度，处理器被配置为通过诸如外围组件互连快速(PCIe)接口的高速接口与外围装置通信。
例如，处理器可被制造为包括基于PCIe的根复合体。外围装置可被制造为包括基于PCIe的交换机或端点接口。
为了实现高速已经开发了PCIe接口。然而，由于现在需要低功率设计，所以正在尝试实现低功率PCIe接口。当尝试实现低功率PCIe接口时，可能导致意外故障。
发明内容
本公开的实施例提供一种自动地调试并恢复在通信接口中导致的故障的应用处理器、汽车电子处理器以及包括应用处理器的计算装置。
根据示例性实施例，一种应用处理器包括：中央处理器；根复合体，在中央处理器的控制下与至少一个外部装置通信，并且当操作状态改变时生成状态改变中断；以及中断聚集和调试单元，根据状态改变中断，对与状态改变中断相关联的至少一个组件执行调试。
根复合体可响应于根复合体的节电状态的改变生成状态改变中断。
节电状态的改变可包括根据活动状态电源管理(ASPM)的改变。
中断聚集和调试单元可通过检查根复合体的寄存器来执行调试。
所述应用处理器还可包括：总线，与中央处理器连接，根据第一通信方案与中央处理器通信；桥，与总线连接，将第一通信方案改变为第二通信方案，其中：根复合体可包括：第一接口，根据第一通信方案与总线通信；第二接口，根据第二通信方案与桥通信。
中断聚集和调试单元可通过经由总线和第一接口检查根复合体的寄存器来执行调试。
中断聚集和调试单元可通过经由总线和根复合体检查与根复合体连接的外部装置的寄存器来执行调试。
中断聚集和调试单元可通过经由总线、桥和第二接口检查与第二接口相关联的寄存器来执行调试。
中断聚集和调试单元可根据调试结果，执行根复合体的从故障的恢复。
中断聚集和调试单元可通过根据调试结果初始化根复合体中的寄存器的值来执行从故障的恢复。
中断聚集和调试单元可通过根据调试结果经由根复合体初始化连接到根复合体的外部装置中的寄存器的值来执行从故障的恢复。
根复合体可包括锁相环，调试可包括检查锁相环是否锁相。
当锁相环没有锁相时，中断聚集和调试单元可执行用于初始化锁相环的恢复。
中断聚集和调试单元可清除状态改变中断，而不将状态改变中断发送到中央处理器。
中断聚集和调试单元可：当从根复合体接收到指定用于聚集的中断时，增加中断计数；当中断计数达到阈值时，将中断发送到中央处理器。
根据示例性实施例，一种汽车电子处理器包括：中央处理器；根复合体，在中央处理器的控制下与至少一个外部装置通信，并且生成中断；以及中断聚集和调试单元，根据中断对与中断相关联的至少一个组件执行调试。所述至少一个外部装置包括以下中的至少一个：制动控制器、转向控制器、动力传动系控制器、灯控制器、图像传感器、发动机控制器、电池控制器、雨刷控制器、安全控制器和显示控制器。
中断聚集和调试单元可根据调试结果，执行故障的恢复。
根据示例性实施例，一种计算装置包括：彼此通信的应用处理器和装置。应用处理器包括：中央处理器；根复合体，与装置通信；总线，连接中央处理器和根复合体；以及中断聚集和调试单元，通过总线与根复合体通信。装置包括：端点接口，被配置为与根复合体通信，并且中断聚集和调试单元执行根复合体和端点接口的调试。
中断聚集和调试单元可：根据指示根复合体的状态改变的状态改变中断，执行调试；响应于在根复合体与端点接口通信的同时发生的数据中断，增加中断计数；并且当中断计数达到阈值时，将中断发送到中央处理器。
所述装置可包括Wi-Fi调制解调器、固态驱动器和神经形态装置中的至少一个。
根据示例性实施例，一种应用处理器包括：中央处理器、根复合体电路以及中断和调试电路。中央处理器执行固件、操作系统或应用程序，并且具有解决第一中断的中断控制器。根复合体电路在中央处理器的控制下与外部装置通信，并且在操作状态改变时生成第二中断。中断和调试电路排他地从根复合体电路接收第二中断，并且解决第二中断而不将第二中断传送到中央处理器。
附图说明
通过参照附图对本公开的示例性实施例的详细描述，本公开的以上和其它对象和特征将变得清楚。
图1是示出根据本公开的实施例的计算装置的框图。
图2是示出根据本公开的实施例的中断聚集和调试单元的操作方法的流程图。
图3是示出中断聚集和调试单元进行操作的示例的状态图。
图4示出根复合体和端点接口的状态改变的示例。
图5示出中断聚集和调试单元执行调试和恢复的示例。
图6是示出根据本公开的实施例的中断聚集和调试单元聚集并管理中断的示例的流程图。
图7是示出根据本公开的实施例的中断聚集和调试单元执行调试、恢复和聚集处理的示例的流程图。
图8是示出图1的计算装置的应用示例的框图。
图9是示出根据本公开的另一实施例的计算装置的框图。
图10是示出根据本公开的实施例的汽车电子处理器和汽车电子装置的框图。
具体实施方式
下面，可详细和清楚地描述本公开的实施例，以达到本领域普通技术人员容易实现本公开的程度。
图1是示出根据本公开的实施例的计算装置10的框图。参照图1，计算装置10包括处理器100和装置200。处理器100可与装置200通信。处理器100可包括各种处理器(诸如，应用处理器和汽车电子处理器)中的一种。
处理器100可包括中央处理器(CPU)110、总线120、桥130、根复合体140、中断聚集和调试单元150和时钟生成器160。中央处理器110可执行各种对象(诸如，固件、操作系统和应用)。中央处理单元110可控制处理器100或装置200的组件。
中央处理器110包括第一接口111和中断控制器113。第一接口111被配置为与总线120通信。例如，第一接口111可包括AXI(高级可扩展接口)的主装置。
中断控制器113可从中断聚集和调试单元150接收第二中断IRQ2。中断控制器113可处理第二中断IRQ2。例如，中断控制器113可暂停当前操作，并且可请求中央处理器110的核来处理第二中断IRQ2。
当中央处理器110的核完整地处理了第二中断IRQ2时，中断控制器113可清除这样处理的第二中断IRQ2。中央处理器110的核可继续暂停的操作。例如，第二中断IRQ2可从中断聚集和调试单元150发送而不通过总线120。
总线120被配置为与第一接口111、桥130以及根复合体140的第一接口141通信。总线120可仲裁第一接口111、桥130以及根复合体140的第一接口141之间的通信。总线120可包括AXI总线。
桥130可将总线120的第一通信方案改变为第二通信方案。例如，第一通信方案可包括高速AXI。第二通信方案可包括低速APB(高级外围总线)。第一通信方案可支持用于数据通信的高速通信，第二通信方案可支持控制通信(诸如，设置特殊功能寄存器(SFR))。
桥130可根据第二通信方案，与根复合体140的第二接口142以及中断聚集和调试单元150的第二接口152通信。
根复合体140可通过总线120与中央处理器110通信，并且可与装置200通信。根复合体140包括第一接口141、第二接口142、控制器143、寄存器144和物理块145。
第一接口141可通过使用第一通信方案(例如，AXI)与总线120通信。第一接口141可包括AXI从接口。第一接口141可与根复合体140连接。
第二接口142可通过使用第二通信方案(例如，APB)与桥130通信。第二接口142可与控制器143连接。例如，控制器143可包括连接到根复合体140的核的输入和输出的胶合逻辑，胶合逻辑被配置为控制输入和输出。
寄存器144可包括将命令发送到根复合体140的命令寄存器、存储根复合体140中的各种组件的状态的信息的状态寄存器、存储根复合体140中的各种组件的故障信息(例如，错误日志)的故障寄存器等。
物理块145被配置为根据定义的规则与装置200交换信号。物理块145可对应于OSI(开放系统互联)的物理层。物理块145包括锁相环(PLL)146。
锁相环146可从时钟生成器160接收第二时钟CLK2。锁相环146可基于第二时钟CLK2，生成用于物理块145的参考时钟。
中断聚集和调试单元150可与总线120和桥130通信。中断聚集和调试单元150可从根复合体140接收第一中断IRQ1。第一中断IRQ1可通过不经过第一接口151和第二接口152的单独的通道被接收。
中断聚集和调试单元150可管理第一中断IRQ1。例如，中断聚集和调试单元150可根据第一中断IRQ1，对根复合体140和与根复合体140连接的装置200执行调试。中断聚集和调试单元150可将第一中断IRQ1的一部分作为第二中断IRQ2发送到中断控制器113。
中断聚集和调试单元150包括第一接口151、第二接口152和中断计数器153。第一接口151可通过使用第一通信方案(例如，AXI)与总线120通信。例如，第一接口151可包括AXI主接口。
中断聚集和调试单元150可通过总线120与根复合体140的第一接口141通信。也即是说，除了中央处理器110之外，中断聚集和调试单元150还可连接到根复合体140，并可与根复合体140通信。
第二接口152可通过使用第二通信方案(例如，APB)与桥130通信。第二接口152可被中央处理器110使用来控制中断聚集和调试单元150的设置。中断计数器153可用于对从根复合体140接收的第一中断IRQ1进行计数。例如，中断计数器153可用于对第一中断IRQ1进行计数和聚集。
时钟生成器160可生成第一时钟CLK1和第二时钟CLK2。第一时钟CLK1可被提供给处理器100的组件，诸如，中央处理器110、总线120、桥130以及中断聚集和调试单元150。第二时钟CLK2可被提供给根复合体140。第一时钟CLK1的频率可与第二时钟CLK2的频率相同或不同。
装置200可通过端点接口201与处理器100的根复合体140通信。装置200的端点接口201可包括寄存器202和物理块203。
寄存器202可包括将命令发送到端点接口201的命令寄存器、存储端点接口201的各种组件的状态的信息的状态寄存器等。
物理块203被配置为根据定义的规则与根复合体140的物理块145交换信号。物理块203可对应于OSI(开放系统互联)的物理层。物理块203包括锁相环(PLL)204。
锁相环204可从根复合体140接收时钟。锁相环204可基于从根复合体140接收的时钟，生成用于物理块203的参考时钟。
下面，将描述计算装置10的操作。中央处理器110可通过第一接口111和总线120与根复合体140的第一接口141通信。中央处理器110可通过根复合体140执行与装置200的数据通信。
中央处理器110可通过第一接口111、总线120和桥130与根复合体140的第二接口142通信。中央处理器110可通过第一接口111、总线120和桥130来控制根复合体140的设置(例如，存储在寄存器144中的设置)。
中央处理器110可通过第一接口111、总线120和桥130与中断聚集和调试单元150的第二接口152通信。中央处理器110可通过第一接口111、总线120和桥130来控制中断聚集和调试单元150的设置。
中断聚集和调试单元150可通过第一接口151和总线120与根复合体140的第一接口141通信。中断聚集和调试单元150可通过第一接口151和总线120，调试与根复合体140的核、物理块145或第一接口141相关联的状态(例如，存储在寄存器144中的信息)，并且可根据调试的结果执行恢复。
中断聚集和调试单元150可通过第一接口151、总线120、根复合体140的第一接口141和根复合体140的核，与装置200的端点接口201通信。中断聚集和调试单元150可通过第一接口151、总线120和根复合体140，调试与装置200中的端点接口201的核或物理块203相关联的状态(例如，存储在寄存器202中的信息)，并且可根据调试的结果执行恢复。
中断聚集和调试单元150可通过第一接口151、总线120和桥130，与根复合体140的第二接口142通信。中断聚集和调试单元150可通过第一接口151和总线120，调试与根复合体140的控制器143或第二接口142相关联的状态(例如，存储在寄存器144中的信息)，并且可根据调试的结果执行恢复。
例如，中断聚集和调试单元150可响应于从根复合体140发送的第一中断IRQ1执行调试。例如，中断聚集和调试单元150可被配置为响应于指示根复合体140的操作状态改变的状态改变中断或指示故障的故障中断而执行调试。
例如，中断聚集和调试单元150还可被配置为聚集第一中断IRQ1。例如，中断聚集和调试单元150可根据第一中断IRQ1来访问(或扫描)根复合体140或端点接口201，并且可执行给定的操作。
中断聚集和调试单元150可对第一中断IRQ1进行计数，并且可处理(例如，清除)第一中断IRQ1。当第一中断IRQ1被处理了给定的计数时，中断聚集和调试单元150可将第二中断IRQ2发送到中央处理器110。中断聚集和调试单元150可通过发送第二中断IRQ2来执行中断聚集，其中，第二中断IRQ2的数量少于第一中断IRQ1的数量。
例如，中断聚集和调试单元150可包括在给定的状态之间转变的状态机。例如，中断聚集和调试单元150可包括根据给定的顺序执行命令的定序器。
在用状态机或定序器实现中断聚集和调试单元150的情况下，可通过简单的程序来调节中断聚集和调试单元150的操作顺序或操作方法。因此，中断聚集和调试单元150的灵活性被提高。
图2是示出根据本公开的实施例的中断聚集和调试单元150的操作方法的流程图。参照图1和图2，在操作S110中，中断聚集和调试单元150可从根复合体140接收第一中断IRQ1。
在操作S120中，中断聚集和调试单元150可确定接收的第一中断IRQ1是否是指定用于调试的中断。例如，第一中断IRQ1可具有各种类型。第一中断IRQ1的部分类型可被指定用于中断聚集和调试单元150执行调试。
例如，指定的中断可包括指示根复合体140或端点接口201的操作状态(例如，节电模式)改变的状态改变中断。指定的中断可包括指示在根复合体140或端点接口201中发生故障的故障中断。
例如，中断聚集和调试单元150可从根复合体140的寄存器144和端点接口201的寄存器202中读取与中断相关联的寄存器。中断聚集和调试单元150可根据从寄存器读取的值确定中断的类型。
如果接收的第一中断IRQ1不是指定用于调试的中断，则中断聚集和调试单元150可执行操作S130。在操作S130中，中断聚集和调试单元150可将接收的第一中断IRQ1作为第二中断IRQ2旁路到中央处理器110。
如果接收的第一中断IRQ1是指定用于调试的中断，则中断聚集和调试单元150可执行操作S140。在操作S140中，中断聚集和调试单元150可根据接收的第一中断IRQ1，对与接收的第一中断IRQ1相关联的至少一个组件执行调试。例如，所述至少一个组件可包括根复合体140或连接到根复合体140的装置200。
例如，调试可包括检查与所述至少一个组件相关联的寄存器(例如，寄存器144或202)。寄存器可存储关于生成的中断的类型的信息或关于所述至少一个组件的操作状态的信息。中断聚集和调试单元150可通过检查寄存器，确定在所述至少一个组件中是否发生故障。
例如，在执行了调试之后，中断聚集和调试单元150可清除第一中断IRQ1而不将第一中断IRQ1发送到中央处理器110，或者可将第一中断IRQ1作为第二中断IRQ2发送到中央处理器110。
图3是示出中断聚集和调试单元150操作的示例的状态图。参照图1和图3，中断聚集和调试单元150可具有第一状态S1、第二状态S2和第三状态S3中的一种状态。
第一状态S1可以是空闲状态。当状态改变中断或故障中断没有作为第一中断IRQ1被接收时，中断聚集和调试单元150可具有第一状态S1(例如，空闲状态)。
当中断聚集和调试单元150处于第一状态S1时，可能会发生状态改变中断或故障中断作为第一中断IRQ1被接收的第一事件E1。当发生第一事件E1时，中断聚集和调试单元150可从第一状态S1切换到第二状态S2。第二状态S2可以是调试状态。
例如，中断聚集和调试单元150可在接收到状态改变中断并且经过特定时间之后，进入第二状态S2。由于中断聚集和调试单元150在特定时间期间等待，所以可确保完成根复合体140或端点接口201的状态改变和应用改变的状态的时间。
在第二状态S2下，中断聚集和调试单元150可检查与中断相关的至少一个寄存器(例如，寄存器144或202)。例如，中断聚集和调试单元150可读取存储根复合体140和端点接口201的状态信息的状态寄存器。
作为另一示例，中断聚集和调试单元150可检查根复合体140或端点接口201的存储关于故障的信息(例如，日志)的故障寄存器。中断聚集和调试单元150可根据检查结果进入第一状态S1或第三状态S3。
在第二状态S2下，当发生在根复合体140或端点接口201中不存在故障的第二事件E2时，中断聚集和调试单元150可进入第一状态S1。此外，中断聚集和调试单元150可清除状态改变中断或故障中断，而不将它发送到中央处理器110。
在第二状态S2下，当发生在根复合体140或端点接口201中存在故障的第三事件E3时，中断聚集和调试单元150可进入第三状态S3。
在第三状态S3下，中断聚集和调试单元150可执行与中断相关联的至少一个组件的恢复。例如，中断聚集和调试单元150可控制与所述至少一个组件相关联的寄存器。
例如，中断聚集和调试单元150可通过重置或初始化相关联的寄存器(例如，命令寄存器)或将特定的命令输入到相关联的寄存器(例如，命令寄存器)来执行恢复。
在第三状态S3下，当发生恢复被执行并且经过了特定时间(或给定时间)的第四事件E4时，中断聚集和调试单元150可进入第二状态S2。由于中断聚集和调试单元150在特定时间期间等待，所以可确保完成根复合体140或端点接口201的状态改变和应用改变的状态的时间。
在第二状态S2下，当故障被恢复时，中断聚集和调试单元150可清除状态改变中断或故障中断，并且可进入第一状态S1。在第二状态S2下，当故障没有被恢复时，中断聚集和调试单元150可再次进入第三状态S3。
中断聚集和调试单元150在第一状态S1至第三状态S3之间的转变可由指定用于中断聚集和调试单元150执行的命令的集合来执行。例如，命令的集合可包括读取命令、循环命令、真实命令中的分支、虚假命令中的分支、内部寄存器更新命令、修改或写入命令、修改和写入命令等。
中断聚集和调试单元150可针对指定调试的第一类型的中断，通过执行命令的集合中的第一命令来执行调试和恢复。中断聚集和调试单元150可针对指定调试的第二类型的中断，通过执行命令的集合中的第二命令来执行调试和恢复。
中断聚集和调试单元150执行的命令的集合可通过第二接口152被修改、增加或删除。中断聚集和调试单元150根据中断的类型执行的命令可通过第二接口152被修改、增加或删除。因此，中断聚集和调试单元150可关于处理器100所属的环境的改变提供高级别的灵活性。也就是说，中断聚集和调试单元150易于重构。
如上所述，中断聚集和调试单元150可通过检查寄存器，对根复合体140或端点接口201执行调试。此外，中断聚集和调试单元150可通过调节寄存器的值，对根复合体140或端点接口201执行恢复。因此，提高了处理器100和计算装置10的可靠性。
此外，当成功完成了恢复时，中断聚集和调试单元150可清除中断，而不将它发送到中央处理器110。由于没有将不必要的中断发送到中央处理器110，所以可降低中央处理器110或中断控制器113的工作负荷，确保中央处理器110的资源。
图4示出根复合体140和端点接口201的状态改变的示例。在一个实施例中，图4示出了执行基于PCIe的ASPM(Active State Power Management活动状态电源管理)的示例。活动状态电源管理(ASPM)可在没有外部装置(诸如，中央处理器110、总线120、桥130和中断聚集和调试单元150)的命令或介入的情况下，通过根复合体140与端点接口201之间的协调来执行。
例如，中央处理器110、总线120、桥130或中断聚集和调试单元150可将根复合体140和端点接口201识别为处于活动状态。当被外部组件识别为处于活动状态时，根复合体140和端点接口201可自动地(或主动地)进入节电模式。
当外部组件意图通过根复合体140或端点接口201执行数据通信时，根复合体140和端点接口201可自动地(或主动地)返回较高功率模式。也就是说，针对外部组件，活动状态电源管理可被隐藏或遮蔽。
参照图4，在第一时刻T1，根复合体140和端点接口201的状态可以是“L0”状态。在第一时刻T1，上游端口的信号(即，端点接口201的端口的信号CLKREQ#)(以下，还被称为上游端口信号CLKREQ#)可被设置为低电平。在一个实施例中，信号CLKREQ#可由上游端口信号CLKREQ#和下游端口信号CLKREQ#影响。当上游端口信号CLKREQ#和下游端口信号CLKREQ#中的至少一个被驱动为低电平时，信号CLKREQ#可以是低电平。当上游端口信号CLKREQ#和下游端口信号CLKREQ#二者具有第三状态(例如，高阻抗状态)时，信号CLKREQ#可具有高电平。在一个实施例中，信号线连接在端点接口201的上游端口与根复合体140的下游端口之间。上游端口信号CLKREQ#可以是端点接口201的上游端口的输出。下游端口信号CLKREQ#可以是根复合体140的下游端口的输出。信号CLKREQ#可以是连接在上游端口与下游端口之间的信号线的信号。在第一时刻T1，下游端口的信号(即，根复合体140的端口的信号CLKREQ#)(以下，还被称为下游端口信号CLKREQ#)可被设置为低电平或可被设置为第三状态TriState(例如，高阻抗状态)。
在第一时刻T1，由于端点接口201以低电平驱动上游端口信号CLKREQ#，所以信号CLKREQ#可具有低电平。在“L0”状态下，根复合体140的锁相环146或端点接口201的锁相环204可有效保持参考时钟REFCLK(例如，“有效”)。例如，锁相环146或204可持续生成并输出参考时钟REFCLK。
在第二时刻T2，根复合体140和端点接口201可进入“L1”状态。例如，当在特定时间期间在根复合体140和端点接口201之间没有执行通信时，根复合体140和端点接口201可进入“L1”状态。
详细地讲，根复合体140和端点接口201可进入“L1.0”状态。在第二时刻T2和第三时刻T3之间，根复合体140可将下游端口信号CLKREQ#设置为第三状态TriState(例如，高阻抗状态)。在第三时刻T3，端点接口201可将下游端口信号CLKREQ#设置为第三状态TriState(例如，高阻抗状态)。
由于根复合体140和端点接口201二者分别将上游端口信号CLKREQ#和下游端口信号CLKREQ#设置为第三状态(例如，高阻抗状态)，所以在第四时刻T4，信号CLKREQ#可转变为高电平。由于信号CLKREQ#转变为高电平，所以在第五时刻T5，根复合体140和端点接口201可经过“L1.2.入口”(“L1.2.Entry”)状态进入“L1.2.空闲”(“L1.2.Idle”)状态。
在一个实施例中，响应于根复合体140和端点接口201进入“L1.2.Entry”状态的事件或者信号CLKREQ#转变为高电平的事件，根复合体140可输出状态改变中断作为第一中断IRQ1。
响应于根复合体140和端点接口201进入“L1.2.Entry”状态的事件或者信号CLKREQ#转变为高电平的事件，根复合体140和端点接口201可停止生成参考时钟REFCLK。例如，根复合体140和端点接口201可去激活锁相环146和204。
在根复合体140和端点接口201进入“L1.2.Idle”状态之后，外部组件可能意图通过使用根复合体140或端点接口201执行数据通信。在这种情况下，根复合体140或端点接口201可通过使用信号CLKREQ#请求从“L1.2.Idle”状态返回。
在一个实施例中，在第六时刻T6，根复合体140可以以低电平驱动下游端口信号CLKREQ#。由于根复合体140以低电平驱动下游端口信号CLKREQ#，所以在第七时刻T7，信号CLKREQ#可转变为低电平。由于信号CLKREQ#转变为低电平，所以在第八时刻T8，根复合体140和端点接口201可进入“L1.2出口”(“L1.2.Exit”)状态。
在一个实施例中，响应于根复合体140和端点接口201进入“L1.2.Exit”状态的事件或信号CLKREQ#转变为低电平的事件，根复合体140可输出状态改变中断作为第一中断IRQ1。
然后，根复合体140和端点接口信号201可进入“L1.0”状态，并且可终止“L1”状态。根复合体140和端点接口201可进入用于返回“L0”状态的状态。
当根复合体140和端点接口201从“L1.2.Idle”状态进入“L1.0”状态时，根复合体140和端点接口201应生成参考时钟REFCLK。响应于根复合体140和端点接口201进入“L1.2.Exit”状态的事件或信号CLKREQ#转变为低电平的事件，根复合体140和端点接口201可激活锁相环146和204。
在一个实施例中，根复合体140和端点接口201应当在特定的时间段TL10_REFCLK_ON内生成有效参考时钟REFCLK。然而，可能会发生由于在锁相环146和204中没有完成锁相的故障而引起的参考时钟REFCLK没有生成的事件。例如，在处理器100或装置200由于环境因素(诸如，冲击、高温或低温)引起劣化的情况下，可能导致相位未在锁相环146和204之一中锁相的故障。
当没有在特定时间段TL10_REFCLK_ON内在根复合体140或端点接口201中生成参考时钟REFCLK时，根复合体140可确定发生了链路断开。根据确定的结果，根复合体140可重置根复合体140的物理块145和端点接口201的物理块203。
链路断开和物理块145和203的重置需要给定的时间。因此，链路断开和物理块145和203的重置可能导致根复合体140和端点接口201的延迟和性能的劣化。
根据本公开的实施例的中断聚集和调试单元150可响应于包括状态改变中断的第一中断IRQ1，检查根复合体140的寄存器144和端点接口201的寄存器202。例如，中断聚集和调试单元150可检查存储锁相环146和204的状态的信息的状态寄存器。
当检查到锁相环没有锁相时，中断聚集和调试单元150可重置(或初始化)锁相环146和204中的没有锁相的锁相环。例如，中断聚集和调试单元150可重置(或初始化)寄存器144和202中的与锁相环146和204相关联的命令寄存器，或者可将特定的命令值存储在命令寄存器中。
中断聚集和调试单元150可通过控制没有锁相的锁相环，恢复锁相环146和204的故障，以便尝试再次锁相。因此，即使处理器100或装置200劣化，也可确保处理器100或装置200的可靠性，并且可延长处理器100或装置200的寿命。
图5示出中断聚集和调试单元150执行调试和恢复的示例。参照图1、图4和图5，例如，当信号CLKREQ#转变为高电平时，中断聚集和调试单元150可输出第一中断IRQ1。第一中断IRQ1可包括提供根复合体140和端点接口201进入“L1.2Entry”状态的通知的状态改变中断。
在操作S210中，第一中断IRQ1可被存储在中断聚集和调试单元150的中断计数器153中。中断聚集和调试单元150可管理第一中断IRQ1的类型。当第一中断IRQ1是指示进入“L1.2Entry”状态的状态改变中断时，中断聚集和调试单元150可从中断计数器153清除第一中断IRQ1，而不将它发送到中央处理器110。
当信号CLKREQ#转变为高电平时，锁相环(例如，146)可停止生成参考时钟REFCLK。当停止生成参考时钟REFCLK时，寄存器144的存储了指示锁相环146成功锁相的信息的状态寄存器PLL_DONE可被更新以存储指示“未锁相”的高电平。
当信号CLKREQ#转变为低电平时，中断聚集和调试单元150可输出第一中断IRQ1。第一中断IRQ1可包括提供根复合体140和端点接口201终止“L1.2Idle”状态(或从“L1.2Idle”状态退出)的通知的状态改变中断。
在操作S220中，第一中断IRQ1可被存储在中断聚集和调试单元150的中断计数器153中。中断聚集和调试单元150可管理第一中断IRQ1的类型。当第一中断IRQ1是指示“L1.2Idle”状态结束的状态改变中断时，在操作S230中，中断聚集和调试单元150可检查状态寄存器PLL_DONE。
由于状态寄存器PLL_DONE存储指示“未锁相”的高电平，所以中断聚集和调试单元150可重置或初始化锁相环146或与锁相环146相关联的命令寄存器。响应于重置或初始化，在操作S240中，锁相环146可开始生成参考时钟REFCLK。
由于生成了参考时钟REFCLK，所以状态寄存器PLL_DONE可被更新以存储指示“锁相”的低电平。在操作S250中，中断聚集和调试单元150可再次检查状态寄存器PLL_DONE。
由于状态寄存器PLL_DONE存储指示“锁相”的低电平，所以在操作S260中，中断聚集和调试单元150可从中断计数器153清除第一中断IRQ1。
如上所述，根据本公开的实施例的中断聚集和调试单元150可检查锁相环146是否锁相。当锁相环146没有锁相时，中断聚集和调试单元150可允许锁相环再次尝试锁相操作。因此，可防止链路断开的发生，提高根复合体140和端点接口201的延迟和性能。
在上述实施例中，中断聚集和调试单元150被描述为针对锁相环146执行调试和恢复。然而，除了锁相环146之外，中断聚集和调试单元150可对根复合体140或端点接口201的任何其他组件执行调试和恢复。
例如，中断聚集和调试单元150可执行各种调试和恢复，诸如，对时钟和数据恢复(CDR)块的锁相成功的调试和恢复、对自动频率控制(AFC)块的控制成功的调试和恢复以及错误调试和恢复。
图6是示出根据本公开的实施例的中断聚集和调试单元150聚集并管理中断的示例的流程图。参照图1和图6，在操作S310中，中断聚集和调试单元150可接收第一中断IRQ1。
在操作S320中，中断聚集和调试单元150可确定接收的第一中断IRQ1是否是指定用于聚集(或以聚集为目标)的中断。例如，指定的中断可包括数据中断。根复合体140可在执行与端点接口201的数据通信时输出数据中断。例如，每当进行数据交换时，根复合体140可输出数据中断。
例如，中断聚集和调试单元150可通过检查(或扫描)根复合体140的寄存器144或端点接口201的寄存器202的中断寄存器来确定第一中断IRQ1的类型。
当接收的第一中断IRQ1不是指定用于聚集的中断时，在操作S330中，中断聚集和调试单元150可将第一中断IRQ1作为第二中断IRQ2旁路到中央处理器110。然后，中断聚集和调试单元150可终止与第一中断IRQ1相关联的操作。
如果接收的第一中断IRQ1是指定用于聚集的中断，则在操作S340中，中断聚集和调试单元150可增加中断计数器153的计数。在操作S350中，中断聚集和调试单元150可执行根据中断的类型定义的命令，以对根复合体140的寄存器144或端点接口201的寄存器202进行读取或写入(例如，检查)。此外，中断聚集和调试单元150可通过初始化中断寄存器的中断值来清除第一中断IRQ1。
在操作S360中，中断聚集和调试单元150可确定中断计数器153的计数是否达到了阈值。当中断计数器153的计数没有达到阈值时，中断聚集和调试单元150可终止与第一中断IRQ1相关联的操作。
当中断计数器153的计数达到阈值时，执行操作S370。在操作S370中，中断聚集和调试单元150可将第二中断IRQ2发送到中央处理器110。在操作S380中，中断聚集和调试单元150可重置计数。也就是说，中断聚集和调试单元150可聚集从根复合体140发送的数据中断，并且可将聚集的结果发送到中央处理器110。
随着在装置200和处理器100之间交换的数据量的增加，根复合体140输出的数据中断的数量可急剧增加。中央处理器110或中断控制器113独立处理急剧增加的数据中断可导致中央处理器110的工作负荷的增加。
根据本公开的实施例的中断聚集和调试单元150可被配置为聚集数据中断，并且将聚集的结果发送到中央处理器110的中断控制器113。因此，中央处理器110或中断控制器113可聚集并处理数据中断，因此降低中央处理器110的工作负荷。
图7是示出根据本公开的实施例的中断聚集和调试单元150执行调试、恢复和聚集处理的示例的流程图。参照图1和图7，在操作S410中，中断聚集和调试单元150可从根复合体140接收第一中断IRQ1。
例如，第一中断IRQ1可包括状态改变中断、故障中断或数据中断。在操作S420中，中断聚集和调试单元150可确定第一中断IRQ1是否是指定用于调试的中断。
在第一中断IRQ1是指定用于调试的中断的情况下，中断聚集和调试单元150可执行操作S430。在操作S430中，中断聚集和调试单元150可如参照图2至图5所述执行调试和恢复。
在第一中断IRQ1不是指定用于调试的中断的情况下，中断聚集和调试单元150可执行操作S440。在操作S440中，中断聚集和调试单元150可确定第一中断IRQ1是否是指定用于聚集的中断。
在第一中断IRQ1是指定用于聚集的中断的情况下，在操作S450中，中断聚集和调试单元150可执行聚集。操作S450可对应于图6的操作S340至操作S370。在第一中断IRQ1不是指定用于聚集的中断的情况下，在操作S460中，中断聚集和调试单元150可旁路第一中断IRQ1。
在图7中，示出在执行操作S430之后，执行操作S440。在这种情况下，中断聚集和调试单元150在执行操作S430之后可不清除第一中断IRQ1。可选择地，可能在执行操作S430之后，执行清除第一中断IRQ1。在这种情况下，中断聚集和调试单元150可跳过操作S440至S460。
如上所述，根据本公开的实施例的中断聚集和调试单元150可执行调试和恢复，以自动地处理状态改变中断或故障中断。此外，中断聚集和调试单元150可通过执行聚集来聚集并管理数据中断。
因此，关于在根复合体140中发生的中断，中央处理器110的工作负荷可被降低，因此，中央处理器110的资源效率可被提高。
图8是示出图1的计算装置10的应用示例的框图。参照图8，计算装置10a可包括处理器100a和装置200。处理器100a和装置200的组件与图1的处理器100和装置200的组件相同，因此，这里将不再重复对它们的描述。
与图1相比，来自图8的根复合体140的第一中断IRQ1a和IRQ1b的一部分IRQ1a可被发送到中断聚集和调试单元150，并且另一部分IRQ1b可被直接发送到中央处理器110。可通过第二接口142调节与该一部分相应的中断IRQ1a的类型和与另一部分相应的中断IRQ1b的类型。
图9是示出根据本公开的另一实施例的计算装置20的框图。例如，计算装置20可对应于智能电话、智能平板、智能电视、智能手表和可穿戴装置中的至少一个。
参照图1和图9，计算装置20包括处理器100b、装置200a、随机存取存储器21、天线22、电源管理装置23、电源装置24、显示装置25、相机26、音频输入装置27和音频输出装置28。
处理器100b可以是应用处理器。处理器100b可包括参照图1或图8所述的处理器100或100a。例如，处理器100b可包括参照图1所述的中央处理器110、总线120、桥130、根复合体140、中断聚集和调试单元150和时钟生成器160。
如同参照图1或图8所述的处理器100或100a，处理器100b可根据中断执行调试、恢复和聚集。与参照图1或图8所述的处理器100或100a不同，处理器100b还可包括音频编解码器170和视频编解码器180。
音频编解码器170可创建或存储音频数据并且可再现(或播放)音频数据。例如，音频编解码器170可对通过音频输入装置27获得的数据进行编码以创建音频数据。音频编解码器170可对由音频输入装置27创建的音频数据或存储在存储装置211a或随机存取存储器21中的音频数据进行解码，并且可通过音频输出装置28再现(或播放)解码的音频数据。
视频编解码器180可创建或播放视频数据。例如，视频编解码器180可对通过相机26获得的数据进行编码以创建视频数据。视频编解码器180可对由相机26创建的视频数据或存储在存储装置211a或随机存取存储器21中的视频数据进行解码，并且可通过显示装置25再现(或播放)解码的视频数据。
装置200a可与处理器100b通信。装置200a可包括调制解调器210a、存储装置211a和神经形态装置212a。调制解调器210a、存储装置211a和神经形态装置212a可根据参照图1至图7所述的方案与处理器100b通信。
例如，调制解调器210a、存储装置211a和神经形态装置212a中的每个可包括端点接口201，并且可通过端点接口201与处理器100b通信。处理器100b的中断聚集和调试单元150可对调制解调器210a、存储装置211a和神经形态装置212a中的每个的端点接口201执行调试和恢复。
调制解调器210a可通过天线22与外部装置通信。例如，调制解调器210a可被配置为基于各种无线通信方案(诸如，长期演进(LTE)、WiMax、全球移动通信系统(GSM)、码分多址(CDMA)、蓝牙、近场通信(NFC)、Wi-Fi和射频识别(RFID))中的至少一种与外部装置通信。
调制解调器210a可基于各种有线通信方案(诸如，通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互连(PCI)、PCI快速(PCIe)、非易失性存储器快速标准(NVMe)、通用闪存(UFS)、安全数字(SD)、SDIO、通用异步接收器发送器(UART)、串行外围接口(SPI)、高速SPI(HS-SPI)、RS232、内部集成电路(I2C)、HS-I2C、集成芯片间声音(I2S)、索尼/飞利浦数字接口(S/PDIF)、多媒体卡(MMC)和嵌入式MMC(eMMC))中的至少一种与外部装置通信。
存储装置211a可用于处理器100b的辅助存储装置。例如，由处理器100b执行的各种应用或操作系统的源代码和由操作系统或应用生成的用于长期存储的各种数据可被存储在存储装置211a中。
存储装置211a可包括基于非易失性存储器的固态驱动器(SSD)，诸如，闪存、相变RAM(PRAM)、磁RAM(MRAM)、铁电RAM(FRAM)或电阻RAM(RRAM)。
神经形态装置212a可执行机器学习。例如，神经形态装置212a可从处理器100b接收信息，并且可基于信息执行机器学习。神经形态装置212a可创建作为机器学习的结果的分类器。
当输入特定的信息时，分类器可分类并输出与特定的信息相关联的结果。神经形态装置212a可通过执行信息分类并反馈分类结果与实际结果之间的差异来执行机器学习。
神经形态装置212a可被配置为驱动由机器学习创建的分类器。神经形态装置212a可从处理器100b接收特定的信息，并且可对与特定的信息相关联的结果进行分类。神经形态装置212a可将分类的结果返回处理器100b。
神经形态装置212a可被配置为适合于并行操作。例如，神经形态装置212a可具有基于图形处理单元(GPU)的结构或者专门设计为适合执行并行操作的结构。
随机存取存储器21可用作处理器100b的主存储器。例如，随机存取存储器21可存储各种数据和将被处理器100b处理的处理代码。随机存取存储器21可包括动态随机存取存储器(DRAM)、静态RAM(SRAM)、相变RAM(PRAM)、磁RAM(MRAM)、铁电RAM(FRAM)、电阻RAM(RRAM)等。
电源管理电路23可将来自电源装置24的电力分配或供应给计算装置20的组件。电源管理电路23可根据计算装置20的状态或将被计算装置20执行的任务量，调节将被分配或供应给计算装置20的组件的电量。
例如，电源管理电路23可控制计算装置20或计算装置20的每个组件的节电模式。电源装置24可包括安装在例如建筑物或便携式电池的人造结构中的电源。
显示装置25可显示由视频编解码器180再现(或播放)的视频数据。例如，显示装置25可包括液晶显示器(LCD)、有机发光二极管(OLED)显示器、有源矩阵OLED(AMOLED)显示器、柔性显示器、电子墨水等。
音频输入装置27可将外部声音转换为音频数据。音频输入装置27可包括麦克风等。音频输出装置28可将音频数据转换为声音。音频输出装置28可包括扬声器、耳机等。
在上述的实施例中，音频编解码器170和视频编解码器180被描述为包括在处理器100b中。然而，音频编解码器170和视频编解码器180可布置在处理器100b外部。音频编解码器170或视频编解码器180可包括端点接口201，并且可被改变以通过端点接口201与处理器100b通信。
在一个实施例中，调制解调器210a可被划分并设置在处理器100b的外部和内部。例如，用于LTE的调制解调器可设置在处理器100b的内部，用于Wi-Fi的调制解调器可设置在处理器100b的外部作为装置200a的一部分。
图10是示出根据本公开的实施例的汽车电子处理器100c和汽车电子装置200b的框图。参照图10，汽车电子处理器100c可包括参照图1或图8所述的处理器100或100a。例如，汽车电子处理器100c可包括中央处理器110、总线120、桥130、根复合体140以及中断聚集和调试单元150。
汽车电子处理器100c可通过根复合体140与汽车电子装置200b通信。汽车电子处理器100c的中断聚集和调试单元150可对根复合体140和汽车电子装置200b中的每个的端点接口201执行调试和恢复。汽车电子处理器100c的中断聚集和调试单元150可聚集并管理数据中断。
汽车电子装置200b可包括制动控制器210b、转向控制器211b、动力传动系控制器212b、灯控制器213b、图像控制器214b、发动机控制器215b、电池控制器216b、雨刷控制器217b、安全控制器218b和显示控制器219b。
制动控制器210b、转向控制器211b、动力传动系控制器212b、灯控制器213b、图像控制器214b、发动机控制器215b、电池控制器216b、雨刷控制器217b、安全控制器218b和显示控制器219b中的每个可包括端点接口201，并且可通过端点接口201与汽车电子处理器100c通信。
制动控制器210b可包括感测制动器状态的传感器。制动控制器210b可通过端点接口201将传感器的感测结果发送到汽车电子处理器100c。制动控制器210b还可包括用于控制制动器的控制器。制动控制器210b可通过端点接口201从汽车电子处理器100c接收控制命令。制动控制器210b可根据控制命令控制制动器。
转向控制器211b可包括感测转向状态的传感器。转向控制器211b可通过端点接口201将传感器的感测结果发送到汽车电子处理器100c。转向控制器211b还可包括用于控制转向的控制器。转向控制器211b可通过端点接口201从汽车电子处理器100c接收控制命令。转向控制器211b可根据控制命令控制转向。
类似地，动力传动系控制器212b可将与动力传动系相关联的传感器的感测结果发送到汽车电子处理器100c。动力传动系控制器212b可根据来自汽车电子处理器100c的控制命令控制动力传动系。灯控制器213b可将与灯相关联的传感器的感测结果发送到汽车电子处理器100c。灯控制器213b可根据来自汽车电子处理器100c的控制命令控制灯。
图像控制器214b可用传感器感测场景，用编码器将视场内的场景编码为图像数据，并且可将图像数据发送到汽车电子处理器100c。发动机控制器215b可将与发动机相关联的传感器的感测结果发送到汽车电子处理器100c。发动机控制器215b可以根据来自汽车电子处理器100c的控制命令控制发动机。
电池控制器216b可将关于电池状态的信息发送到汽车电子处理器100c。电池控制器216b可根据来自汽车电子处理器100c的控制命令控制电池的设置。雨刷控制器217b可将与外部环境(例如，是否下雨)相关联的传感器的感测结果发送到汽车电子处理器100c。雨刷控制器217b可根据来自汽车电子处理器100c的控制命令控制雨刷。
安全控制器218b可将与安全装置(诸如，安全带、安全气囊和电子控制悬架(ECS))相关联的传感器的感测结果发送到汽车电子处理器100c。作为另一示例，安全控制器218b可将与外部环境(例如，倾斜、坠落和碰撞)相关联的感测结果发送到汽车电子处理器100c。安全控制器218b可根据来自汽车电子处理器100c的控制命令控制安全装置。
显示控制器219b可将与外部环境(例如，照明强度和移动速度)相关联的传感器的感测结果发送到汽车电子处理器100c。根据来自汽车电子处理器100c的控制命令，显示控制器219b可调节显示装置的照明强度或者可限制将要显示的内容。
在上述实施例中，通过使用术语“块”来表示根据本公开的实施例的组件。“块”可用各种硬件装置(诸如，集成电路(IC)、专用IC(ASCI)、现场可编程门阵列(FPGA)和复杂可编程逻辑装置(CPLD))、软件(诸如，在硬件装置中驱动的固件和应用)或硬件装置和软件的组合来实现。此外，“块”可包括用半导体装置实现的电路或知识产权(IP)。
尽管没有在上述实施例中单独定义，但是上述实施例中提到的组件可用各种硬件装置、在硬件装置中驱动的固件、软件(诸如，应用)或者硬件装置和软件的组合来实现，或者可用知识产权(IP)实现。
根据本公开，中断聚集和调试单元可根据根复合体的中断，对与中断相关联的至少一个装置执行调试。因此，提供一种自动地调试和恢复在通信接口中导致的故障的应用处理器和汽车电子处理器以及包括应用处理器的计算装置。
如在本领域中的传统，按照执行描述的功能的块来描述并示出实施例。在此可被称为单元或模块等的这些块由诸如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子元件、有源电子元件、光学元件、硬连线电路等的模拟和/或数字电路来物理实现，并且可通过固件和/或软件来可选择地驱动。所述电路可例如实现在一个或多个半导体芯片中，或者实现在诸如印刷电路板等的基板支撑件上。构成块的电路可由专用硬件或处理器(例如，一个或多个可编程的微处理器和相关的电路)或执行块的一些功能的专用硬件与执行块的其他功能的处理器的组合来实现。在不脱离本公开的范围的情况下，可将实施例的每个块在物理上分为两个或多个相互作用和分立的块。类似地，在不脱离本公开的范围的情况下，可将实施例的块在物理上组合为更复杂的块。
尽管已经参照本公开的示例性实施例对本公开进行了描述，但是本领域的技术人员将清楚，在不脱离在所附权利要求中阐述的本公开的精神和范围的情况下，可进行各种变化和修改。

Claims (20)

1.一种应用处理器，包括：
中央处理器；
根复合体，在中央处理器的控制下与外部装置通信，并且当操作状态改变时生成状态改变中断；以及
中断聚集和调试单元，根据状态改变中断，对与状态改变中断相关联的组件执行调试。
2.根据权利要求1所述的应用处理器，其中，根复合体响应于根复合体的节电状态的改变生成状态改变中断。
3.根据权利要求2所述的应用处理器，其中，节电状态的改变包括根据活动状态电源管理的改变。
4.根据权利要求1所述的应用处理器，其中，中断聚集和调试单元通过检查根复合体的寄存器来执行调试。
5.根据权利要求1所述的应用处理器，还包括：
总线，与中央处理器连接，根据第一通信方案与中央处理器通信；和
桥，与总线连接，将第一通信方案改变为第二通信方案，其中：
根复合体包括：
第一接口，根据第一通信方案与总线通信；和
第二接口，根据第二通信方案与桥通信。
6.根据权利要求5所述的应用处理器，其中，中断聚集和调试单元通过经由总线和第一接口检查根复合体的寄存器来执行调试。
7.根据权利要求5所述的应用处理器，其中，中断聚集和调试单元通过经由总线和根复合体检查与根复合体连接的外部装置的寄存器来执行调试。
8.根据权利要求5所述的应用处理器，其中，中断聚集和调试单元通过经由总线、桥和第二接口检查与第二接口相关联的寄存器来执行调试。
9.根据权利要求1所述的应用处理器，其中，中断聚集和调试单元根据调试结果，执行根复合体的从故障的恢复。
10.根据权利要求9所述的应用处理器，其中，中断聚集和调试单元通过根据调试结果初始化根复合体中的寄存器的值来执行从故障的恢复。
11.根据权利要求9所述的应用处理器，其中，中断聚集和调试单元通过根据调试结果经由根复合体初始化连接到根复合体的外部装置中的寄存器的值来执行从故障的恢复。
12.根据权利要求1所述的应用处理器，其中，
根复合体包括锁相环，
调试包括检查锁相环是否锁相。
13.根据权利要求12所述的应用处理器，其中，当锁相环没有锁相时，中断聚集和调试单元执行用于初始化锁相环的恢复。
14.根据权利要求1所述的应用处理器，其中，中断聚集和调试单元清除状态改变中断，而不将状态改变中断发送到中央处理器。
15.根据权利要求1所述的应用处理器，其中，中断聚集和调试单元：
当从根复合体接收到指定用于聚集的中断时，增加中断计数；并且
当中断计数达到阈值时，将中断发送到中央处理器。
16.一种汽车电子处理器，包括：
中央处理器；
根复合体，在中央处理器的控制下与外部装置通信，并且生成中断；以及
中断聚集和调试单元，根据中断对与中断相关联的组件执行调试，
其中，外部装置包括：制动控制器、转向控制器、动力传动系控制器、灯控制器、图像控制器、发动机控制器、电池控制器、雨刷控制器、安全控制器或显示控制器。
17.根据权利要求16所述的汽车电子处理器，其中，中断聚集和调试单元根据调试结果，执行故障的恢复。
18.一种计算装置，包括：
彼此通信的应用处理器和装置，其中：
应用处理器包括：
中央处理器；
根复合体，与所述装置通信；
总线，连接中央处理器和根复合体；以及
中断聚集和调试单元，通过总线与根复合体通信，
所述装置包括：端点接口，与根复合体通信，
中断聚集和调试单元执行根复合体和端点接口的调试。
19.根据权利要求18所述的计算装置，其中，中断聚集和调试单元：
根据指示根复合体的状态改变的状态改变中断，执行调试；
响应于在根复合体与端点接口通信的同时发生的数据中断，增加中断计数；并且
当中断计数达到阈值时，将中断发送到中央处理器。
20.根据权利要求18所述的计算装置，其中，所述装置包括Wi-Fi调制解调器、固态驱动器和神经形态装置中的至少一个。
CN201910001321.6A 2018-02-05 2019-01-02 应用处理器、汽车电子处理器和计算装置 Pending CN110119374A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0013950 2018-02-05
KR1020180013950A KR102504660B1 (ko) 2018-02-05 2018-02-05 응용 프로세서, 전장 프로세서, 그리고 응용 프로세서를 포함하는 컴퓨팅 장치

Publications (1)

Publication Number Publication Date
CN110119374A true CN110119374A (zh) 2019-08-13

Family

ID=67308659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910001321.6A Pending CN110119374A (zh) 2018-02-05 2019-01-02 应用处理器、汽车电子处理器和计算装置

Country Status (6)

Country Link
US (2) US10853214B2 (zh)
KR (1) KR102504660B1 (zh)
CN (1) CN110119374A (zh)
DE (1) DE102018132807A1 (zh)
SG (1) SG10201900247XA (zh)
TW (1) TWI752291B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10949586B1 (en) * 2020-07-01 2021-03-16 Xilinx, Inc. Post-synthesis insertion of debug cores
DE112022001192T5 (de) * 2021-07-30 2023-12-21 Nvidia Corporation Isolierung eines Bereichs eines Systems auf einem Chip für sicherheitskritische Operationen
US11803668B2 (en) 2021-07-30 2023-10-31 Nvidia Corporation Isolating a region of a system on a chip for safety critical operations
US20230324978A1 (en) * 2022-04-06 2023-10-12 Hewlett-Packard Development Company, L.P. Power saving feature controls for add-in cards

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996007963A1 (en) * 1994-09-07 1996-03-14 International Business Machines Corporation Performing system tasks at power-off using system management interrupt
CN102549555A (zh) * 2009-10-07 2012-07-04 惠普发展公司，有限责任合伙企业 主机存储器的基于通知协议的端点高速缓存
US20130339803A1 (en) * 2012-06-19 2013-12-19 David Vandervalk Managing interrupts
US20160224442A1 (en) * 2015-02-04 2016-08-04 Apple Inc. Methods and apparatus for controlled recovery of error information between independently operable processors

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385683B1 (en) 1999-08-13 2002-05-07 Lsi Logic Corporation Methods and apparatus for raid hardware sequencing to achieve a higher performance raid architecture
US6754690B2 (en) 1999-09-16 2004-06-22 Honeywell, Inc. Method for time partitioned application scheduling in a computer operating system
JP2006139548A (ja) 2004-11-12 2006-06-01 Hitachi Global Storage Technologies Netherlands Bv メディア・ドライブ及びそのコマンド実行方法
US20080147905A1 (en) 2006-12-15 2008-06-19 Infineon Technologies Ag Method and system for generating a DMA controller interrupt
JP4914253B2 (ja) 2007-03-09 2012-04-11 株式会社リコー 半導体集積回路及びエラー解析方法
US8275975B2 (en) 2008-01-25 2012-09-25 Mtekvision Co., Ltd. Sequencer controlled system and method for controlling timing of operations of functional units
US8151145B2 (en) 2008-04-03 2012-04-03 Oracle America, Inc. Flow control timeout mechanism to detect PCI-express forward progress blockage
US8898448B2 (en) 2008-06-19 2014-11-25 Qualcomm Incorporated Hardware acceleration for WWAN technologies
JP5217946B2 (ja) 2008-11-19 2013-06-19 株式会社リコー 半導体回路及び信号伝送システム
US8566495B2 (en) 2009-11-06 2013-10-22 Qualcomm Incorporated Systems, methods and apparatus for data communication
US8689028B2 (en) * 2011-07-01 2014-04-01 Intel Corporation Method and apparatus to reduce idle link power in a platform
GB2497966A (en) 2011-12-23 2013-07-03 Renesas Mobile Corp Interrupt event management
US9043457B2 (en) 2012-10-25 2015-05-26 Qualcomm Incorporated Dynamic adjustment of an interrupt latency threshold and a resource supporting a processor in a portable computing device
US9363468B2 (en) 2013-02-19 2016-06-07 American Megatrends, Inc. Vehicle video display system
US9405718B2 (en) * 2013-02-28 2016-08-02 Intel Corporation Leveraging an enumeration and/or configuration mechanism of one interconnect protocol for a different interconnect protocol
US9255968B2 (en) * 2013-11-22 2016-02-09 Altera Corporation Integrated circuit with a high-speed debug access port
US9396142B2 (en) * 2014-06-10 2016-07-19 Oracle International Corporation Virtualizing input/output interrupts
US20160124874A1 (en) 2014-10-30 2016-05-05 Sandisk Technologies Inc. Method and apparatus for interrupt coalescing
US9747245B2 (en) * 2014-12-17 2017-08-29 Intel Corporation Method, apparatus and system for integrating devices in a root complex
US9880601B2 (en) 2014-12-24 2018-01-30 Intel Corporation Method and apparatus to control a link power state
JP6582503B2 (ja) 2015-04-08 2019-10-02 富士通株式会社 情報処理装置
JP6617439B2 (ja) 2015-06-01 2019-12-11 日本電気硝子株式会社 ガラス物品の製造装置
KR20170032502A (ko) 2015-09-14 2017-03-23 삼성전자주식회사 스토리지 장치 및 그것의 인터럽트 발생 방법
US10860374B2 (en) 2015-09-26 2020-12-08 Intel Corporation Real-time local and global datacenter network optimizations based on platform telemetry data
US20170091013A1 (en) 2015-09-28 2017-03-30 Netapp, Inc. Pcie error reporting and throttling

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996007963A1 (en) * 1994-09-07 1996-03-14 International Business Machines Corporation Performing system tasks at power-off using system management interrupt
CN102549555A (zh) * 2009-10-07 2012-07-04 惠普发展公司，有限责任合伙企业 主机存储器的基于通知协议的端点高速缓存
US20130339803A1 (en) * 2012-06-19 2013-12-19 David Vandervalk Managing interrupts
US20160224442A1 (en) * 2015-02-04 2016-08-04 Apple Inc. Methods and apparatus for controlled recovery of error information between independently operable processors

Also Published As

Publication number Publication date
SG10201900247XA (en) 2019-09-27
US11366732B2 (en) 2022-06-21
US10853214B2 (en) 2020-12-01
KR20190094615A (ko) 2019-08-14
TW201935258A (zh) 2019-09-01
KR102504660B1 (ko) 2023-03-02
TWI752291B (zh) 2022-01-11
US20190243736A1 (en) 2019-08-08
US20210049084A1 (en) 2021-02-18
DE102018132807A1 (de) 2019-08-08

Similar Documents

Publication Publication Date Title
CN110119374A (zh) 应用处理器、汽车电子处理器和计算装置
CN105474125B (zh) 用于跟踪唤醒锁定使用的技术
US10437498B2 (en) Electronic device configured to reset storage device non-directly connected to application processor among storage devices serially connected to one another and method of operating the same
CN107003955A (zh) 用于在根复合体中集成设备的方法、装置和系统
EP3361386B1 (en) Intelligent far memory bandwidth scaling
CN108121672A (zh) 一种基于NandFlash存储器多通道的存储阵列控制方法与装置
JPH09237216A (ja) コンピュータ・システムにおけるパラレル・ポートを介してのメモリ・プログラミング装置
CN105378694A (zh) 用于执行与通用串行总线(usb)装置的管理组件传输协议(mctp)通信的方法、设备和系统
CN108628791B (zh) 基于pcie接口的高速安全芯片
US20210320967A1 (en) Edge Server with Deep Learning Accelerator and Random Access Memory
CN109710451A (zh) 基于nand的存储装置的固件事件跟踪及其执行方法和指令集
CN104050028B (zh) 用于触发和跟踪初级可调节结构内的片上系统结构事务的方法和装置
US8990451B2 (en) Controller for direct access to a memory for the direct transfer of data between memories of several peripheral devices, method and computer program enabling the implementation of such a controller
CN105930186B (zh) 多cpu的软件加载方法及基于多cpu的软件加载装置
CN107111572B (zh) 用于避免死锁的方法和电路
CN104714804A (zh) 一种轨道交通自动售检票系统读写器中间件
US20200192832A1 (en) Influencing processor governance based on serial bus converged io connection management
JP2017519294A (ja) フラッシュメモリベースストレージデバイスのマルチホスト電力コントローラ（ｍｈｐｃ）
KR20220164573A (ko) 딥 러닝 가속기 및 랜덤 액세스 메모리를 구비한 칩 상의 시스템
CN115687228A (zh) 一种基于PCIe总线的星载固态存储系统及方法
CN101635006B (zh) 一种满足SystemC语法的多核处理器的互斥和信号量单元组
US20140192652A1 (en) Token-based flow control of messages in a parallel computer
CN208907999U (zh) 一种新型Raid扣卡
CN100555260C (zh) 主控底层管理平面的集成装置及方法
CN107885626A (zh) 片上系统可编程器件的系统启动自检测的装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination