CN110088917B - 光电二极管的制备方法、光电二极管和cmos图像传感器 - Google Patents

光电二极管的制备方法、光电二极管和cmos图像传感器 Download PDF

Info

Publication number
CN110088917B
CN110088917B CN201980000504.4A CN201980000504A CN110088917B CN 110088917 B CN110088917 B CN 110088917B CN 201980000504 A CN201980000504 A CN 201980000504A CN 110088917 B CN110088917 B CN 110088917B
Authority
CN
China
Prior art keywords
preset position
photoresist
shielding layer
photoresist layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980000504.4A
Other languages
English (en)
Other versions
CN110088917A (zh
Inventor
姚国峰
沈健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN110088917A publication Critical patent/CN110088917A/zh
Application granted granted Critical
Publication of CN110088917B publication Critical patent/CN110088917B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种光电二极管的制备方法、光电二极管和CMOS图像传感器，该方法包括：在衬底上形成遮蔽层，衬底具有第一掺杂类型，衬底上设置有预设位置，第一掺杂类型和第二掺杂类型不同；对遮蔽层进行处理，使预设位置上方的遮蔽层的厚度小于非预设位置上方的遮蔽层的厚度；对衬底进行离子注入，使注入的离子形成下表面为曲面的且具有第二掺杂类型的区域，以增加衬底与区域的接触面积；去除遮蔽层，得到光电二极管。本申请增加了具有第一掺杂类型的衬底与具有第二掺杂类型的区域的接触面积，提高了满阱容量。

Description

光电二极管的制备方法、光电二极管和CMOS图像传感器
技术领域
本申请涉及图像传感器制造技术领域，尤其涉及一种光电二极管的制备方法、光电二极管和CMOS图像传感器。
背景技术
金属互补氧化物半导体(CMOS)固态图像传感器(CMOS Image Sensor)是一种可将入射光信号转换为电信号的传感器，广泛应用于智能手机、数码相机、行车记录仪以及安防监控等设备中。CMOS图像传感器是由多个像素单元，即像素阵列组成的，每个像素单元对应至少一个光电二极管。
CMOS图像传感器的工作原理是：当光照射到图像传感器的像素单元时，该像素单元对应的光电二极管根据入射光强产生相应数量的电荷，这些电荷经过模数转换以及信号处理后在该像素单元对应的位置处输出对应的色度，而所有像素单元对应的图像加在一起便得到了整体的图像。满阱容量指的是每个像素单元能够存储的电荷最大数量，由于电荷主要贮存在光电二极管的耗尽区，因此决定满阱容量的一个重要因素就是光电二极管的面积。然而，随着CMOS图像传感器的像素单元的尺寸的减小，使得像素单元对应的光电二极管的面积也减小，导致满阱容量降低。而低的满阱容量会降低像素单元的可探测光的动态范围，这会严重降低图像的质量。
现有技术中，采用增加光电二极管的掺杂浓度的方式，提高满阱容量。然而这种方式会导致光电二极管的中心区域载流子难以耗尽，从而有载流子残留，使得像素单元在输出图像时难以转移全部载流子，导致输出图像质量下降，例如发生图像拖尾、暗电流过大或白点等问题。
发明内容
本申请提供一种光电二极管的制备方法、光电二极管和CMOS图像传感器，增加了具有第一掺杂类型的衬底与具有第二掺杂类型的区域的接触面积，提高了光电二极管的满阱容量。
本申请的第一方面提供一种光电二极管的制备方法，包括：
在衬底上形成遮蔽层，所述衬底具有第一掺杂类型，所述衬底上设置有预设位置，所述预设位置为形成掺杂类型为第二掺杂类型的位置，所述第一掺杂类型和所述第二掺杂类型不同，所述遮蔽层用于遮挡注入所述衬底的离子，所述遮蔽层的遮挡强度与所述遮蔽层的厚度相关；
对所述遮蔽层进行处理，使所述预设位置上方的遮蔽层的厚度小于非所述预设位置上方的遮蔽层的厚度，所述预设位置上方的遮蔽层的上表面为曲面；
通过所述遮蔽层对所述衬底进行离子注入，使注入的离子形成下表面为曲面的且具有第二掺杂类型的区域，以增加所述衬底与所述区域的接触面积；
去除遮蔽层，得到光电二极管。
可选的，当所述遮蔽层的材料为硬度大于预设硬度的材料时，所述对所述遮蔽层进行处理之前，还包括：
在所述遮蔽层上形成光刻胶层；
对光刻胶层进行处理，所述预设位置上方的光刻胶层的厚度小于非所述预设位置上方的光刻胶层的厚度，所述预设位置上方的光刻胶层的上表面为曲面；
所述对所述遮蔽层进行处理，包括：
对所述光刻胶层进行刻蚀处理。
可选的，当所述遮蔽层的材料为硬度小于或等于预设硬度的材料，且所述材料为光刻胶时，所述对所述遮蔽层进行处理，包括：
对光刻胶层进行处理。
可选的，所述对光刻胶层进行处理，包括：
在所述光刻胶层上放置灰度掩膜版，并对所述光刻胶层进行曝光处理；
其中，若所述光刻胶层中的光刻胶为正性光刻胶，则所述预设位置上方的所述灰度掩膜版的透光率大于位于非所述预设位置上方的所述灰度掩膜版的透光率，所述预设位置上方的所述灰度掩膜版的透光率不同与所述预设位置上方的光刻胶的厚度负相关；若所述光刻胶层中的光刻胶为负性光刻胶，则所述预设位置上方的所述灰度掩膜版的透光率小于位于非所述预设位置上方的所述灰度掩膜版的透光率，所述预设位置上方的所述灰度掩膜版的透光率与所述预设位置上方的光刻胶的厚度正比关。
可选的，所述对光刻胶层进行处理，包括：
其中，若所述光刻胶层中的光刻胶为正性光刻胶，则采用直写式光刻对所述光刻胶层进行光刻处理；所述预设位置上方的光刻强度大于非所述预设位置上方的光刻强度，所述预设位置上方的光刻强度不同与所述预设位置上方的光刻胶的厚度负相关；若所述光刻胶层中的光刻胶为负性光刻胶，则所述预设位置上方的光刻强度小于非所述预设位置上方的光刻强度，所述预设位置上方的光刻强度与所述预设位置上方的光刻胶的厚度正相关。
可选的，所述对光刻胶层进行处理，包括：
采用纳米压印对所述光刻胶层进行压印，所述预设位置上方的压印深度大于非所述预设位置上方的压印深度，所述预设位置上方的压印深度与所述预设位置上方的光刻胶的厚度负相关。
可选的，当所述遮蔽层的材料硬度为小于或等于预设硬度的材料，且所述材料为非光刻胶时，所述对所述遮蔽层进行处理，包括：
采用纳米压印对所述遮蔽层进行压印，所述预设位置上方的压印深度大于非所述预设位置上方的压印深度，所述预设位置上方的压印深度与所述预设位置上方的光刻胶的厚度负相关。
可选的，所述遮蔽层的上表面为球冠状曲面或梳齿形曲面。
本申请的第二方面提供一种光电二极管，包括：
具有第一掺杂类型的衬底，以及，在所述衬底中形成的具有第二掺杂类型的区域，所述区域自所述衬底上方的内表面向下伸出，所述区域的下表面为曲平面，所述第一掺杂类型和所述第二掺杂类型不同。
本申请的第三方面提供一种CMOS图像传感器，包括：至少一个如上述第二方面所述的光电二极管。
本申请提供一种光电二极管的制备方法、光电二极管和CMOS图像传感器，该方法包括：在衬底上形成遮蔽层，衬底具有第一掺杂类型，衬底上设置有预设位置，第一掺杂类型和第二掺杂类型不同；对遮蔽层进行处理，预设位置上方的遮蔽层的厚度小于非预设位置上方的遮蔽层的厚度，预设位置上方的遮蔽层的上表面为曲面；对衬底进行离子注入，使注入的离子形成下表面为曲面的且具有第二掺杂类型的区域，以增加衬底与区域的接触面积；去除遮蔽层，得到光电二极管。本申请增加了具有第一掺杂类型的衬底与具有第二掺杂类型的区域的接触面积，提高了满阱容量。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的光电二极管的示意图一；
图2为现有技术中的光电二极管的示意图二；
图3为现有技术中的光电二极管的示意图三；
图4为本申请提供的光电二极管的制备方法的流程示意图一；
图5为本申请提供的光电二极管的制备流程示意图一；
图6为本申请提供的压印模具的示意图；
图7为本申请提供的光电二极管的制备方法的流程示意图二；
图8为本申请提供的光电二极管的制备流程示意图二。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例，例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1为现有技术中的光电二极管的示意图一。如图1所示，光电二极管在p型衬底100上形成一个n型掺杂区域101，光电二极管的耗尽区为p型衬底100与n型掺杂区域101的接触区域，如图中的103所示。目前，随着CMOS图像传感器的像素单元的尺寸的减小，使得像素单元对应的光电二极管的面积也减小。相应的，光电二极管中的耗尽区的面积也减小，导致满阱容量降低，由此产生图像品质恶化的问题。值得注意的是，本申请中所示的光电二极管的示意图均为侧视图。
现有技术中，采用增加光电二极管的掺杂浓度的方式，提高满阱容量，然而这种方式会发生图像拖尾、暗电流过大或白点等问题。
另外，现有技术中还采用形成多重n-p-n结的方式提高满阱容量。图2为现有技术中的光电二极管的示意图二。如图2所示，形成多重n-p-n结的光电二极管的方式为：将p型掺杂区域202插入到n型掺杂区域101之中，从而形成一个U型结构，可以使光电二极管产生额外的耗尽区203a和203b。相较于图1，增加了光电二极管的耗尽区的面积，提高了光电二极管的满阱容量。
进一步的，现有技术中还通过在图1形成n型掺杂区域101的基础上，形成一深度更深的n型掺杂区域，以增加光电二极管的耗尽区的面积，提高满阱容量。图3为现有技术中的光电二极管的示意图三。如图3所示，通过在n型掺杂区域101下方形成深度更深的n型掺杂区域302，可以使光电二极管产生额外的耗尽区303，提高满阱容量。采用上述方式形成的图2和图3中的光电二极管的结构，虽然不影响输出图像的品质，但但这两种方式需要对衬底进行多道离子注入步骤，工序复杂。
为了解决上述问题，本申请提供了一种光电二极管的制备方法。不仅能够增加光电二级管的耗尽区的面积，且仅采用一次离子注入，工序简单。
图4为本申请提供的光电二极管的制备方法的流程示意图一。图4所示方法流程的执行主体可以为光电二极管的制备装置，如图4所示，本实施例提供的光电二极管的制备方法可以包括：
S401，在衬底上形成遮蔽层，衬底具有第一掺杂类型，衬底上设置有预设位置，预设位置为形成掺杂类型为第二掺杂类型的位置，第一掺杂类型和第二掺杂类型不同，遮蔽层用于遮挡注入衬底的离子，遮蔽层的遮挡强度与遮蔽层的厚度相关。
本实施例中的光电二极管的制备装置可以为集成涂布、光刻、刻蚀、离子注入等多种功能为一体的装置，能够实现对衬底的遮蔽层的形成、光刻胶层的涂布等过程。也可以是将实现涂布、光刻、刻蚀、离子注入等多种功能的多个模块集成为一体的装置。
可选的，本实施例中的光电二极管可以为CMOS图像传感器中的光电二极管。
本实施例中提供具有第一掺杂类型的衬底，该衬底可以为硅晶圆或是生长于硅晶圆上方的外延硅。其中，第一掺杂类型可以为p型掺杂或者n型掺杂。衬底上设置有预设位置，该预设位置为形成掺杂类型为第二掺杂类型的位置，其中，将具有第二掺杂类型的离子在预设位置注入衬底中，可以在衬底中形成具有第二掺杂类型的区域。其中，第一掺杂类型和第二掺杂类型不同，具有第二掺杂类型的区域与衬底接触的区域为耗尽区。
本实施例中，遮蔽层用于遮挡注入衬底的离子，遮蔽层的遮挡强度与遮蔽层的厚度相关，遮蔽层的厚度越大，则对离子的遮挡强度越强。由于衬底上设置有预设位置，预设位置为注入离子后形成具有第二掺杂类型的区域的位置；而非预设位置为注入离子后保持衬底的第一掺杂类型的位置。
本实施例中的遮蔽层可以但不限于为由光刻胶形成的光刻胶层，由二氧化硅形成的二氧化硅层，由聚二甲基硅氧烷(polydimethylsiloxane，PDMS)形成的PDMS层。
图5为本申请提供的光电二极管的制备流程示意图一。如图5中的a所示，在衬底100上形成遮蔽层501，其中，衬底的A、B之间的位置为衬底的预设位置。图5中以遮蔽层501具有相同厚度进行示例说明，可以想到的是，本实施例在衬底100上形成的遮蔽层501可以具有不同的厚度。
S402，对遮蔽层进行处理，使预设位置上方的遮蔽层的厚度小于非预设位置上方的遮蔽层的厚度，预设位置上方的遮蔽层的上表面为曲面。
由于预设位置为注入离子后形成具有第二掺杂类型的区域的位置，而非预设位置为注入离子后保持衬底的第一掺杂类型的位置，因此在离子注入能量相同的前提下，需要预设位置上方的遮蔽层的厚度小于非预设位置上方的遮蔽层的厚度。只有这样，非预设位置上方的遮蔽层能够有效遮挡离子注入至衬底中。
其中，预设位置上方的遮蔽层的上表面为曲面。可选的，该曲面不限于为球冠状曲面、或梳齿性曲面；球冠状曲面可以为球冠状凸面或球冠状凹面。
本实施例中对遮蔽层进行处理方式可以根据遮蔽层的不同而不同。
示例性的，遮蔽层为光刻胶层5011时，由于光刻胶层的硬度较小，可以采用纳米压印的方式获取上述预设位置上方的遮蔽层的厚度小于非预设位置上方的遮蔽层的厚度，且预设位置上方的遮蔽层的上表面为曲面的光刻胶层。为了使得非预设位置上方的光刻胶层厚度大于预设位置上方的光刻胶层的厚度，且预设位置上方的光刻胶层的上表面为曲面。可以设置预设位置处压印深度大，而非预设位置处压印深度小，且在预设位置处的压印深度与预设位置上方的光刻胶的厚度负相关的压印模具。预设位置处的压印深度与预设位置上方的光刻胶的厚度负相关指的是：预设位置上方的光刻胶的厚度越大，则压印深度越小。
图6为本申请提供的压印模具的示意图。如图6所示，压印模具两侧的位置对应的是衬底上的非预设位置，压印模具中间的位置对应的是衬底上的预设位置。可以看出，压印模具两侧的压印深度小于压印模具中间的压印深度，且压印模具中间的压印深度根据最终形成的曲面的形状设置。图6中示例性的示出了衬底上预设位置对应的压印模具上的图形为梳齿形。可以想到的是，压印模具上，梳齿形中凸出的齿的位置处的压印深度小于凹进的齿的位置处的压印深度。
本实施例中，通过纳米压印的方式可以将压印模具上的图形转移到光刻胶层上，可以得到遮蔽层。如图5中的b所示，形成了非预设位置上方的光刻胶层5011b的厚度大于预设位置上方的光刻胶层5011a的厚度，且预设位置上方的光刻胶层5011a的上表面为曲面的光刻胶层。
值得注意的是，对于材料硬度较小的遮蔽层，均可直接采用纳米压印的方式获取预设位置上方的遮蔽层的厚度小于非预设位置上方的遮蔽层的厚度，且预设位置上方的遮蔽层的上表面为曲面的遮蔽层。对于材料硬度较大的遮蔽层，可以在遮蔽层上涂布光刻胶层后，采用相同的纳米压印的方式获取上述遮蔽层。
本实施例中，根据遮蔽层的材料的不同，可以采用现有技术中的刻蚀、光刻等方式获取遮蔽层，在此不做赘述。
S403，通过遮蔽层对衬底进行离子注入，使注入的离子形成下表面为曲面的且具有第二掺杂类型的区域，以增加衬底与区域的接触面积。
本实施例中，通过遮蔽层对衬底进行离子注入。其中，注入的离子具有第二掺杂类型。具体的，本实施例中非预设区域上方的遮蔽层能够完全对注入的离子进行遮挡，使得在该非预设位置注入的离子不进入衬底中。由于预设区域上方的遮蔽层的厚度小于遮蔽层的厚度，因此注入的离子可以穿透遮蔽层进入衬底，从衬底的上方的内表面开始，向下延伸形成具有第二掺杂类型的区域。
由于预设位置上方的遮蔽层的上表面为曲面，因此对注入的离子的遮挡强度不同。且由于遮蔽层的遮挡强度与遮蔽层的厚度相关，因此具有第二掺杂类型的区域的下表面也为曲面，且该曲面与预设位置上方的遮蔽层的上表面的曲面的形状相同。
本实施例中形成的具有第二掺杂类型的区域的下表面为曲面，与衬底具有更大接触面积，因此相较于现有技术中具有更大面积的耗尽区。在其他条件相同的情况下，如图1所示的具有第二掺杂类型的区域的下表面为与水平面平行的平面，其耗尽区如虚线框中的耗尽区所示。本实施例中在衬底中形成的具有第二掺杂类型的区域502如图5中的c所示，该区域的下表面为梳齿形，相较于图1中的区域的下表面，与衬底具有更大的接触面积。图5中的c中的虚线框中的区域为耗尽区。
S404，去除遮蔽层，得到光电二极管。
本实施例中，可以采用刻蚀的方法将遮蔽层去除，得到具有较大面积的耗尽区的光电二极管。
示例性的，如图5中的d所示，本申请将光刻胶层去除，得到在具有第一掺杂类型的衬底100中，形成下表面为梳齿形的具有第二掺杂类型的区域502的光电二极管。
可选的，为了使得获取的下表面为梳齿形的区域502的下表面的梳齿的凹凸面具有更大的深度差值，即具有更大的耗尽区。在进行离子注入前，即图5中的c之前，还可以将预设位置区域上方的光刻胶进行进一步刻蚀，使得预设位置区域上方的光刻胶5011a的厚度光刻为0，如图5中的e所示。
本实施例中提供的光电二极管的制备方法包括：在衬底上形成遮蔽层，衬底具有第一掺杂类型，衬底上设置有预设位置，第一掺杂类型和第二掺杂类型不同；对遮蔽层进行处理，使预设位置上方的遮蔽层的厚度小于非预设位置上方的遮蔽层的厚度，预设位置上方的遮蔽层的上表面为曲面；对衬底进行离子注入，注入的离子形成下表面为曲面的且具有第二掺杂类型的区域，以增加衬底与区域的接触面积，去除遮蔽层，得到光电二极管。本实施例中通过形成下表面为与曲面的且具有第二掺杂类型的区域，进而增加了具有第一掺杂类型的衬底与具有第二掺杂类型的区域的接触面积，即增加了耗尽区的面积，提高了满阱容量。
由于遮蔽层的不同，本申请中对遮蔽层的处理方法不同。下述实施例中依照遮蔽层的特性，对遮蔽层的处理方法进行说明。具体的，主要以遮蔽层的硬度特性，对遮蔽层的处理方法进行说明。
本实施例中的光电二极管的制备装置中存储有预设硬度，遮蔽层的硬度在制备光电二极管之前可以输入至光电二极管的制备装置，以使光电二极管的制备装置获取遮蔽层的硬度。
其中，当遮蔽层的材料为硬度小于或等于预设硬度的材料时。可选的，遮蔽层的材料可以但不限制于为光刻胶或者聚二甲基硅氧烷。由于遮蔽层的硬度较小，可以采用纳米压印的方式对遮蔽层进行压印。其中，预设位置上方的压印深度大于非预设位置上方的压印深度，预设位置上方的压印深度与预设位置上方的光刻胶的厚度负相关。相应的，预设位置上方的压印模具的厚度大于非预设位置上方的压印模具的厚度，预设位置上方的压印模具的厚度与预设位置上方的光刻胶的厚度负相关。示例性的，可以如图6所示。
可选的，当遮蔽层的材料为硬度小于或等于预设硬度的材料，且材料为光刻胶时，对遮蔽层进行处理，即为对光刻胶层进行处理。
本实施例中对光刻胶层进行处理，除了上述可以采用纳米压印的方式外，还可以采用变剂量光刻的方式对光刻胶层进行处理。
其中，一种可行的方式为：
在光刻胶层上放置灰度掩膜版，并对光刻胶层进行曝光处理。其中，预设位置上方的灰度掩膜版的透光率大于位于非预设位置上方的灰度掩膜版的透光率，预设位置上方的灰度掩膜版的透光率与预设位置上方的光刻胶的厚度负相关。例如，预设位置上方的灰度掩膜版的透光率越大，则预设位置上方的光刻胶的厚度越小，反之预设位置上方的光刻胶的厚度越大。
相对于普通的掩膜版，只有透光率为0％(完全不透)或者透光率为100％(完全透光)，而灰度掩膜版的透光率可以在0％-100％之间任意设置，即对光刻胶进行曝光时，曝光剂量是可调的，而曝光剂量的大小决定了光刻胶显影后的厚度。
本实施例中，可以根据光刻胶的显影特征，将光刻胶分为正性光刻胶和负性光刻胶。
其中，若光刻胶层中的光刻胶为正性光刻胶，则预设位置上方的灰度掩膜版的透光率大于位于非预设位置上方的灰度掩膜版的透光率，使得预设位置上方的光刻胶的曝光剂量大于非预设位置上方的光刻胶的曝光剂量，即可以使得预设位置上方的光刻胶的厚度小于非预设位置上方的光刻胶的厚度。预设位置上方的灰度掩膜版的透光率与预设位置上方的光刻胶的厚度负相关，即预设位置上方的光刻胶的曝光剂量与预设位置上方的光刻胶的厚度负相关，即曝光剂量越大，则预设位置上方的光刻胶的厚度越小，进而使得预设位置上方的光刻胶的上表面为曲面。
对应的，若光刻胶层中的光刻胶为负性光刻胶，则预设位置上方的灰度掩膜版的透光率小于位于非预设位置上方的灰度掩膜版的透光率，使得预设位置上方的光刻胶的曝光剂量小于非预设位置上方的光刻胶的曝光剂量，即可以使得预设位置上方的光刻胶的厚度小于非预设位置上方的光刻胶的厚度。预设位置上方的灰度掩膜版的透光率与预设位置上方的光刻胶的厚度正相关，即预设位置上方的光刻胶的曝光剂量与预设位置上方的光刻胶的厚度正相关，即曝光剂量越大，则预设位置上方的光刻胶的厚度越大，进而使得预设位置上方的光刻胶的上表面为曲面。
另一种可行的方式为：
本实施例中，可以根据光刻胶的显影特征，将光刻胶分为正性光刻胶和负性光刻胶。本实施例中可以采用直写式光刻对光刻胶层进行光刻处理。
其中，若光刻胶层中的光刻胶为正性光刻胶，则预设位置上方的光刻强度大于非预设位置上方的光刻强度，预设位置上方的光刻强度与预设位置上方的光刻胶的厚度负相关，即光刻强度越大则预设位置上方的光刻胶的厚度越小。直写式光刻可以直接改变微区域内激光或电子束的强度或能量，从而改变曝光剂量，进而达到与上述灰度掩膜版相同的效果，即获取预设位置上方的光刻胶的厚度小于非预设位置上方的光刻胶的厚度，且预设位置上方的光刻胶的上表面为曲面的效果。
对应的，若光刻胶层中的光刻胶为负性光刻胶，则预设位置上方的光刻强度小于非预设位置上方的光刻强度，预设位置上方的光刻强度与预设位置上方的光刻胶的厚度正相关。同样的，也可以达到获取预设位置上方的光刻胶的厚度小于非预设位置上方的光刻胶的厚度，且预设位置上方的光刻胶的上表面为曲面的效果。
当遮蔽层的材料为硬度大于预设硬度的材料时，例如，遮蔽层的材料可以但不限制于为二氧化硅。由于二氧化硅的硬度大，不能直接采用纳米压印等方式将进行处理。具体的，下面结合图7对本申请提供的对遮蔽层的材料为硬度大于预设硬度的材料时，如何对遮蔽层进行处理的过程进行说明；图7为本申请提供的光电二极管的制备方法的流程示意图二，如图7所示，本实施例提供的光电二极管的制备方法可以包括：
S701，在衬底上形成遮蔽层。
S702，在遮蔽层上形成光刻胶层。
本实施例中，由于遮蔽层的硬度大于预设硬度，需要在遮蔽层上形成光刻胶层，形成光刻胶层的方式可以为在遮蔽层上涂布光刻胶，获取光刻胶层。
S703，对光刻胶层进行处理，使预设位置上方的光刻胶层的厚度小于非预设位置上方的光刻胶层的厚度，预设位置上方的光刻胶层的上表面为曲面。
本实施例中，对光刻胶层进行处理方式可以参照上述实施例中的相关描述。具体可以采用变剂量光刻的方式，如设置灰度掩膜版或者采用直写式光刻的方式对光刻胶层进行处理，获取预设位置上方的光刻胶层的厚度小于非预设位置上方的光刻胶层的厚度，预设位置上方的光刻胶层的上表面为曲面的光刻胶层。此外，由于光刻胶层的硬度较小，也可采用纳米压印的方式对光刻胶层进行压印，获取预设位置上方的光刻胶层的厚度小于非预设位置上方的光刻胶层的厚度，预设位置上方的光刻胶层的上表面为曲面的光刻胶层。
图8为本申请提供的光电二极管的制备流程示意图二。如图8中的a所示，在衬底100上形成二氧化硅层5012，在二氧化硅层5012上形成光刻胶层5011。如图8中的b所示，对光刻胶层5011进行处理。其中，预设位置上方的光刻胶层5011a的厚度小于非预设位置上方的光刻胶层5011b的厚度，且预设位置上方的光刻胶层5011a的上表面为球冠状。
S704，对遮蔽层进行处理。
本实施例中，通过对光刻胶层的刻蚀处理可以将光刻胶层的形状转移至遮蔽层。
示例性的，如图8中的c所示，对光刻胶层进行处理后，预设位置上方的二氧化硅层5012a的厚度小于非预设位置上方的二氧化硅层5012b的厚度，且预设位置上方的二氧化硅层5012a的上表面为球冠状。
可选的，当非预设位置上方的光刻胶层5011b的厚度较大时，在对光刻胶层进行刻蚀后，可以还保留一部分的光刻胶层5011b。
S705，通过遮蔽层对衬底进行离子注入，使注入的离子形成下表面为曲面且具有第二掺杂类型的区域。
示例性的，如图8中的d所示，由于预设位置上方的二氧化硅层5012a的上表面为球冠状，因此在进行离子注射时，根据遮蔽层对离子的遮挡作用，可以在衬底中得到下表面为曲面的具有第二掺杂类型的区域802。由于下表面为曲面，在其他条件相同的情况下，相对于图1中的具有第二掺杂类型的区域，衬底与该区域802的接触面接增大，光电二极管的耗尽区增大，由此增加光电二极管的满阱容量。图8中的d中的虚线框为耗尽区。
S706，去除遮蔽层，得到光电二极管。
示例性的，如图8中的e所示，去除遮蔽层，若有未刻蚀完的光刻胶层，也可以一起去除，得到下表面为曲面的第二掺杂类型的区域802的光电二极管。
其中，本实施例中S701、S705-S706中的具体实施方式可以参照上述实施例中的S401、S403-S404中的相关描述，在此不做赘述。
本实施例中，当遮蔽层的材料为硬度大于预设硬度的材料时，可以在遮蔽层上形成光刻胶层，采用变剂量光刻或者纳米压印的方式获取预设位置上方为曲面的光刻胶层，进而通过刻蚀获取预设位置上方为曲面的的遮蔽层，进而通过离子注入，在衬底中形成下表面为曲面的具有第二掺杂类型的区域，增加了光电二极管的耗尽区增大，由此增加光电二极管的满阱容量。
本申请中还提供一种光电二极管，如图5中的d或如图8中的e所示，光电二极管包括：
具有第一掺杂类型的衬底，以及，在衬底中形成的具有第二掺杂类型的区域，该区域自衬底上方的内表面向下伸出，该区域的下表面为曲面，且第一掺杂类型和第二掺杂类型不同。
本实施例中的光电二极管由上述光电二极管的制备方法进行制备，由于光电二极管中的衬底中的具有第二掺杂类型的区域的下表面为曲面，增大了光电二极管中耗尽区的面积，提高了光电二极管的满阱容量。
本申请中还提供一种CMOS图像传感器，具体的，该CMOS图像传感器包括至少一个由上述实施例中的光电二极管的制备方法制备的光电二极管。
本申请提供的CMOS图像传感器具有与上述实施例中的光电二极管的制备方法相同的技术效果，在此不做赘述。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种光电二极管的制备方法，其特征在于，包括：
在衬底上形成遮蔽层，所述衬底具有第一掺杂类型，所述衬底上设置有预设位置，所述预设位置为形成掺杂类型为第二掺杂类型的位置，所述第一掺杂类型和所述第二掺杂类型不同，所述遮蔽层用于遮挡注入所述衬底的离子，所述遮蔽层的遮挡强度与所述遮蔽层的厚度相关；
对所述遮蔽层进行处理，使所述预设位置上方的遮蔽层的厚度小于非所述预设位置上方的遮蔽层的厚度，所述预设位置上方的遮蔽层的上表面为曲面；
通过所述遮蔽层对所述衬底进行离子注入，使注入的离子形成下表面为曲面的且具有第二掺杂类型的区域，以增加所述衬底与所述区域的接触面积；
去除所述遮蔽层，得到光电二极管。
2.根据权利要求1所述的方法，其特征在于，当所述遮蔽层的材料为硬度大于预设硬度的材料时，所述对所述遮蔽层进行处理之前，还包括：
在所述遮蔽层上形成光刻胶层；
对光刻胶层进行处理，使所述预设位置上方的光刻胶层的厚度小于非所述预设位置上方的光刻胶层的厚度，所述预设位置上方的光刻胶层的上表面为曲面；
所述对所述遮蔽层进行处理，包括：
对所述光刻胶层进行刻蚀处理。
3.根据权利要求1所述的方法，其特征在于，当所述遮蔽层的材料为硬度小于或等于预设硬度的材料，且所述材料为光刻胶时，所述对所述遮蔽层进行处理，包括：
对光刻胶层进行处理。
4.根据权利要求2或3所述的方法，其特征在于，所述对光刻胶层进行处理，包括：
在所述光刻胶层上放置灰度掩膜版，并对所述光刻胶层进行曝光处理；
其中，若所述光刻胶层中的光刻胶为正性光刻胶，则使所述预设位置上方的所述灰度掩膜版的透光率大于位于非所述预设位置上方的所述灰度掩膜版的透光率，所述预设位置上方的所述灰度掩膜版的透光率与所述预设位置上方的光刻胶层的厚度负相关；若所述光刻胶层中的光刻胶为负性光刻胶，则使所述预设位置上方的所述灰度掩膜版的透光率小于位于非所述预设位置上方的所述灰度掩膜版的透光率，所述预设位置上方的所述灰度掩膜版的透光率与所述预设位置上方的光刻胶层的厚度正比关。
5.根据权利要求2或3所述的方法，其特征在于，所述对光刻胶层进行处理，包括：
采用直写式光刻对所述光刻胶层进行光刻处理；
其中，若所述光刻胶层中的光刻胶为正性光刻胶，则使所述预设位置上方的光刻强度大于非所述预设位置上方的光刻强度，所述预设位置上方的光刻强度与所述预设位置上方的光刻胶层的厚度负相关；若所述光刻胶层中的光刻胶为负性光刻胶，则使所述预设位置上方的光刻强度小于非所述预设位置上方的光刻强度，所述预设位置上方的光刻强度与所述预设位置上方的光刻胶层的厚度正相关。
6.根据权利要求2或3所述的方法，其特征在于，所述对光刻胶层进行处理，包括：
采用纳米压印对所述光刻胶层进行压印，使所述预设位置上方的压印深度大于非所述预设位置上方的压印深度，所述预设位置上方的压印深度与所述预设位置上方的光刻胶层的厚度负相关。
7.根据权利要求1所述的方法，其特征在于，当所述遮蔽层的材料硬度为小于或等于预设硬度的材料，且所述材料为非光刻胶时，所述对所述遮蔽层进行处理，包括：
采用纳米压印对所述遮蔽层进行压印，使所述预设位置上方的压印深度大于非所述预设位置上方的压印深度，所述预设位置上方的压印深度与所述预设位置上方的光刻胶层的厚度负相关。
8.根据权利要求1所述的方法，其特征在于，所述遮蔽层的上表面为球冠状曲面或梳齿形曲面。
9.一种光电二极管，其特征在于，采用如权利要求1-8中任一项所述的光电二极管的制备方法制作，包括：
具有第一掺杂类型的衬底，以及，在所述衬底中形成的具有第二掺杂类型的区域，所述区域自所述衬底上方的内表面向下伸出，所述区域的下表面为曲面，所述第一掺杂类型和所述第二掺杂类型不同。
10.一种CMOS图像传感器，其特征在于，包括：至少一个如权利要求9中所述的光电二极管。
CN201980000504.4A 2019-03-21 2019-03-21 光电二极管的制备方法、光电二极管和cmos图像传感器 Active CN110088917B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/079052 WO2020186512A1 (zh) 2019-03-21 2019-03-21 光电二极管的制备方法、光电二极管和cmos图像传感器

Publications (2)

Publication Number Publication Date
CN110088917A CN110088917A (zh) 2019-08-02
CN110088917B true CN110088917B (zh) 2022-07-08

Family

ID=67424466

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980000504.4A Active CN110088917B (zh) 2019-03-21 2019-03-21 光电二极管的制备方法、光电二极管和cmos图像传感器

Country Status (2)

Country Link
CN (1) CN110088917B (zh)
WO (1) WO2020186512A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140450B (zh) * 2020-01-19 2022-04-05 济南晶正电子科技有限公司 一种制备薄膜的方法及应用

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01184878A (ja) * 1988-01-13 1989-07-24 Mitsubishi Electric Corp 横型ｐｉｎフオトダイオードの製造方法
KR100459547B1 (ko) * 2002-02-18 2004-12-04 삼성전자주식회사 포토다이오드 제조방법
KR100606954B1 (ko) * 2004-07-08 2006-08-01 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 포토다이오드 제조방법
KR100924045B1 (ko) * 2007-12-27 2009-10-27 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
EP2109143B1 (en) * 2008-04-09 2013-05-29 Sony Corporation Solid-state imaging device, production method thereof, and electronic device
CN103066086B (zh) * 2012-12-18 2017-05-31 上海集成电路研发中心有限公司 一种cmos图像传感器像素阵列及其制造方法
CN104517841B (zh) * 2013-09-27 2018-10-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN105590966A (zh) * 2014-10-23 2016-05-18 无锡华润华晶微电子有限公司 一种肖特基二极管
CN104517896B (zh) * 2014-12-12 2017-09-15 深圳市华星光电技术有限公司 一种阵列基板的掺杂方法及制造设备

Also Published As

Publication number Publication date
WO2020186512A1 (zh) 2020-09-24
CN110088917A (zh) 2019-08-02

Similar Documents

Publication Publication Date Title
US7154137B2 (en) Image sensor and pixel having a non-convex photodiode
US8193025B2 (en) Photomask, image sensor, and method of manufacturing the image sensor
CN104103653A (zh) 形成用于图像传感器的双尺寸微透镜的方法
EP1667232B1 (en) Image sensor pixel having a photodiode with an indium-boron pinning layer and method of its manufacturing
CN110088917B (zh) 光电二极管的制备方法、光电二极管和cmos图像传感器
US9497361B2 (en) Method and system for CMOS image sensing device
US8323860B2 (en) Solid-state imaging device producing method and exposure mask
KR100780545B1 (ko) 씨모스 이미지센서 및 그 제조방법
CN109817651A (zh) 图像传感器的形成方法、半导体结构
US20150325607A1 (en) Solid-state imaging apparatus and method for manufacturing the same
CN103000651B (zh) Cmos图像传感器的形成方法
JP2016100509A (ja) 固体撮像装置およびその製造方法
CN109659328B (zh) 源极跟随器接触件
CN101981698B (zh) 固体摄像装置
TWI698992B (zh) 用於改善影像感測器之效能之源極隨耦器裝置
KR100331851B1 (ko) 고체 촬상 소자 및 그의 제조방법
CN212967705U (zh) 图像传感器的像素结构
TWI734245B (zh) 小間距影像感測器
CN110034146B (zh) 图像传感器及其形成方法
JPS5854671A (ja) 固体撮像素子
JP2007199175A (ja) レンズ及びレンズの製造方法
CN104282628A (zh) 一种cmos图像传感器全局像元存储电容的制作方法
KR100871798B1 (ko) 이미지 센서 및 그 제조방법
KR100769143B1 (ko) 이미지 센서의 제조 방법
CN110729319A (zh) Cmos-tdi图像传感器及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant