CN110086335B

CN110086335B - 供功率因数校正电路中使用的频率控制电路

Info

Publication number: CN110086335B
Application number: CN201810078289.7A
Authority: CN
Inventors: 张志宏; X.叶; T.孙; T.姚
Original assignee: ABB Schweiz AG
Current assignee: ABB Schweiz AG
Priority date: 2018-01-26
Filing date: 2018-01-26
Publication date: 2024-03-22
Anticipated expiration: 2038-01-26
Also published as: WO2019144962A1; CN110086335A

Abstract

一种供切换模式功率供应使用的功率因数校正（PFC）电路包含整流器、升压PFC转换器、PFC控制器、电耦合于PFC控制器和升压PFC转换器之间的PFC晶体管以及电耦合于整流器和PFC控制器之间的频率控制电路。频率控制电路可操作以控制PFC控制器，使得在操作期间，PFC控制器基于整流器的输出电压与阈值电压的比较来向PFC晶体管提供驱动信号。这导致PFC晶体管的总关断时间，其随整流器的输出电压增加而增加并随所述整流器的输出电压减少而减少。

Description

供功率因数校正电路中使用的频率控制电路

技术领域

本公开的领域一般涉及功率因数校正（PFC）电路，并更特别地涉及在切换模式功率供应中的布置用于与PFC电路一起（例如与PFC控制器一起）的实现的频率控制电路。

背景技术

切换模式功率供应是结合开关调节器以用于将电功率从交流（AC）（例如AC线路电流）转换成直流（DC）例如用于给DC负载供电的电子功率供应。在操作期间，切换模式功率供应可耦合到各种各样的AC输入电压源，例如更高和更低电压源。另外，由此类供应所供电的负载可使从AC电压源所汲取的AC电流的波形状（wave shape）失真，使得与切换模式功率供应关联的功率因数（计算为供应给负载的电压和电流波形的瞬时积）被不期望地降低。

为改进功率因数，许多切换模式功率供应包含功率因数校正（PFC）电路，其通常可运行以便将电感的和/或电容的负载接入和切换出电路以补偿AC电流的波形状中的失真。在轻负载和/或高AC线路电压时，许多PFC电路的效率被降低，例如比如，作为这些PFC电路中半导体组件的反向恢复损耗和/或增加的切换损耗、驱动损耗的结果。

特定地，许多PFC电路布置成响应于AC线路电压中的增加和/或负载电流中的减少而增加所述PFC电路的切换频率直到达到频率阈值，在所述点，许多PFC电路可转变到“跳跃模式”或“突发模式”，其中PFC电路在AC输入电压的一个或多个循环内被断开。与跳跃模式转变关联的缺点包含输入电流中的中断或不连续以及功率因数中的降低。

具有在高输入电压和/或在轻加载条件下的操作的能力的PFC电路因此是合乎需要的。更特别地，包含布置成在高输入电压和/或在轻加载条件下降低PFC电路的切换频率的频率控制电路的PFC电路是合乎需要的。另外，与增加或渐增的输入电压成比例地降低PFC电路的切换频率的频率控制电路是合乎需要的，使得例如PFC电路的所降低的切换频率是可变的而非不变的。此外，响应于增加的输入电压和/或减少的负载而不转变到跳跃或突发模式的PFC电路是合乎需要的。

发明内容

在一个方面中，提供了一种供切换模式功率供应使用的功率因数校正（PFC）电路。PFC电路包含整流器、升压PFC转换器、PFC控制器、电耦合于PFC控制器和升压PFC转换器之间的PFC晶体管以及电耦合于整流器和PFC控制器之间的频率控制电路。频率控制电路可操作以控制PFC控制器，使得在操作期间，PFC控制器基于整流器的输出电压与阈值电压的比较来向PFC晶体管提供驱动信号。这导致PFC晶体管的总关断时间，其随整流器的输出电压增加而增加并随所述整流器的输出电压减少而减少。

在另一方面中，提供了一种在切换模式功率供应中布置成耦合于整流器和升压PFC转换器之间的频率控制电路。频率控制电路包含：第一MOSFET，包含栅极引脚、源极引脚和漏极引脚；以及比较器，包含第一输入引脚、第二输入引脚和输出引脚，其中比较器在第一输入引脚处电耦合到整流器的输出。频率控制电路还包含电耦合于第一MOSFET的漏极引脚和比较器的第二输入引脚之间的电容器。电容器还电耦合到第一电压源。另外，频率控制电路包含第二MOSFET，其包含栅极引脚、源极引脚和漏极引脚。第二MOSFET的栅极引脚电耦合到比较器的输出引脚，并且第二MOSFET的漏极引脚电耦合到第二电压源。另外，第二MOSFET的源极引脚电耦合到PFC控制器的输入引脚。在操作期间，频率控制电路可操作以基于整流器的输出电压来调整第一MOSFET的切换频率。

在又一方面中，提供了一种降低PFC电路中的PFC晶体管的切换频率的方法。所述方法包含：通过电耦合于整流器输出和PFC控制器之间的频率控制电路来比较整流器输出电压与阈值电压；以及（i）在整流器输出电压小于阈值电压时接通PFC晶体管，并（ii）在整流器输出电压大于阈值电压时关闭PFC晶体管，使得随着整流器输出电压增加，PFC晶体管的总关断时间也增加。

附图说明

本公开的这些和其它特征、方面和优点在参照附图阅读以下详细描述时将变得更好理解，在附图中相似的字符贯穿附图表示相似的部分，其中：

图1是示范性功率因数校正（PFC）电路的示意图；

图2是图1中所示出的PFC电路的示范性频率控制电路的示意图；

图3是流程图，其图示用于降低图1中所示出的PFC电路的切换频率的示范性过程。

除非另有指示，本文提供的附图意味着图示本公开的实施例的特征。相信这些特征可在包括本公开的一个或多个实施例的各种各样的系统中应用。因此，附图不意味着包含对于本文公开的实施例的实践所要求的由本领域的普通技术人员已知的所有常规特征。

具体实施方式

在下面说明书和权利要求书中，将参考应限定成具有下面含意的多个术语。

单数形式“一”、“一个”和“该”包含复数参考，除非上下文另有明确指示。

“可选的”或“可选地”意味着随后描述的事件或情况可以发生或者可以不发生，以及描述包含其中事件发生的实例以及其中事件不发生的实例。

如本文所使用的近似语言在说明书和权利要求书通篇中可应用于修饰任何数量表示，该任何数量表示能够准许变化而没有导致与它相关的基本功能的改变。因此，通过诸如“大约”和“基本上”的一个或多个术语所修饰的值不是要局限于所指定的精确值。在至少一些实例中，近似语言可对应于用于测量该值的仪器的精确度。在这里并且在说明书和权利要求书通篇中，范围限制可被组合和/或互换，这类范围被识别，并且包含在其中所包含的所有子范围，除非上下文或语言另有指示。

本公开的实施例涉及频率控制电路，其促进用频率控制电路的输出来替换通常提供给PFC控制器的零交叉检测（或“ZCD”）引脚的升压电感器感测信号，使得PFC控制器响应于增加的输入电压而不进入突发或跳跃模式，并使得PFC控制器在更高输入电压不太频繁地向PFC晶体管提供栅极驱动（“GD”）信号，从而响应于增加的输入电压而增加PFC晶体管的总关断时间。PFC晶体管耦合到PFC升压转换器，并控制PFC电路中的PFC升压转换器以改进功率供应电路中的功率因数。

图1是示范性功率因数校正（PFC）电路100的示意图。PFC电路100可实现于可受益于功率因数校正的任何功率供应中，例如比如实现于任何切换模式功率供应中。为此，PFC电路100耦合到交流（AC）电压源102，例如AC线路或AC干线电压源。PFC电路100还包含整流器104、分压器105、频率控制电路106、PFC控制器108、PFC晶体管110和升压PFC转换器112。在示范性实施例中，升压PFC转换器112端接于输出电压母线114中并向负载电路116供应功率，例如直流（DC）电压。

整流器104可以是诸如半波和/或全波整流器的任何适合整流器。在示范性实施例中，整流器104是包含四个二极管的二极管桥。整流器104电耦合到AC电压源102并操作以将由AC电压源102所输出的AC电压转换（或“整流”）成整流的DC电压。由整流器104所输出的整流的DC电压提供给频率控制电路106，其连同PFC控制器108来操作（如以下更详细描述的）以控制PFC晶体管110的关断时间和开通时间（例如，切换频率）。

分压器105是配置成将更高电压转换成更低电压的任何电路。例如，在一些实施例中，分压器105简单地包含多个串联连接的电阻器。

PFC控制器108是任何适合的市场上可买到的功率因数校正控制器，例如比如但不限于，L6562A转变模式PFC控制器（从STMICROELECTRONICS可买到）。

PFC晶体管110是能够接收来自PFC控制器108的驱动信号并将升压PFC转换器112接入和切换出PFC电路100的任何晶体管。将领会的是，各种各样的选择准则可以是考虑到（factor into）适当PFC晶体管110的选择例如比如但不限于输入电压、输出电压、负载特性和诸如此类。在一些实施例中，PFC晶体管110是金属氧化物半导体场效晶体管（MOSFET），例如n沟道或p沟道MOSFET。在其它实施例中，PFC晶体管110是双极结晶体管（BJT），例如NPNBJT或PNP BJT。

升压PFC转换器112包含与电容器（或“滤波电容器”）120并联耦合的电感器（或“升压电感器”）118。二极管122还例如在电感器118和输出电压母线114之间与电感器118串联耦合。通常，PFC晶体管110操作以将升压PFC转换器112的电抗组件（例如，电感器118和电容器120）接入和切换出PFC电路100。通过其升压PFC转换器112改进负载电路116和AC电压源102之间的功率因数的机制对本公开的理解不是主要的，并未在本文中的附加细节中描述。然而，通常，在升压PFC转换器112的电抗组件被接入和切换出PFC电路100时，负载116的电抗组件可被平衡（或均衡），使得在AC电压源102处，负载116显得不太电抗性的（这改进了功率因数）。

图2是频率控制电路106（图1中所示出的）的示意图。如以上所描述的，频率控制电路106电耦合于整流器104和PFC控制器108之间，并如以下更详细描述的那样操作以控制PFC晶体管110的切换频率。

因此，频率控制电路106通常包含第一晶体管202、比较器204、电容器206和第二晶体管208。第一晶体管202和第二晶体管208可包含任何适合类型的晶体管，例如比如但不限于任何适合MOSFET和/或任何适合BJT。在示范性实施例中，第一晶体管202和第二晶体管208是n沟道MOSFET。然而，在其它实施例中，第一晶体管202和第二晶体管208可包含n沟道MOSFET、p沟道MOSFET、NPN BJT、和/或PNP BJT的任何合乎需要的组合。

在示范性实施例中，第一晶体管202（其是MOSFET）包含栅极引脚210、源极引脚212和漏极引脚214。类似地，第二晶体管208（其也是MOSFET）包含栅极引脚216、源极引脚218和漏极引脚220。

比较器204是布置成比较两个输入电压和/或输入电流并输出指示所述两个输入电压和/或输入电流中的哪个更大的数字信号的任何电子电路，例如任何高增益差分放大器。为此，比较器204包含第一输入引脚222（例如，“非反相”输入引脚）、第二输入引脚224（例如，“反相”输入引脚）和输出引脚226。

在示范性实施例中，比较器204的第一输入引脚222电耦合到整流器104的输出，使得整流器104的输出电压（或“整流器电压”）在比较器204的第一输入引脚222处被接收。另外，电容器206（例如，电容器206的正极端子）例如比如通过第一电阻器228而电耦合于比较器204的第二输入引脚224和第一晶体管202的漏极引脚214之间。第一电压源230还通过第二电阻器232而电耦合到电容器206，例如比如，电耦合到电容器206的正极端子以给电容器206充电，如本文中所描述的。在一些实施例中，第一电压源230的输出电压是大约五伏特DC。因此，比较器206的第二输入引脚224连结到电容器206的正极端子，并布置成接收由电容器206所放电的电压，其可在本文中被称为“阈值电压”。

此外，在示范性实施例中，比较器204的输出引脚226电耦合到第二晶体管208的栅极引脚216。第二晶体管208的栅极引脚216还通过第三电阻器234而电耦合到第二电压源236。在一些实施例中，第二电压源236的输出电压是大约十五伏特DC。第二晶体管208的漏极引脚220通过第四电阻器238而类似电耦合到第二电压源236。最后，第二晶体管208的源极引脚218电耦合到PFC控制器108的输入引脚，例如比如，PFC控制器108的零交叉检测（或“ZCD”）引脚240。

在各种实施例中，可以为电阻器228、232、234和238选择不同的电阻器值，例如比如适合于基于一个或多个预期的操作参数来调整在频率控制电路106内流动的电流和/或电压的任何值。然而，在至少一个实施例中，第一电阻器228可包含大约10欧姆的电阻，第二电阻器232可包含大约40千欧姆的电阻，第三电阻器234可包含大约5千欧姆的电阻，并且第四电阻器238可包含大约20千欧姆的电阻。电容器206可对于预期的电容（例如比如适合用来产生大约等于最大整流器电压的放电电压的电容）被类似地选择。在至少一个实施例中，电容器206的电容是大约330皮可法拉。

在正常操作期间，PFC控制器108的ZCD引脚240可布置成接收升压电感器（例如，升压电感器118）的退磁感测输入（例如，“ZCD信号”242）。响应于接收ZCD信号242，PFC控制器108可输出栅极驱动（“GD”）信号244，其可提供给PFC晶体管110以接通和关闭PFC晶体管110。特定地，ZCD信号242的负向边可促使PFC控制器108输出GD信号244。

然而，在示范性实施例中，PFC控制器108的ZCD引脚240未电耦合到升压电感器118的退磁感测输入，而是改为电耦合到第二晶体管208的输出。因此，频率控制电路106布置成激励和/或去激励PFC控制器108的ZCD引脚240，这如以上所描述的那样准许频率控制电路106控制PFC控制器108的操作。特定地并如所示出的，频率控制电路106激励和去激励PFC控制器108的ZCD引脚240以控制GD信号244的开通和关断时间选择（timing），其由PFC控制器108来提供给第一晶体管202的栅极引脚210以及给PFC晶体管110的栅极引脚。因此，频率控制电路106布置成覆盖（override）由PFC控制器108所提供的GD信号244的典型开通和关断时间选择。特别地，频率控制电路106通过选择性地激励PFC控制器108的ZCD引脚240来控制GD信号244的开通和关断时间选择。

图3是流程图，其图示用于使用频率控制电路106（图1和2中所示出的）来降低PFC电路100的切换频率的示范性过程300。因此，在操作期间，比较器204比较整流器电压（例如，整流器104的输出电压）与阈值电压（例如，电容器206的放电电压）（步骤302）。如果整流器电压小于阈值电压，则比较器204输出逻辑LOW信号。另一方面，如果整流器电压大于阈值电压，则比较器204输出逻辑HIGH信号。

比较器204的输出提供给第二晶体管208的栅极引脚216以控制第二晶体管208的操作。特定地，在比较器204输出逻辑LOW信号的情况中，第二晶体管208的栅极引脚216被拉为LOW，并且第二晶体管208被关闭，使得第二晶体管208的源极引脚218将PFC控制器108的ZCD引脚240拉至地。另一方面，在比较器204输出逻辑HIGH信号的情况中，第二晶体管208的栅极引脚216被拉为HIGH，并且第二晶体管208被接通，使得位于漏极引脚220处的电压（例如，由第二电压源236所输出的电压）通过第二晶体管208被强加于PFC控制器108的ZCD引脚240上。

尽管晶体管202和208在上面被描述为MOSFET（例如，包含栅极、漏极和源极引脚），但那些技术人员将领会到的是，其它类型的晶体管可被互换，例如比如并如以上所描述的，各种BJT（在所述情况中，晶体管202和208将不包含栅极、漏极和源极，而是包含基极、集电极和发射极）。因此，在各种实施例中并为了图示，第二晶体管208可包括n沟道MOSFET、p沟道MOSFET、NPN BJT或PNP BJT中的任何。

在示范性实施例中并如以上所描述的，PFC控制器108布置成在ZCD引脚240处接收第二晶体管208的输出，并作为响应，将驱动信号提供给PFC晶体管110。例如，当ZCD引脚240被拉至地时，PFC控制器108可输出GD信号244，其可作为栅极驱动信号来运行并且其可提供给PFC晶体管110以及第一晶体管202。另一方面，当ZCD引脚240例如比如通过第二晶体管208而被上拉至电压时，PFC控制器108可暂停GD信号244的生成，使得PFC晶体管110和第一晶体管202被关闭。

因此，频率控制电路106布置成用第二晶体管208的输出来替换（典型）升压电感器感测信号，使得PFC控制器108部分由频率控制电路106来控制。特定地，如以上所描述的，PFC控制器108耦合到频率控制电路106，使得PFC控制器108仅在整流器电压小于阈值电压时生成GD信号244。如以上所描述的，GD信号244提供给PFC晶体管110以将PFC升压转换器112切换为其中电容器120被放电到负载116的第一状态。如果整流器电压大于阈值电压，则GD信号244不由PFC控制器108来生成（因为第二晶体管208将ZCD引脚240拉至地），并且PFC晶体管110被关闭，使得PFC升压转换器112被切换为其中升压电感器118向负载116供应能量并给电容器120再充电的第二状态。

因此，随着整流器电压（与来自电压源102的渐增的AC输入电压成比例）增加，PFC晶体管110的总关断时间也增加（步骤304）。换句话说，随着整流器电压增加，PFC晶体管110的切换频率减少，使得PFC晶体管的总关断时间被增加。另外，因为比较器204随时间比较整流器电压与阈值电压，所以渐增的整流器电压将导致渐增的总关断时间，而渐减的整流器电压将导致渐减的总关断时间。因此，频率控制电路106不仅降低PFC晶体管110的切换频率，而且与整流器电压成比例地可变地降低PFC晶体管110的切换频率。此外，因为频率控制电路106的输出被提供给PFC控制器108的ZCD引脚240，所以PFC控制器108被阻止例如比如响应于超过阈值电压的整流器电压而进入突发或跳跃模式。

在示范性实施例中，PFC晶体管110的总关断时间随着AC输入电压增加而增加。此外，PFC晶体管110的总关断时间随着AC输入电压减少而减少。在一些实施例中，例如，PFC晶体管110的总关断时间在AC输入电压情况下线性地并与其成正比地（例如，作为比例性的常数k1的函数）增加和减少。例如，总关断时间T₀、比例性的常数k1和AC输入电压V_i之间的关系可被如下表达：T₀=k1V_i。然而，在其它实施例中，PFC晶体管110的总关断时间可不与AC输入电压成正比地变化，但可通常随AC输入电压增加而增加并通常随AC输入电压减少而减少。本领域中那些技术人员将领会到的是，可使用使PFC电路100能够如本文中所描述的那样来运行的任何适合数学关系来使总关断时间和AC输入电压联系。

PFC晶体管110的总关断时间和AC输入电压之间的此关系导致PFC晶体管110的切换频率随AC输入电压增加而减少（以及切换频率随AC输入电压减少而增加）。在一些实施例中，例如，PFC晶体管110的切换频率可在渐增的AC输入电压的情况下线性地并与其成反比地（例如，作为比例性的常数k2的函数）减少。例如，切换频率f_s、比例性的常数k2和AC输入电压V_i之间的关系可被如下表达：f_s=k2/V_i。然而，在其它实施例中，PFC晶体管110的切换频率可不与AC输入电压成反比地变化，但可通常随AC输入电压增加而减少并通常随AC输入电压减少而增加。本领域中那些技术人员将领会到的是，可使用使PFC电路100能够如本文中所描述的那样来运行的任何适合数学关系来将切换频率和AC输入电压联系。

如以上所描述的频率控制电路的实施例促进用频率控制电路的输出来替换通常提供给PFC控制器的ZCD引脚的升压电感器感测信号，使得PFC控制器响应于增加的输入电压而不进入突发或跳跃模式，并使得PFC控制器在更高的输入电压不太频繁地将栅极驱动（“GD”）信号提供给PFC晶体管，从而响应于增加的输入电压而增加PFC晶体管的总关断时间。耦合到PFC升压转换器的PFC晶体管控制PFC电路中的升压转换器以改进功率供应电路中的功率因数。

本文中所描述的频率控制电路的示范性技术效果包含例如：（a）响应于渐增的输入电压而增加PFC晶体管的总关断时间；（b）响应于渐增的输入电压而减少PFC晶体管的切换频率；以及（c）通过将频率控制电路的输出提供给PFC控制器来抑制突发或跳跃模式。

频率控制电路和相关组件的示范性实施例在上面被详细描述。所述系统不限于本文中所描述的特定实施例，而更确切地，系统的组件和/或所述方法的步骤可与本文中所描述的其它组件和/或步骤独立地并分离地利用。例如，本文中所描述的组件的配置可还与其它过程组合地使用，并不限于与如本文中所描述的系统和相关方法一起实践。更确切地，示范性实施例能够结合其中预期功率因数校正的许多应用地实现并利用。

尽管本公开的各种实施例的特定特征可在一些附图中示出且在其它附图中未示出，但这仅为了方便。根据本公开的原理，附图的任何特征可与任何其它附图的任何特征组合地参照和/或要求保护。

本书面描述使用包含最佳模式的示例来公开本公开的实施例，并且还使本领域的任何技术人员能够实践本公开，包含制作和使用任何装置或系统，以及执行任何结合方法。本文中所描述的实施例的可取得的专利范围由权利要求书来限定，并且可包含本领域的技术人员想到的其它示例。如果这类其它示例具有与权利要求的文字语言完全相同的结构单元，或者如果它们包含具有与权利要求的文字语言的非实质差异的等效结构单元，则预计它们处于权利要求的范围之内。

Claims

1.一种供切换模式功率供应使用的功率因数校正PFC电路，所述PFC电路包括：

整流器；

升压PFC转换器；

PFC控制器；

PFC晶体管，其电耦合于所述PFC控制器和所述升压PFC转换器之间；以及

频率控制电路，其电耦合于所述整流器和所述PFC控制器之间，所述频率控制电路可操作以控制所述PFC控制器，使得在操作期间，所述PFC控制器基于所述整流器的输出电压与阈值电压的比较来向所述PFC晶体管提供驱动信号，其中所述驱动信号导致所述PFC晶体管的总关断时间，其随所述整流器的所述输出电压增加而增加并随所述整流器的所述输出电压减少而减少，

其中所述频率控制电路包括：

第一晶体管；

比较器，其包括第一输入引脚、第二输入引脚和输出引脚，所述比较器电耦合到所述整流器并布置成在所述第一输入引脚处接收所述整流器的所述输出电压；

第一电容器，其电耦合于所述第一晶体管和所述比较器之间，所述第一电容器进一步电耦合到第一电压源，所述第一电容器布置成向所述比较器的所述第二输入引脚提供所述阈值电压；以及

第二晶体管，其电耦合到所述比较器的所述输出引脚，所述第二晶体管进一步电耦合到第二电压源，所述第二晶体管进一步耦合到所述PFC控制器，其中在操作期间，所述第二晶体管布置成i)在所述整流器的所述输出电压小于所述阈值电压时关闭，并且ii)在所述整流器的所述输出电压大于所述阈值电压时接通。

2.如权利要求1所述的PFC电路，其中所述升压PFC转换器包括电感器、第二电容器和二极管。

3.如权利要求1所述的PFC电路，其中所述PFC控制器布置成在所述第二晶体管关闭时向所述PFC晶体管提供所述驱动信号。

4.如权利要求1所述的PFC电路，其中所述PFC控制器布置成在所述第二晶体管关闭时向所述第一晶体管提供所述驱动信号。

5.如权利要求4所述的PFC电路，其中所述第一晶体管布置成在不存在所述驱动信号时关闭，并且其中所述第一电容器布置成在所述第一晶体管被关闭时由所述第一电压源来充电。

6.如权利要求1所述的PFC电路，其中所述比较器布置成比较所述整流器的所述输出电压与由所述第一电容器所提供的所述阈值电压，并且其中在所述整流器的所述输出电压小于所述阈值电压时，所述比较器布置成输出关闭所述第二晶体管的逻辑LOW信号。

7.如权利要求1所述的PFC电路，其中所述比较器布置成比较所述整流器的所述输出电压与由所述第一电容器所提供的所述阈值电压，并且其中在所述整流器的所述输出电压大于所述阈值电压时，所述比较器布置成输出开启所述第二晶体管的逻辑HIGH信号。

8.一种在切换模式功率供应中布置成电耦合于整流器和升压功率因数校正PFC转换器之间的频率控制电路，所述频率控制电路包括：

第一MOSFET，其包括栅极引脚、源极引脚和漏极引脚；

比较器，其包括第一输入引脚、第二输入引脚和输出引脚，所述第一输入引脚电耦合到所述整流器的输出；

电容器，其电耦合于所述第一MOSFET的所述漏极引脚和所述比较器的所述第二输入引脚之间，所述电容器进一步电耦合于第一电压源；以及

第二MOSFET，其包括栅极引脚、源极引脚和漏极引脚，所述第二MOSFET的所述栅极引脚电耦合到所述比较器的所述输出引脚，所述第二MOSFET的所述漏极引脚电耦合于第二电压源，所述第二MOSFET的所述源极引脚电耦合于PFC控制器的输入引脚，其中在操作期间，所述频率控制电路可操作以基于所述整流器的输出电压来调整所述第一MOSFET的切换频率。

9.如权利要求8所述的频率控制电路，其中所述比较器布置成比较所述整流器的所述输出电压与由所述电容器所输出的阈值电压，并且其中在所述整流器的所述输出电压小于所述阈值电压时，所述比较器布置成输出逻辑LOW信号。

10.如权利要求9所述的频率控制电路，其中所述第二MOSFET布置成接收所述逻辑LOW信号，并且其中所述第二MOSFET进一步布置成响应于接收所述逻辑LOW信号而关闭。

11.如权利要求10所述的频率控制电路，其中所述PFC控制器布置成在所述第二MOSFET关闭时接通所述第一MOSFET。

12.如权利要求8所述的频率控制电路，其中所述比较器布置成比较所述整流器的所述输出电压与由所述电容器所输出的阈值电压，并且其中在所述整流器的所述输出电压大于所述阈值电压时，所述比较器布置成输出逻辑HIGH信号。

13.如权利要求12所述的频率控制电路，其中所述第二MOSFET布置成接收所述逻辑HIGH信号，并且其中所述第二MOSFET进一步布置成响应于接收所述逻辑HIGH信号而接通。

14.如权利要求13所述的频率控制电路，其中所述第二电压源布置成在所述第二MOSFET接通时通过所述第二MOSFET将电压强加于所述PFC控制器的所述输入引脚上。

15.如权利要求14所述的频率控制电路，其中所述PFC控制器布置成响应于将所述电压在所述PFC控制器的所述输入引脚上的强加而关闭所述第一MOSFET。

16.如权利要求15所述的频率控制电路，其中所述第一电压源布置成在所述第一MOSFET被关闭时给所述电容器充电。

17.如权利要求8所述的频率控制电路，其中所述比较器布置成比较所述整流器的所述输出电压与由所述电容器所输出的阈值电压，并且其中在所述整流器的所述输出电压小于所述阈值电压时，所述PFC控制器布置成接通所述第一MOSFET，并且其中在所述整流器的所述输出电压大于所述阈值电压时，所述PFC控制器布置成关闭所述第一MOSFET，使得随着所述整流器的所述输出电压增加，所述第一MOSFET的总关断时间也增加。

18.一种降低功率因数校正PFC电路中的PFC晶体管的切换频率的方法，所述方法包括：通过电耦合于整流器输出和PFC控制器之间的频率控制电路来比较整流器输出电压与阈值电压；以及

(i)在所述整流器输出电压小于所述阈值电压时开启所述PFC晶体管；以及

(ii)在所述整流器输出电压大于所述阈值电压时关闭所述PFC晶体管，使得随着所述整流器输出电压增加，所述PFC晶体管的总关断时间也增加，

其中所述频率控制电路包括：

第一晶体管；

比较器，其包括第一输入引脚、第二输入引脚和输出引脚，所述比较器电耦合到所述整流器输出并布置成在所述第一输入引脚处接收所述整流器输出电压；

电容器，其电耦合于所述第一晶体管和所述比较器之间，所述电容器进一步电耦合到第一电压源，所述电容器布置成向所述比较器的所述第二输入引脚提供所述阈值电压；以及

第二晶体管，其电耦合到所述比较器的所述输出引脚，所述第二晶体管进一步电耦合到第二电压源，所述第二晶体管进一步耦合到所述PFC控制器，其中在操作期间，所述第二晶体管布置成i)在所述整流器输出电压小于所述阈值电压时关闭，并且ii)在所述整流器输出电压大于所述阈值电压时接通。

19.如权利要求18所述的方法，所述方法进一步包括：

在所述整流器输出电压小于所述阈值电压时，通过所述比较器来输出逻辑LOW信号；以及

在所述整流器输出电压大于所述阈值电压时，通过所述比较器来输出逻辑HIGH信号，使得随着所述整流器输出电压增加，所述逻辑HIGH信号更频繁地输出。