CN110085684A - 光电装置及其制造方法 - Google Patents
光电装置及其制造方法 Download PDFInfo
- Publication number
- CN110085684A CN110085684A CN201910361360.7A CN201910361360A CN110085684A CN 110085684 A CN110085684 A CN 110085684A CN 201910361360 A CN201910361360 A CN 201910361360A CN 110085684 A CN110085684 A CN 110085684A
- Authority
- CN
- China
- Prior art keywords
- layer
- passivation layer
- photoelectric device
- stop
- reflecting layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000002161 passivation Methods 0.000 claims abstract description 147
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000008021 deposition Effects 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims description 74
- 239000000463 material Substances 0.000 claims description 46
- 238000000151 deposition Methods 0.000 claims description 26
- 238000009413 insulation Methods 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 4
- 230000003667 anti-reflective effect Effects 0.000 claims description 2
- 230000003760 hair shine Effects 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 19
- 238000002310 reflectometry Methods 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 230000003042 antagnostic effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005622 photoelectricity Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000011514 reflex Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 silicon nitrides Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Abstract
本公开涉及一种光电装置及其制造方法。光电装置包括：衬底，所述衬底中形成有光电器件；抗反射层，所述抗反射层至少覆盖所述光电器件，所述抗反射层的厚度为沉积形成的预设厚度；第一钝化层，所述第一钝化层至少覆盖所述光电器件上方的抗反射层。
Description
技术领域
本公开涉及半导体技术领域，具体来说，涉及一种光电装置及其制造方法。
背景技术
光电装置可以实现光信号和电信号之间的转换，在图像感测、图像显示等领域中存在着广泛的应用。在光电装置中，为了改善光信号的接收或辐射状况，通常设置有抗反射层。光的反射率与抗反射层的厚度密切相关，当抗反射层的厚度满足一定的条件时，可以得到最小的反射率，从而使尽可能多的光透射，改善光电装置的性能。然而，在光电装置的制备工艺中，精确控制抗反射层的厚度并不容易，很容易导致光电装置的性能下降。
因此存在对于新的光电装置及其制造方法的需求。
发明内容
根据本公开的一个方面，提供了一种光电装置，包括：衬底，所述衬底中形成有光电器件；抗反射层，所述抗反射层至少覆盖所述光电器件，所述抗反射层的厚度为通过沉积形成的预设厚度；第一钝化层，所述第一钝化层至少覆盖所述光电器件上方的抗反射层。
在一个实施例中，所述光电器件包括光电二极管或发光二极管。
在一个实施例中，所述光电装置还包括逻辑电路，所述逻辑电路与所述光电器件电连接，且所述逻辑电路设置在所述衬底的逻辑区中。
在一个实施例中，所述第一钝化层还覆盖所述逻辑区；所述光电装置还包括：停止层，所述停止层覆盖所述逻辑区中的所述第一钝化层；第二钝化层，所述第二钝化层覆盖所述停止层，其中所述逻辑区中的第一钝化层的厚度大于所述光电器件上方的第一钝化层的厚度。
在一个实施例中，所述停止层的材料与所述抗反射层的材料相同；和/或所述第二钝化层的材料与所述第一钝化层的材料相同。
在一个实施例中，所述抗反射层的材料包括氮化硅；和/或所述第一钝化层的材料包括绝缘氧化物。
在一个实施例中，覆盖于所述光电器件上方的所述抗反射层的上表面平整。
根据本公开的另一个方面，提供了一种光电装置的制造方法，包括：提供衬底，在所述衬底中形成有光电器件；至少在所述光电器件上方依次沉积抗反射层、第一钝化层、停止层和第二钝化层；依次刻蚀掉所述光电器件上方的第二钝化层和停止层；刻蚀所述光电器件上方的所述第一钝化层的一部分。
在一个实施例中，所述至少在所述光电器件上方依次沉积抗反射层、第一钝化层、停止层和第二钝化层的步骤包括：采用原子层沉积工艺沉积所述第一钝化层。
在一个实施例中，所述依次刻蚀掉所述光电器件上方的第二钝化层和停止层的步骤包括：采用第一刻蚀参数刻蚀所述光电器件上方的所述第二钝化层；采用第二刻蚀参数刻蚀所述光电器件上方的所述停止层；其中，所述第一刻蚀参数不同于所述第二刻蚀参数。
在一个实施例中，所述刻蚀所述光电器件上方的所述第一钝化层的一部分的步骤包括：采用第三刻蚀参数刻蚀所述光电器件上方的所述第一钝化层的一部分；其中，所述第三刻蚀参数不同于所述第二刻蚀参数。
在一个实施例中，沉积在所述光电器件上方的抗反射层的厚度保持为预设厚度。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得更为清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1A～图1C示出了一种光电装置的制造方法的部分步骤中，光电装置的结构示意图；
图2示出了抗反射层的反射率随其厚度变化的示意图；
图3A～图3B示出了一种光电装置的制造方法的部分步骤中，部分像素区的结构示意图；
图4A～图4B示出了根据本公开一个示例性实施例的光电装置的制造方法的部分步骤中，光电装置的结构示意图；
图5示出了根据本公开一个示例性实施例的光电装置的制造方法的流程示意图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在一些情况中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，本公开并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的结构及方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本公开的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
图1A～图1C示出了一种光电装置的制造方法的部分步骤中，光电装置100’的结构示意图。在光电装置100’中，可以根据电路或器件功能的不同将其大致划分为像素区101’和逻辑区102’。在像素区101’中，设置有与光存在直接作用的光电器件120’；而在逻辑区102’中，设置有对电信号进行处理的逻辑电路180’。在像素区101‘中，各像素可以呈阵列状(诸如矩形、三角形、六边形等)排布，每个像素中可以包括至少一个光电器件120’，还可以包括与该光电器件120’对应设置的微透镜(未示出)和滤光结构(未示出)等。通过将光电器件120’集中在像素区101’中，有助于针对光的传输特性设计光电装置100’的结构等，从而提高光电装置100’的性能。
根据光的传播特性可知，其在材料中的反射率与光波波长、材料折射率和材料厚度等参数相关。如图2所示，当抗反射层的厚度为预设厚度x0时，其反射率最低。随着抗反射层的厚度相对预设厚度x0的偏离增大，其反射率也相应提高。在一些情况下，抗反射层的预设厚度x0在400～600埃之间。可以理解的是，为了实现较好的抗反射效果，需要制备出厚度为预设厚度的抗反射层。
如图1A～图1C所示，在制备抗反射层130’的至少部分步骤中，可以通过光阻190’或抗刻蚀层(图中未示出)等覆盖逻辑区102’，以免抗反射层130’的制备过程对逻辑区102’中逻辑电路180’等造成干扰。如图1A所示，首先衬底110’上已经形成有逻辑电路180’和光电器件120’，并依次沉积有抗反射层130’，第一钝化层140’和第二钝化层150’，光阻190’覆盖在光电装置100’的逻辑区102’。可以理解的是，根据光电装置100’的功能需求，在第二钝化层150’上还可以沉积其它结构层，如图1A中第二钝化层150’上方还沉积有与抗反射层130’同种材料的结构层，相应的，光阻190’覆盖在该结构层之上。若在抗反射层130’的制备之前，第二钝化层150’上方还存在其它结构层，则在刻第二钝化层150’之前，可以采用相应的刻蚀工艺去除相应区域中的结构层即可。在后文中，将以第二钝化层150’的刻蚀为起始，描述抗反射层130’的制备过程，而不再赘述针对第二钝化层150’上方的其它结构层的处理。在图1A中的第一钝化层140’和第二钝化层150’可以采用同种材料形成，且预先沉积的抗反射层130’的厚度大于对应于最低反射率的预设厚度x0，以便为后续对抗反射层130’的刻蚀预留出一定的冗余厚度。
如图1B所示，通过刻蚀工艺依次去除第二钝化层150’，第一钝化层140’和部分抗反射层130’。由于第一钝化层140’和第二钝化层150’是采用同种材料形成的，因此可以通过一步刻蚀工艺去除，从而简化步骤，降低成本。并且，在刻蚀第一钝化层140’和第二钝化层150’的过程中，可以选用较高的刻蚀速率，以提高效率。然而，抗反射层130’的材料与第一钝化层140’的材料通常并不相同，或者，即使抗反射层130’和第一钝化层140’的材料相同，为了准确控制抗反射层130’的剩余厚度，使其等于或基本等于预设厚度x0，抗反射层130’的刻蚀参数往往也不同于第一钝化层140’的刻蚀参数，抗反射层130’的刻蚀速率一般较低。在图1B中，理想情况下剩余的抗反射层130’厚度为预设厚度x0，从而实现最好的抗反射效果。
如图1C所示，在刻蚀部分抗反射层130’满足预设厚度x0之后，为了避免环境中的氧气、水、灰尘等物质对光电装置100’的性能造成影响，延长其使用寿命，可以在抗反射层130’的上方再次沉积第一钝化层140’，从而形成对光电装置100’的保护。在后续的工艺步骤中，还可以在该第一钝化层140’上继续沉积背部滤光隔离(BCFI)结构等其它结构层，以实现相应的功能，在此不再赘述。
但是，采用上述工艺步骤制备抗反射层130’时，至少存在以下几个问题：
第一，由于刻蚀工艺的可控性较差，因此抗反射层130’的剩余厚度往往是难以精确控制的。那么，实际所得的抗反射层130’的厚度通常与预设厚度x0之间存在一定的偏离，导致抗反射层130’的反射率增高，降低了光电装置100’的性能。
第二，由于第一钝化层140’和第二钝化层150’往往是在一步刻蚀工艺中去除的，单次刻蚀去除过厚的结构层很容易引入表面的不平整。进一步的，在刻蚀抗反射层130’时，这种不平整也会导致抗反射层130’表面的平整度下降，导致光的散射等现象严重，影响光电装置100’的性能。
第三，如图3A和图3B所示，为了隔离像素区101’中相邻的光电器件120’，在衬底110’上通常还设置有绝缘隔离结构160’，以免光电器件120’之间发生短路。绝缘隔离结构160’可以通过在衬底110’上开设隔离孔，再向其中填充绝缘材料得到。由于抗反射层130’和第一钝化层140’的材料本身通常都是绝缘的，因此可以在形成抗反射层130’和第一钝化层140’的同时，形成绝缘隔离结构160’。当采用如上所述的工艺过程制备抗反射层130’和第一钝化层140’时，一方面由于在同样的刻蚀参数下不同区域的刻蚀速率可能存在差别，因此在刻蚀第一钝化层140’的过程中，在隔离孔附近的第一钝化层140’存在向孔内凹陷的趋势；另一方面，如图3A所示，由于刻蚀抗反射层130’的同时也可能会对第一钝化层具有一定的刻蚀效果，而在刻蚀抗反射层130’时，为了保障抗反射层130’的厚度满足预设厚度，会形成对隔离孔内部的第一钝化层材料的过刻蚀，导致绝缘隔离结构160’的凹陷。在后续继续沉积第一钝化层140’时，上述凹陷也难以被第一钝化层140’填充平整，导致所形成的光电装置100’的像素区101’表面不平。像素区101’的表面不平一方面可能会影响光的传输效果，导致光的散射等；另一方面考虑到后续还需要在像素区101’中制备BCFI结构等，这种不平整将会导致BCFI结构等的稳定性和可靠性变差，使光电装置100’的性能下降。
根据本公开的一个方面，提出一种光电装置的制造方法。如图4A～图4B和图5所示，在一示例性实施例中，光电装置的制造方法包括：
步骤S100、提供衬底110，在衬底110中形成有光电器件120；
步骤S200、至少在光电器件120上方依次沉积抗反射层130、第一钝化层140、停止层170和第二钝化层150；
步骤S300、依次刻蚀掉光电器件120上方的第二钝化层150和停止层170；
步骤S400、刻蚀光电器件120上方的第一钝化层140的一部分。
需要注意的是，在第二钝化层150的上方也可以沉积其它结构层，在这里将以对第二钝化层150的刻蚀为起点，描述光电装置的制造方法。
如图4A所示，衬底110上已经沉积有抗反射层130，第一钝化层140，停止层170和第二钝化层150。其中，抗反射层130的厚度等于最终所需的预设厚度x0，也就是说，在后续的制造过程中，将不会再通过刻蚀的方式改变抗反射层130的厚度。由于抗反射层130完全是通过沉积形成的，相比刻蚀而言，其厚度的可控性更好，从而有助于改善抗反射层130的性能。并且，只要衬底110表面是平整的，被沉积的抗反射层130表面通常也是平整的，而不会在隔离孔附近形成难以被第一钝化层140填平的凹凸结构，影响后续工艺。在一具体示例中，抗反射层130可以由氮化硅等材料沉积形成。
第一钝化层140和第二钝化层150可以采用同种材料形成，例如均可以由氧化硅、氧化铝等氧化物形成。然而，为了兼顾钝化层的沉积质量和沉积效率，可以采用原子层沉积(ALD)工艺沉积与抗反射层130直接接触的第一钝化层140，采用化学气相沉积、辉光放电、溅射、阳极氧化等其它工艺沉积第一钝化层140上方的第二钝化层150。
在ALD方法中，待沉积的第一钝化层材料是以单原子膜形式一层一层的沉积的，新一层原子膜的化学反应与之前一层直接关联，且每次反应只沉积一层原子。通过ALD方法制备第一钝化层140，一方面可以精确控制沉积厚度和表面的平整性；另一方面被沉积的第一钝化层材料能够完整地覆盖整个沉积表面，包括隔离孔的内壁，从而形成高质量的绝缘隔离结构160，保障光电器件120之间的绝缘性。
如图4B所示，为了在像素区101中形成接收光信号的窗口，通过刻蚀工艺依次去除图4A中像素区101内的第二钝化层150，停止层170和部分第一钝化层140。通过在第一钝化层140和第二钝化层150之间设置停止层170，可以将图1B中对第一钝化层140’和第二钝化层150’的连续刻蚀分解为多段刻蚀，在每次刻蚀过程中，所需刻蚀掉的材料的厚度大幅减小，从而有助于改善刻蚀工艺的可控性，尽可能使材料的剩余厚度满足需求，且避免在每一结构层中引入由于刻蚀导致的不平整。此外，位于第一钝化层140下方的抗反射层130完全是由沉积工艺形成的，未经过刻蚀，且沉积工艺中对平整度的可控性优于刻蚀工艺中对平整度的可控性，因此，抗反射层130表面可以保持很好的平整度，不会受到刻蚀的影响。
进一步的，可以采用第一刻蚀参数刻蚀光电器件120上方的第二钝化层150，采用第二刻蚀参数刻蚀光电器件120上方的停止层170，采用第三刻蚀参数刻蚀光电器件上方的第一钝化层140，也就是说，相邻两次刻蚀采用不同的刻蚀参数。上述刻蚀参数具体可以包括刻蚀所采用的反应物、刻蚀强度等。刻蚀参数的选择与被刻蚀的材料种类和所需的刻蚀速率等相关。由于第二钝化层150和停止层170是被完全刻蚀掉的，因此可以选择对应于较大刻蚀速率的第一刻蚀参数和第二刻蚀参数，从而提高制造效率；而第一钝化层140是被部分刻蚀的，还需要保留部分第一钝化层140以保护像素区101，因此可以选择对应于较小刻蚀速率的第三刻蚀参数，从而提高刻蚀的精确性。
在本公开的光电装置的制造方法中，通过沉积形成抗反射层，并且在第一钝化层和第二钝化层之间添加停止层，使刻蚀过程停留在抗反射层上方的第一钝化层中，一方面有助于通过沉积过程精确控制抗反射层的厚度，使其厚度始终保持为预设厚度，避免刻蚀工艺带来的不稳定性；另一方面，剩余的第一钝化层可以保护像素区，而无需在刻蚀得到抗反射层之后再次沉积第一钝化层，减少了一步沉积工艺，有助于降低材料和制造成本。
基于上述光电装置的制造方法，根据本公开的另一个方面，还提出一种光电装置。在一示例性实施例中，如图4B所示，光电装置100包括衬底110，同样，根据电路或器件功能的不同，可以将光电装置100大致分为像素区101和逻辑区102。其中，像素区101的部分衬底中形成有光电器件120，逻辑区的部分衬底中可以形成有逻辑电路180，光电器件120和逻辑电路180之间可以通过布线层实现电连接。由于抗反射层130等设置在衬底110上方，因此可以将布线层设置在衬底110的下方。
光电装置100具体可以是图像传感器或发光装置。在一些实施例中，当光电装置100用于图像感测时，该光电器件120具体可以是光电二极管，将接收到的光信号转换为电信号。在一些实施例中，当光电装置100用于发光时，该光电器件120具体可以是发光二极管，从而在电流或电压作用下产生相应的光辐射。后文中将以图像传感器为例，详细阐述本公开的技术方案，对于发光装置而言，本领域技术人员可以在不付出创造性劳动的前提下，相应调整后文中描述的技术方案，将其应用于发光装置。
在光电装置100的运行过程中，光电器件120接收外界入射的光信号，并产生相应的电信号，之后，光电器件120中产生的电信号被传输至逻辑电路180，经逻辑电路180的处理形成最终的感测信号。为了增大对光信号的接收率，改善接收效果，在光电器件120上方覆盖有抗反射层130。抗反射层130具有很低的反射率，相应的，更多的光信号被透射至光电器件120的感光面，从而有助于提高感测的灵敏度和准确度。如图2所示，抗反射层130的反射率与其厚度密切相关，因此，通过沉积形成厚度为预设厚度x0的抗反射层130，使其具有最低的反射率，实现最好的抗反射效果。由于沉积工艺相比刻蚀工艺的可控性更好，通过沉积直接形成预设厚度的抗反射层130，而不再对抗反射层130进行刻蚀，可以很好地改善抗反射层130的质量。
进一步的，为了避免光的散射等、改善光的传输特性，同时保障光电装置100中沉积在抗反射层130上方的其它结构层(例如BCFI结构)的稳定性和可靠性，覆盖于光电器件120上方的抗反射层130的上表面是平整的，从而为其它结构层提供稳定的基底。并且，沉积工艺也有助于实现平整的抗反射层130表面。
在抗反射层130的上方，还覆盖有第一钝化层140，以避免环境中的氧气、水、灰尘等物质对光电器件120的性能造成影响，从而更好地保护光电装置100，延长其使用寿命。
在光电装置100的逻辑区102中，存在逻辑电路180，逻辑电路180也可能受到环境中氧气、水、灰尘等物质的影响，为了保护逻辑电路180，同时简化光电装置100的制造工艺，可以保留制备抗反射层130过程中形成的第一钝化层140、停止层170和第二钝化层150等结构层，以保护逻辑电路180。如图4B所示，第一钝化层140，停止层170和第二钝化层150依次覆盖在逻辑区102，以保护其中的逻辑电路180。具体的，其中至少第一钝化层140和第二钝化层150的材料可以很好地隔绝逻辑电路180和环境。此外，停止层170的材料也可以选用具有绝缘和隔离功能的材料，以保护逻辑电路180。根据后文的描述可知，由于像素区101中的部分第一钝化层140将会被刻蚀，而逻辑区102中的第一钝化层140始终被完全保留，因此在逻辑区102中的第一钝化层140的厚度大于位于光电器件120上方的第一钝化层140的厚度。
为了降低光电装置100的成本，简化其制造工艺、特别是简化刻蚀工艺，停止层170的材料可以与抗反射层130的材料相同。在一具体示例中，停止层170和/或抗反射层130可以采用氮化硅形成。氮化硅是一种在半导体制程中被广泛使用的材料，有助于降低沉积、刻蚀停止层170和/或抗反射层130的成本。
此外，第二钝化层150的材料可以与第一钝化层140的材料相同。在一具体示例中，第一钝化层140和/或第二钝化层150可以由绝缘氧化物形成，例如氧化硅、氧化铝等，从而保护光电装置100。氧化物同样也是在半导体制程中被广泛使用的材料，有助于降低沉积、刻蚀第一钝化层140和/或第二钝化层150的成本。
在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。
如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪声以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。
另外，前面的描述可能提及了被“连接”或“耦接”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦接”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦接”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。
另外，仅仅为了参考的目的，还可以在本文中使用“第一”、“第二”等类似术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。
还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。
本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
根据本公开的一方面，提供了一种光电装置，其特征在于，包括：衬底，所述衬底中形成有光电器件；抗反射层，所述抗反射层至少覆盖所述光电器件，所述抗反射层的厚度为通过沉积形成的预设厚度；第一钝化层，所述第一钝化层至少覆盖所述光电器件上方的抗反射层。
根据上述方面的光电装置，其特征在于，所述光电器件包括光电二极管或发光二极管。
根据上述方面的光电装置，其特征在于，所述光电装置还包括逻辑电路，所述逻辑电路与所述光电器件电连接，且所述逻辑电路设置在所述衬底的逻辑区中。
根据上述方面的光电装置，其特征在于，所述第一钝化层还覆盖所述逻辑区；所述光电装置还包括：停止层，所述停止层覆盖所述逻辑区中的所述第一钝化层；第二钝化层，所述第二钝化层覆盖所述停止层，其中所述逻辑区中的第一钝化层的厚度大于所述光电器件上方的第一钝化层的厚度。
根据上述方面的光电装置，其特征在于，所述停止层的材料与所述抗反射层的材料相同；和/或所述第二钝化层的材料与所述第一钝化层的材料相同。
根据上述任一方面的光电装置，其特征在于，所述抗反射层的材料包括氮化硅；和/或所述第一钝化层的材料包括绝缘氧化物。
根据上述方面的光电装置，其特征在于，覆盖于所述光电器件上方的所述抗反射层的上表面平整。
根据本公开的另一方面，提供了一种光电装置的制造方法，其特征在于，包括：提供衬底，在所述衬底中形成有光电器件；至少在所述光电器件上方依次沉积抗反射层、第一钝化层、停止层和第二钝化层；依次刻蚀掉所述光电器件上方的第二钝化层和停止层；刻蚀所述光电器件上方的所述第一钝化层的一部分。
根据上述方面的制造方法，其特征在于，所述至少在所述光电器件上方依次沉积抗反射层、第一钝化层、停止层和第二钝化层的步骤包括：采用原子层沉积工艺沉积所述第一钝化层。
根据上述方面的制造方法，其特征在于，所述依次刻蚀掉所述光电器件上方的第二钝化层和停止层的步骤包括：采用第一刻蚀参数刻蚀所述光电器件上方的所述第二钝化层；采用第二刻蚀参数刻蚀所述光电器件上方的所述停止层；其中，所述第一刻蚀参数不同于所述第二刻蚀参数。
根据上述方面的制造方法，其特征在于，所述刻蚀所述光电器件上方的所述第一钝化层的一部分的步骤包括：采用第三刻蚀参数刻蚀所述光电器件上方的所述第一钝化层的一部分；其中，所述第三刻蚀参数不同于所述第二刻蚀参数。
根据前述任一方面的制造方法，其特征在于，沉积在所述光电器件上方的抗反射层的厚度保持为预设厚度。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。
Claims (10)
1.一种光电装置，其特征在于，包括：
衬底，所述衬底中形成有光电器件；
抗反射层，所述抗反射层至少覆盖所述光电器件，所述抗反射层的厚度为通过沉积形成的预设厚度；
第一钝化层，所述第一钝化层至少覆盖所述光电器件上方的抗反射层。
2.根据权利要求1所述的光电装置，其特征在于，所述光电器件包括光电二极管或发光二极管。
3.根据权利要求1所述的光电装置，其特征在于，所述光电装置还包括逻辑电路，所述逻辑电路与所述光电器件电连接，且所述逻辑电路设置在所述衬底的逻辑区中。
4.根据权利要求3所述的光电装置，其特征在于，所述第一钝化层还覆盖所述逻辑区；
所述光电装置还包括：
停止层，所述停止层覆盖所述逻辑区中的所述第一钝化层；
第二钝化层，所述第二钝化层覆盖所述停止层，其中所述逻辑区中的第一钝化层的厚度大于所述光电器件上方的第一钝化层的厚度。
5.根据权利要求4所述的光电装置，其特征在于，所述停止层的材料与所述抗反射层的材料相同；和/或
所述第二钝化层的材料与所述第一钝化层的材料相同。
6.根据权利要求1至5中任一项所述的光电装置，其特征在于，所述抗反射层的材料包括氮化硅；和/或
所述第一钝化层的材料包括绝缘氧化物。
7.根据权利要求1所述的光电装置，其特征在于，覆盖于所述光电器件上方的所述抗反射层的上表面平整。
8.一种光电装置的制造方法，其特征在于，包括：
提供衬底，在所述衬底中形成有光电器件；
至少在所述光电器件上方依次沉积抗反射层、第一钝化层、停止层和第二钝化层；
依次刻蚀掉所述光电器件上方的第二钝化层和停止层；
刻蚀所述光电器件上方的所述第一钝化层的一部分。
9.根据权利要求8所述的制造方法，其特征在于，所述至少在所述光电器件上方依次沉积抗反射层、第一钝化层、停止层和第二钝化层的步骤包括：
采用原子层沉积工艺沉积所述第一钝化层。
10.根据权利要求8所述的制造方法，其特征在于，所述依次刻蚀掉所述光电器件上方的第二钝化层和停止层的步骤包括：
采用第一刻蚀参数刻蚀所述光电器件上方的所述第二钝化层；
采用第二刻蚀参数刻蚀所述光电器件上方的所述停止层；
其中，所述第一刻蚀参数不同于所述第二刻蚀参数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910361360.7A CN110085684A (zh) | 2019-04-30 | 2019-04-30 | 光电装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910361360.7A CN110085684A (zh) | 2019-04-30 | 2019-04-30 | 光电装置及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110085684A true CN110085684A (zh) | 2019-08-02 |
Family
ID=67418248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910361360.7A Pending CN110085684A (zh) | 2019-04-30 | 2019-04-30 | 光电装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110085684A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090251573A1 (en) * | 2008-04-04 | 2009-10-08 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and manufacturing method thereof |
| CN102164250A (zh) * | 2010-02-18 | 2011-08-24 | 美商豪威科技股份有限公司 | 具有改良式黑电平校准的图像传感器 |
| CN103390624A (zh) * | 2012-05-10 | 2013-11-13 | 台湾积体电路制造股份有限公司 | 用于bsi图像传感器的背面结构 |
-
2019
- 2019-04-30 CN CN201910361360.7A patent/CN110085684A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090251573A1 (en) * | 2008-04-04 | 2009-10-08 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and manufacturing method thereof |
| CN102164250A (zh) * | 2010-02-18 | 2011-08-24 | 美商豪威科技股份有限公司 | 具有改良式黑电平校准的图像传感器 |
| CN103390624A (zh) * | 2012-05-10 | 2013-11-13 | 台湾积体电路制造股份有限公司 | 用于bsi图像传感器的背面结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2815436B1 (en) | Micro-led array with filters | |
| KR101438268B1 (ko) | 후면 조명 이미지 센서 칩 내의 그리드 및 이러한 그리드를 형성하기 위한 방법 | |
| CN103765603B (zh) | 带凹凸结构膜的玻璃基板的使用干式蚀刻的制造方法、带凹凸结构膜的玻璃基板、太阳能电池及太阳能电池的制造方法 | |
| JP4983346B2 (ja) | 半導体発光装置 | |
| JPH11298046A (ja) | 微小光学半導体レンズの製造方法 | |
| JP4650631B2 (ja) | 半導体発光装置 | |
| TW201712895A (zh) | 光電組件及製造光電組件的方法 | |
| US20170278994A1 (en) | Color tunable thin film photovoltaic devices | |
| CN105742383A (zh) | 悬空p-n结量子阱器件和光波导单片集成系统及其制备方法 | |
| KR20160075765A (ko) | 반도체 발광 다이오드 및 반도체 발광 다이오드의 제조 방법 | |
| WO2017209888A1 (en) | Colored photovoltaic modules | |
| CN105322029A (zh) | 减反膜、光电子器件及其制作方法 | |
| CN108878600A (zh) | 发光二极管的倒装芯片及其制造方法 | |
| CN110085684A (zh) | 光电装置及其制造方法 | |
| Durel et al. | First demonstration of a back-side integrated heterogeneous hybrid III-V/Si DBR lasers for Si-photonics applications | |
| KR20110059616A (ko) | 광추출이 향상된 인버터 ｌｅｄ구조 | |
| CN108258002A (zh) | 半导体装置及其制造方法 | |
| JP7182814B2 (ja) | ホモ集積の赤外線フォトニックチップ及びその製造方法 | |
| CN106549302A (zh) | 一种边发射激光器与制作方法 | |
| CN104064654B (zh) | 形成芯片的钝化膜的方法、芯片的钝化膜的结构及芯片 | |
| CN102082392A (zh) | 可调谐激光器与光放大器的单片集成器件及其制作方法 | |
| JPH07174623A (ja) | 焦電型赤外線センサ及びその製造方法 | |
| CN101840975A (zh) | 光电元件及其形成方法 | |
| EP2613358A2 (en) | Double layer antireflection coating for silicon based solar cell modules | |
| CN110416380A (zh) | 发光二极管的倒装芯片及其制造方法和发光方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190802 |