CN110071133A - 图像传感器及其形成方法、摄像模组 - Google Patents
图像传感器及其形成方法、摄像模组 Download PDFInfo
- Publication number
- CN110071133A CN110071133A CN201910375043.0A CN201910375043A CN110071133A CN 110071133 A CN110071133 A CN 110071133A CN 201910375043 A CN201910375043 A CN 201910375043A CN 110071133 A CN110071133 A CN 110071133A
- Authority
- CN
- China
- Prior art keywords
- piezoelectric structure
- device substrate
- piezoelectric
- imaging sensor
- carrier substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 91
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 317
- 239000010410 layer Substances 0.000 claims description 209
- 239000000463 material Substances 0.000 claims description 55
- 238000005520 cutting process Methods 0.000 claims description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 33
- 230000003139 buffering effect Effects 0.000 claims description 26
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 18
- 239000010936 titanium Substances 0.000 claims description 18
- 229910052719 titanium Inorganic materials 0.000 claims description 18
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 claims description 12
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 12
- JOMFQUQEGVFPCT-UHFFFAOYSA-N dilithium;dioxido(oxo)germane Chemical compound [Li+].[Li+].[O-][Ge]([O-])=O JOMFQUQEGVFPCT-UHFFFAOYSA-N 0.000 claims description 12
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 12
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium dioxide Chemical compound O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims description 12
- 229910052744 lithium Inorganic materials 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 239000010453 quartz Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000010276 construction Methods 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 2
- QNZFKUWECYSYPS-UHFFFAOYSA-N lead zirconium Chemical compound [Zr].[Pb] QNZFKUWECYSYPS-UHFFFAOYSA-N 0.000 claims 2
- IWXBAFPAYLDYOJ-UHFFFAOYSA-N [Pb].[Zr].[Ti] Chemical compound [Pb].[Zr].[Ti] IWXBAFPAYLDYOJ-UHFFFAOYSA-N 0.000 claims 1
- 238000000465 moulding Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 23
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 14
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 10
- 238000000137 annealing Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 238000001755 magnetron sputter deposition Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 230000007480 spreading Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004575 stone Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 210000003739 neck Anatomy 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
一种图像传感器及其形成方法、摄像模组，图像传感器包括：器件衬底，所述器件衬底包括像素区和包围所述像素区的边缘逻辑区；载体衬底，所述载体衬底与所述器件衬底相对设置；位于所述器件衬底的边缘逻辑区和所述载体衬底之间的第一压电结构，第一压电结构环绕所述像素区，第一压电结构用于在获取电压信号后在第一方向上的尺寸增大，第一方向平行于像素区中心表面的法线方向。所述图像传感器的性能得到提高。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种图像传感器及其形成方法、摄像模组。
背景技术
随着半导体技术的发展，图像传感器已广泛应用于各种需要进行数字成像的领域，例如数码照相机、数码摄像机等电子产品中。图像传感器是一种将光信号转化为电信号的半导体器件。根据光电转换方式的不同，图像传感器分为互补金属氧化物(CMOS)图像传感器和电荷耦合器件(CCD)图像传感器。其中，CMOS图像传感器具有工艺简单、易于其它器件集成、体积小、重量轻、功耗小和成本低等优点。因此，CMOS图像传感器易于集成在例如手机、笔记本电脑、平板电脑等便携电子设备中，作为数字成像功能的摄像模组使用。
然而，现有的图像传感器的性能有待提高。
发明内容
本发明解决的问题是提供一种图像传感器及其形成方法，以提高图像传感器的性能。
为解决上述问题，本发明提供一种图像传感器，包括：器件衬底，所述器件衬底包括像素区和包围所述像素区的边缘逻辑区；载体衬底，所述载体衬底与所述器件衬底相对设置；位于所述器件衬底的边缘逻辑区和所述载体衬底之间的第一压电结构，第一压电结构环绕所述像素区，第一压电结构用于在获取电压信号后在第一方向上的尺寸增大，第一方向平行于像素区中心表面的法线方向。
可选的，所述第一压电结构的材料包括锆钛酸铅、镓酸锂、锗酸锂、锗酸钛或者石英。
可选的，环绕所述像素区的第一压电结构一体成型，所述第一压电结构呈环状结构；或者，第一压电结构的数量为多个，多个第一压电结构相互分立，多个第一压电结构环绕所述像素区。
可选的，在自边缘逻辑区至像素区中心的方向上，所述第一压电结构的尺寸范围为100纳米～2微米；所述第一压电结构的厚度范围为100纳米～1000纳米。
可选的，还包括：位于所述第一压电结构和所述器件衬底的边缘逻辑区之间的第一缓冲结构。
可选的，所述第一缓冲结构为单层结构，第一缓冲结构的材料包括氧化硅或者氮化硅；或者，所述第一缓冲结构为叠层结构，所述第一缓冲结构包括第一底缓冲层和位于第一底缓冲层表面的第一顶缓冲层，第一顶缓冲层位于第一压电结构和第一底缓冲层之间，第一底缓冲层的材料包括氧化硅，第一顶缓冲层的材料包括钛。
可选的，还包括：位于所述第一压电结构和所述载体衬底之间的第一电极层；贯穿所述器件衬底的边缘逻辑区且与第一电极层连接的第一插塞。
可选的，还包括：位于所述器件衬底和所述载体衬底之间的介质层，所述介质层包围第一压电结构的侧壁。
可选的，所述器件衬底包括相对的器件正面和器件背面；所述载体衬底朝向所述器件正面，第一压电结构位于器件正面；所述图像传感器还包括：位于所述像素区的器件背面的滤光层；位于所述滤光层表面的透镜层。
可选的，所述像素区包括中心区；所述图像传感器还包括：位于所述中心区和所述载体衬底之间的第二压电结构，所述第二压电结构用于在获取电压信号后在第一方向上的尺寸减小。
可选的，所述第二压电结构的材料包括锆钛酸铅、镓酸锂、锗酸锂、锗酸钛或者石英。
可选的，在自边缘逻辑区至像素区中心的方向上，所述第二压电结构的尺寸范围为100纳米～2微米；所述第二压电结构的厚度范围为100纳米～1000纳米。
可选的，所述第二压电结构的形状为柱状，所述第二压电结构的中心轴平行于第一方向。
可选的，还包括：位于所述第二压电结构和所述中心区之间的第二缓冲结构。
可选的，还包括：位于所述第二压电结构和所述载体衬底之间的第二电极层；贯穿所述器件衬底的像素区且与第二电极层连接的第二插塞。
可选的，所述像素区还包括包围所述中心区的边缘区；所述图像传感器还包括：位于所述边缘区和所述载体衬底之间的第三压电结构，第三压电结构环绕所述第二压电结构；第三压电结构分别与第一压电结构和所述第二压电结构分立，所述第三压电结构用于在获取电压信号后在第一方向上的尺寸增大或者减小。
可选的，所述第三压电结构的材料包括锆钛酸铅、镓酸锂、锗酸锂、锗酸钛或者石英。
可选的，环绕所述第二压电结构的第三压电结构一体成型，所述第三压电结构呈环状结构；或者，第三压电结构的数量为多个，多个第三压电结构相互分立，多个第三压电结构环绕所述第二压电结构。
可选的，在自边缘逻辑区至像素区中心的方向上，所述第三压电结构的尺寸范围为100纳米～2微米；所述第三压电结构的厚度范围为100纳米～1000纳米。
可选的，还包括：位于所述第三压电结构和所述边缘区之间的第三缓冲结构。
可选的，还包括：位于所述第三压电结构和载体衬底之间的第三电极层；贯穿器件衬底的像素区且与第三电极层连接的第三插塞。
可选的，所述器件衬底包括若干芯片区和位于相邻芯片区之间的切割道；各芯片区均包括像素区和边缘逻辑区；所述载体衬底与各芯片区和切割道相对设置。
可选的，所述器件衬底仅包括一个芯片区，芯片区包括像素区和边缘逻辑区。
本发明还提供一种摄像模组，包括：如上述所述的图像传感器和镜头透镜，所述器件衬底位于所述镜头透镜和所述载体衬底之间。
本发明还提供一种形成上述任意一项图像传感器的方法，包括：提供器件衬底和载体衬底，所述器件衬底包括像素区和包围所述像素区的边缘逻辑区；在所述边缘逻辑区的表面形成第一压电结构，第一压电结构环绕所述像素区；形成第一压电结构之后，将器件衬底和载体衬底键合，第一压电结构位于器件衬底和载体衬底之间，所述第一压电结构用于在获取电压信号后在第一方向上的尺寸增大，第一方向平行于像素区中心表面的法线方向。
可选的，还包括：在形成第一压电结构之前，在所述器件衬底的表面形成第一介质层；在第一介质层中形成贯穿第一介质层的第一开口，第一开口位于边缘逻辑区的第一介质层中；在第一开口中形成第一压电结构；在第一压电结构和第一介质层部分表面形成第一电极层；在第一介质层表面形成覆盖第一电极层侧壁的第二介质层，且第二介质层暴露出第一电极层的表面；形成第二介质层后，将器件衬底和载体衬底键合；器件衬底和载体衬底键合后，从器件衬底背向载体衬底的一面减薄器件衬底；减薄器件衬底后，形成贯穿所述器件衬底的边缘逻辑区且与第一电极层连接的第一插塞。
可选的，所述像素区包括中心区；所述图像传感器的形成方法还包括：在将器件衬底和载体衬底键合之前，在所述中心区的表面形成第二压电结构，所述第二压电结构和所述第一压电结构位于器件衬底的同一侧，所述第二压电结构用于在获取电压信号后在第一方向上的尺寸减小。
可选的，所述像素区还包括包围所述中心区的边缘区；所述图像传感器的形成方法还包括：在将器件衬底和载体衬底键合之前，在所述边缘区的表面形成第三压电结构，所述第三压电结构和所述第二压电结构位于器件衬底的同一侧，第三压电结构环绕所述第二压电结构；第三压电结构分别与第一压电结构和所述第二压电结构分立，所述第三压电结构用于在获取电压信号后在第一方向上的尺寸增大或者减小。
可选的，所述器件衬底包括若干芯片区和位于相邻芯片区之间的切割道；各芯片区均包括像素区和边缘逻辑区；所述图像传感器的形成方法还包括：将器件衬底和载体衬底键合之后，沿切割道切割器件衬底和载体衬底。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的图像传感器中，器件衬底的边缘逻辑区和所述载体衬底之间具有第一压电结构，第一压电结构环绕所述像素区，第一压电结构用于在获取电压信号后在第一方向上的尺寸增大，第一方向平行于像素区中心表面的法线方向。当第一压电结构在第一方向上的尺寸增大时，器件衬底的边缘逻辑区在第一压电结构的作用下发生形变，具体的，器件衬底的边缘逻辑区相对于器件衬底的像素区凸起，这样使得器件衬底背向载体衬底的表面呈弧形。器件衬底背向载体衬底的表面呈弧形，利于提升像素区边缘的成像效果。器件衬底的形变程度由第一压电结构来控制，由于第一压电结构的位置确定，因此第一压电结构给器件衬底施压的位置得到精准的控制。而第一压电结构的形变程度是通过调节第一压电结构上施加的电压来控制的，能够精准的控制第一压电结构的形变程度，因而能够精准的控制器件衬底的形变程度。这种可控性较强的施压使得图像传感器内部的应力可控，避免发生图像传感器内部的应力过大。其次，由于第一压电结构施压给器件衬底力度能得到精准的控制，因此避免图像传感器崩裂。再次，由于在图像传感器上施压的可控性较强，因此对于同一批次的图像传感器，各片图像传感器中应力情况一致，不同的图像传感器的电学性能差异较小。再次，图像传感器的曲率是可以调节的，可以根据需要对图像传感器的曲率进行合适的选择，因此工艺选择较为灵活。综上，图像传感器的性能得到提高。
进一步，所述图像传感器还包括：位于所述中心区和所述载体衬底之间的第二压电结构，所述第二压电结构用于在获取电压信号后在第一方向上的尺寸减小。第一压电结构在第一方向上的尺寸增大的同时使第二压电结构在第一方向上的尺寸减小，通过对第一压电结构和第二压电结构的共同调节来使器件衬底发生形变，使得器件衬底背向载体衬底的表面呈弧形。这样提高了对器件衬底形变调节的可控性和连续性。
进一步，所述图像传感器还包括：位于所述边缘区和所述载体衬底之间的第三压电结构，所述第三压电结构用于在获取电压信号后在第一方向上的尺寸增大或者减小。第一压电结构在第一方向上的尺寸增大的同时使第二压电结构在第一方向上的尺寸减小，且第三压电结构根据需要压缩或伸长，通过对第一压电结构、第二压电结构和第三压电结构根的共同调节来使器件衬底发生形变，使得器件衬底背向载体衬底的表面呈弧形。这样提高了对器件衬底形变调节的可控性和连续性。
附图说明
图1是一种图像传感器芯片和镜头透镜的结构示意图；
图2至图12是本发明一种图像传感器形成过程的结构示意图；
图13至图22是本发明另一种图像传感器形成过程的结构示意图；
图23至图32是本发明又一种图像传感器形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有的图像传感器的性能有待提高。
摄像模组通常由图像传感器芯片和镜头透镜构成。光学路径被定义为光在介质中传播的距离乘以折射率。对于理想状态下的镜头透镜，从物点至像点的所有光线都有完全相同的光学路径。但是在实际情况下，镜头透镜存在畸变而偏离完美，镜头透镜的畸变对成像有严重影响，如：图像传感器芯片的边缘区域的成像效果比图像传感器芯片中心的成像效果差，包括清晰度和亮度等。这种成像效果的差别是由镜头透镜的特性引起的，很难在镜头透镜上有很大的改善。
为了改善图像传感器芯片边缘区域的成像效果，提出了一种呈孤形的图像传感器芯片100(如图1)。图1中，镜头透镜120的边缘区域至图像传感器芯片100的边缘区域的光学路径，与镜头透镜120的中心区域至图像传感器芯片100的中心区域的光学路径之间的差别较小，进而使得图像传感器芯片100的边缘区域的成像效果与图像传感器芯片100中心区域的成像效果接近。
为了形成上述呈弧形的图像传感器芯片，一种方法包括：采用人工操作的方式对图像传感器芯片施加压力，使得图像传感器芯片发生形变而呈弧形。
然而，由于使图像传感器芯片发生形变是采用人工操作的，因此在使图像传感器芯片发生形变时，图像传感器芯片上施压的压力的位置不能得到精准的控制，图像传感器芯片上施压的压力的力度不能得到精准的控制。由于在图像传感器芯片上施压的可控性较差，因此导致图像传感器芯片内部发生不可控的应力，若应力过大，则导致：图像传感器芯片的材料中晶格的缺陷较多，导致图像传感器芯片中暗电流较大、图像中易出现白点、图像噪声过大；其次，由于施压的力度不能得到精准的控制，因此容易使得图像传感器芯片崩裂；再次，由于在图像传感器芯片上施压的可控性较差，因此导致各片图像传感器芯片中应力情况不同，导致不同的图像传感器芯片的电学性能差异较大；再次，采用上述方法形成的图像传感器芯片的曲率是固定的，对其他部件如镜头透镜和图像传感器芯片中的透镜匹配的要求较高，图像传感器芯片的曲率固定导致失去了工艺选择的灵活性。
综上，导致图像传感器芯片的性能较差。
在此基础上，本发明提供一种图像传感器，包括：位于器件衬底的边缘逻辑区和载体衬底之间的第一压电结构，第一压电结构环绕像素区，第一压电结构用于在获取电压信号后在第一方向上的尺寸增大，第一方向平行于像素区中心表面的法线方向。所述图像传感器的性能得到提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图12是本发明一实施例中图像传感器形成过程的结构示意图。
本实施例中，以图像传感器为背照式图像传感器为示例，在其他实施例中，图像传感器为前照式图像传感器。
参考图2，提供器件衬底200，所述器件衬底200包括像素区A和包围所述像素区A的边缘逻辑区B。
所述器件衬底200的材料为半导体材料，如单晶硅、单晶锗或者单晶锗硅。
所述器件衬底200包括若干芯片区和位于相邻芯片区之间的切割道，各芯片区均包括像素区A和包围所述像素区A的边缘逻辑区B。图2中仅示出了一个芯片区。
所述像素区A包括中心区A1和边缘区A2，所述边缘区A2包围所述中心区A1。
所述器件衬底200包括相对的器件正面和器件背面。
本实施例中，图像传感器为背照式图像传感器，相应的，还包括：在器件衬底200中形成感光结构(未图示)，感光结构朝向器件正面。
结合参考图3和图4，图3在图2基础上的示意图，图4为沿图3中切割线M-N的剖面图，在边缘逻辑区B的表面形成第一缓冲结构220。
本实施例中，具体的，在边缘逻辑区B的器件正面形成第一缓冲结构220。
本实施例中，所述第一缓冲结构220为单层结构，第一缓冲结构220的材料包括氧化硅或者氮化硅。第一缓冲结构220能够防止器件衬底200的材料向后续的第一压电结构扩散。
在另一个实施例中，第一缓冲结构为叠层结构，所述第一缓冲结构包括第一底缓冲层和位于第一底缓冲层表面的第一顶缓冲层，第一底缓冲层位于第一顶缓冲层和器件衬底200的边缘逻辑区B之间。第一底缓冲层的材料包括氧化硅，第一顶缓冲层的材料包括钛。第一顶缓冲层的作用包括：提高后续第一压电结构和第一底缓冲层之间的结合力。第一底缓冲层能够防止器件衬底的材料向后续的第一压电结构扩散。
第一缓冲结构220的形成方法包括：在器件衬底200的器件正面形成缓冲结构材料层；刻蚀所述缓冲结构材料层，形成第一缓冲结构220。
在其他实施例中，不形成第一缓冲结构。
结合参考图5和图6，图6为沿图5中切割线M-N的剖面图，图5为在图3基础上的示意图，图6为在图4基础上的示意图，在所述器件衬底200的表面形成第一介质层230；在第一介质层230中形成贯穿第一介质层230的第一开口231，第一开口231位于边缘逻辑区B的第一介质层230中。
第一介质层230的材料包括氧化硅或低K(K小于等于3.9)介质材料。
形成第一介质层230的工艺为沉积工艺，如等离子体化学气相沉积工艺。
形成第一开口231的工艺为刻蚀工艺，如干法刻蚀工艺或湿法刻蚀工艺。
本实施例中，第一开口231的底部暴露出第一缓冲结构220。
结合参考图7和图8，图8为沿图7中切割线M-N的剖面图，图7为在图5基础上的示意图，图8为在图6基础上的示意图，在第一开口231中形成第一压电结构210。
本实施例中，具体的，在边缘逻辑区B的器件正面形成第一压电结构210。
第一缓冲结构220和第一压电结构210位于器件衬底200的同一侧；形成第一压电结构210之后，第一缓冲结构220位于第一压电结构210和所述器件衬底200的边缘逻辑区B之间。
第一压电结构210环绕所述像素区A。
所述第一压电结构210的材料包括锆钛酸铅、镓酸锂、锗酸锂、锗酸钛或者石英。本实施例中，以第一压电结构210的材料为锆钛酸铅为示例进行说明。
本实施例中，环绕所述像素区A的第一压电结构210一体成型，所述第一压电结构210呈环状结构，好处包括：提高了对器件衬底形变调节的可控性和连续性。
在其他实施例中，第一压电结构的数量为多个，多个第一压电结构相互分立，多个第一压电结构环绕所述像素区。
在一个实施例中，在自边缘逻辑区B至像素区A中心的方向上，第一压电结构210的尺寸范围为100纳米～2微米。
在一个实施例中，所述第一压电结构210的厚度范围为100纳米～1000纳米。第一压电结构210的厚度选择该范围的意义在于：若第一压电结构210的厚度大于1000纳米，则导致图像传感器的整体厚度过大，不利于图像传感器的轻薄化；若第一压电结构210的厚度小于100纳米，则导致后续第一压电结构210在自载体衬底至器件衬底的方向伸长的尺寸受到限制，第一压电结构210在自载体衬底至器件衬底的方向的形变程度较小。本实施例中，形成第一压电结构210的方法包括：在第一开口231的侧壁的底部形成第一籽晶层；在第一籽晶层的表面形成第一压电体层。
形成第一籽晶层的工艺为沉积工艺，如磁控溅射工艺。形成第一压电体层的工艺为沉积工艺，如磁控溅射工艺。
当第一压电结构210的材料为锆钛酸铅时，在第一压电结构210的材料的生长方向为(111)方向的情况下，使得第一压电结构210的压电性能较强，即后续第一压电结构210在单位电压下沿自载体衬底至器件衬底200的方向形变较大。
形成第一压电结构210后，还包括：对第一压电结构210进行退火处理，如快速热退火，退火温度为300摄氏度～400摄氏度。
结合参考图9和图10，图10为沿图9中切割线M-N的剖面图，图9为在图7基础上的示意图，图10为在图8基础上的示意图，在第一压电结构210和第一介质层230部分表面形成第一电极层240；在第一介质层230表面形成覆盖第一电极层240侧壁的第二介质层250，且第二介质层250暴露出第一电极层240的表面。
第一电极层240的材料包括金属，如铜或铝。
第二介质层250的材料参照第一介质层230的材料。第二介质层250的形成工艺参照第一介质层230的形成工艺。
参考图11，图11为在图10基础上的示意图，提供载体衬底260；形成第二介质层250后，将器件衬底200和载体衬底260键合，第一压电结构210位于器件衬底200和载体衬底260之间。
本实施例中，所述载体衬底260朝向所述器件正面。
第一压电结构210用于在获取电压信号后在第一方向上的尺寸增大，第一方向平行于像素区A中心表面的法线方向。
第一压电结构210的厚度范围为100纳米～1000纳米时，第一压电结构210在第一方向上的形变范围为200纳米～2000纳米。
参考图12，器件衬底200和载体衬底260键合后，从器件衬底200背向载体衬底260的一面减薄器件衬底200；减薄器件衬底200后，形成贯穿所述器件衬底200的边缘逻辑区B且与第一电极层240连接的第一插塞270。
本实施例中，从器件背面减薄器件衬底200。
本实施例中，还包括：在所述像素区的器件背面形成滤光层；在所述滤光层表面形成透镜层。
本实施例中，还包括：将器件衬底200和载体衬底260键合之后，沿切割道切割器件衬底200和载体衬底260，具体的，形成滤光层和透镜层后，沿切割道切割器件衬底200和载体衬底260，此时，对于一个图像传感器，器件衬底200仅包括一个芯片区，芯片区包括像素区A和边缘逻辑区B。
相应的，本实施例还提供一种采用上述方法形成的图像传感器，请参考图12，包括：器件衬底200，所述器件衬底200包括像素区A和包围所述像素区A的边缘逻辑区B；载体衬底260，所述载体衬底260与所述器件衬底200相对设置；位于所述器件衬底200的边缘逻辑区B和所述载体衬底260之间的第一压电结构210，第一压电结构210环绕所述像素区A，第一压电结构210用于在获取电压信号后在第一方向上的尺寸增大，第一方向平行于像素区A中心表面的法线方向。
所述第一压电结构210的材料包括锆钛酸铅、镓酸锂、锗酸锂、锗酸钛或者石英。
本实施例中，环绕所述像素区A的第一压电结构210一体成型，所述第一压电结构210呈环状结构。
在其他实施例中，第一压电结构的数量为多个，多个第一压电结构相互分立，多个第一压电结构环绕所述像素区。
在一个实施例中，在自边缘逻辑区B至像素区A中心的方向上，所述第一压电结构210的尺寸范围为100纳米～2微米。
在一个实施例中，所述第一压电结构210的厚度范围为100纳米～1000纳米。
所述图像传感器还包括：位于所述第一压电结构210和所述器件衬底200的边缘逻辑区B之间的第一缓冲结构220。
本实施例中，所述第一缓冲结构220为单层结构，第一缓冲结构的材料包括氧化硅或者氮化硅。
在其他实施例中，所述第一缓冲结构为叠层结构，所述第一缓冲结构包括第一底缓冲层和位于第一底缓冲层表面的第一顶缓冲层，第一顶缓冲层位于第一压电结构和第一底缓冲层之间，第一底缓冲层的材料包括氧化硅，第一顶缓冲层的材料包括钛。
所述图像传感器还包括：位于所述第一压电结构210和所述载体衬底260之间的第一电极层240；贯穿所述器件衬底200的边缘逻辑区B且与第一电极层240连接的第一插塞270。
所述图像传感器还包括：位于所述器件衬底200和所述载体衬底260之间的介质层，所述介质层包围第一压电结构210的侧壁。
所述介质层还包围第一电极层240的侧壁。
所述介质层包括第一介质层230和第二介质层250。
所述器件衬底包括相对的器件正面和器件背面。
本实施例中，所述载体衬底朝向所述器件正面，第一压电结构210位于器件正面；所述图像传感器还包括：位于所述像素区A的器件背面的滤光层；位于所述滤光层表面的透镜层。
在一个实施例中，所述器件衬底200包括若干芯片区和位于相邻芯片区之间的切割道；各芯片区均包括像素区A和边缘逻辑区B；所述载体衬底260与各芯片区和切割道相对设置。
在另一个实施例中，对于一个图像传感器，器件衬底200仅包括一个芯片区，芯片区包括像素区A和边缘逻辑区B。
在第一电极层240和器件衬底200上施加电压，使第一压电结构210在第一方向上的尺寸增大，因此图像传感器发生形变而呈弧形，边缘逻辑区B的器件背面相对于像素区A的器件背面凸起。
相应的，本实施例还提供一种摄像模组，包括：如上述的图像传感器(参考图12)和镜头透镜，所述器件衬底位于所述镜头透镜和所述载体衬底之间，所述器件衬底200仅包括一个芯片区。
本发明另一实施例还提供一种图像传感器的形成方法，本实施例的形成方法与前一实施例的形成方法的区别在于，本实施例的形成方法还包括：在将器件衬底和载体衬底键合之前，在中心区的表面形成第二压电结构，第二压电结构和第一压电结构位于器件衬底的同一侧，第二压电结构用于在获取电压信号后在第一方向上的尺寸减小。
图13至图22是本发明另一种图像传感器形成过程的结构示意图。
结合参考图13和图14，图13为在图2基础上的示意图，图14为沿图13中切割线M1-N1的剖面图，在边缘逻辑区B的表面形成第一缓冲结构320；在像素区A的中心区A1的表面形成第二缓冲结构321。
第二缓冲结构321和第一缓冲结构320位于器件衬底200的同一侧。
本实施例中，具体的，在边缘逻辑区B的器件正面形成第一缓冲结构320，在中心区A1的器件正面形成第二缓冲结构321。
第一缓冲结构320参照前述实施例中的第一缓冲结构。
本实施例中，在形成第一缓冲结构320的过程中形成第二缓冲结构321，简化了工艺。在其他实施例中，在不同的步骤中分别形成第一缓冲结构320和第二缓冲结构321。
本实施例中，第二缓冲结构321为单层结构，第二缓冲结构321的材料包括氧化硅或者氮化硅。第二缓冲结构321能够防止器件衬底200的材料向后续的第二压电结构扩散。
在另一个实施例中，所述第二缓冲结构为叠层结构，所述第二缓冲结构包括第二底缓冲层和位于第二底缓冲层表面的第二顶缓冲层，第二底缓冲层位于第二顶缓冲层和中心区A1之间，第二底缓冲层的材料包括氧化硅，第二顶缓冲层的材料包括钛。第二顶缓冲层的作用包括：提高后续第二压电结构和第二底缓冲层之间的结合力。第二底缓冲层能够防止器件衬底的材料向后续的第二压电结构扩散。
在其他实施例中，不形成第二缓冲结构。
结合参考图15和图16，图15为在图13基础上的示意图，图16为在图14基础上的示意图，图16为沿图15中切割线M1-N1的剖面图，在所述器件衬底200的表面形成第一介质层330；在第一介质层330中形成贯穿第一介质层330的第一开口331和第二开口332，第一开口331位于边缘逻辑区B的第一介质层330中，第二开口332位于中心区A1的第一介质层330中。
本实施例中，在形成第一开口331的过程中形成第二开口332，简化了工艺。在其他实施例中，先后形成第一开口331和第二开口332。
本实施例中，第一开口331的底部暴露出第一缓冲结构320，第二开口332的底部暴露出第二缓冲结构321。
结合参考图17和图18，图17为在图15基础上的示意图，图18为在图16基础上的示意图，图18为沿图17中切割线M1-N1的剖面图，在第一开口331中形成第一压电结构310；在第二开口332中形成第二压电结构311。
第一压电结构310参照第一压电结构210，不再详述。
第一压电结构310环绕所述像素区A。
第二压电结构311位于中心区A1的器件正面。
第二压电结构311和第二缓冲结构321位于器件衬底200的同一侧；形成第二压电结构311之后，第二缓冲结构321位于第二压电结构311和器件衬底200的中心区A1之间。
第二压电结构311的材料包括锆钛酸铅、镓酸锂、锗酸锂、锗酸钛或者石英。本实施例中，以第二压电结构311的材料为锆钛酸铅为示例进行说明。
本实施例中，第二压电结构311的形状为柱状，所述第二压电结构311的中心轴平行于第一方向。在其他实施例中，第二压电结构311的形状还可以选择其他形状。
在一个实施例中，在自边缘逻辑区B至像素区A中心的方向上，第二压电结构311的尺寸范围为100纳米～2微米。
在一个实施例中，所述第二压电结构311的厚度范围为100纳米～1000纳米。第二压电结构311的厚度选择该范围的意义在于：若第二压电结构311的厚度大于1000纳米，则导致图像传感器的整体厚度过大，不利于图像传感器的轻薄化；若第二压电结构311的厚度小于100纳米，则导致后续第二压电结构311在自载体衬底至器件衬底的方向收缩的尺寸受到限制，第二压电结构311在自载体衬底至器件衬底的方向的形变程度较小。
本实施例中，形成第二压电结构311的方法包括：在第二开口332的侧壁的底部形成第二籽晶层；在第二籽晶层的表面形成第二压电体层。
形成第二籽晶层的工艺为沉积工艺，如磁控溅射工艺。形成第二压电体层的工艺为沉积工艺，如磁控溅射工艺。
本实施例中，在形成第一压电结构310的过程中形成第二压电结构311。
当第二压电结构311的材料为锆钛酸铅时，在第二压电结构311的材料的生长方向为(111)方向的情况下，第二压电结构311的压电性能较强，即第二压电结构311在单位电压下沿自载体衬底至器件衬底的方向形变较大。
形成第二压电结构311后，还包括：对第二压电结构311进行退火处理，如快速热退火，退火温度为300摄氏度～400摄氏度。
本实施例中，在同一道退火工艺对第一压电结构310和第二压电结构311进行退火，简化了工艺。
结合参考图19和图20，图20为沿图19中切割线M1-N1的剖面图，图19为在图17基础上的示意图，图20为在图18基础上的示意图，在第一压电结构310和第一介质层330部分表面形成第一电极层340；在第二压电结构311和第一介质层330的部分表面形成第二电极层341；在第一介质层330表面形成覆盖第一电极层340侧壁和第二电极层341侧壁的第二介质层350，且第二介质层350暴露出第一电极层340的表面和第二电极层341的表面。
第一电极层340参照第一电极层240。
第二电极层350的材料包括金属，如铜或铝。
参考图21，图21为在图20基础上的示意图，提供载体衬底260；将器件衬底200和载体衬底260键合，第一压电结构310位于器件衬底200和载体衬底260之间，第二压电结构311位于器件衬底200和载体衬底260之间。
所述第一压电结构310用于在获取电压信号后在第一方向上的尺寸增大。
第二压电结构311用于在获取电压信号后在第一方向上的尺寸减小。
第二压电结构311的厚度范围为100纳米～1000纳米时，第二压电结构311在第一方向上的形变范围为50纳米～500纳米。本实施例中，所述载体衬底260朝向所述器件正面。
参考图22，器件衬底200和载体衬底260键合后，从器件衬底200背向载体衬底260的一面减薄器件衬底200；减薄器件衬底200后，形成贯穿所述器件衬底200的边缘逻辑区B且与第一电极层340连接的第一插塞370，形成贯穿器件衬底200的像素区A且与第二电极层341连接的第二插塞371。
本实施例中，从器件背面减薄器件衬底200。
本实施例中，还包括：在所述像素区的器件背面形成滤光层；在所述滤光层表面形成透镜层。
本实施例中，还包括：将器件衬底200和载体衬底260键合之后，沿切割道切割器件衬底200和载体衬底260，具体的，形成滤光层和透镜层后，沿切割道切割器件衬底200和载体衬底260，此时，对于一个图像传感器，器件衬底200仅包括一个芯片区，芯片区包括像素区A和边缘逻辑区B。
相应的，本实施例还提供一种采用上述方法形成的图像传感器，请参考图22，器件衬底200，所述器件衬底200包括像素区A和包围所述像素区A的边缘逻辑区B，所述像素区A包括中心区A1；载体衬底260，所述载体衬底260与所述器件衬底200相对设置；位于所述器件衬底200的边缘逻辑区B和所述载体衬底260之间的第一压电结构310，第一压电结构310环绕所述像素区A，第一压电结构310用于在获取电压信号后在第一方向上的尺寸增大，第一方向平行于像素区A中心表面的法线方向；位于所述中心区A1和所述载体衬底260之间的第二压电结构311，所述第二压电结构311用于在获取电压信号后在第一方向上的尺寸减小。
第一压电结构310参照前述实施例中的第一压电结构，不再详述。
第二压电结构311的材料包括锆钛酸铅、镓酸锂、锗酸锂、锗酸钛或者石英。
在一个实施例中，在自边缘逻辑区至像素区中心的方向上，所述第二压电结构311的径向尺寸范围为100纳米～2微米。
在一个实施例中，所述第二压电结构311的厚度范围为100纳米～1000纳米。
在一个实施例中，所述第二压电结构311的形状为柱状，所述第二压电结构311的中心轴平行于第一方向。
所述图像传感器还包括：位于所述第一压电结构310和所述器件衬底200的边缘逻辑区B之间的第一缓冲结构320；位于所述第二压电结构311和所述中心区A1之间的第二缓冲结构321。
所述图像传感器还包括：位于所述第一压电结构310和所述载体衬底260之间的第一电极层340；位于所述第二压电结构311和所述载体衬底260之间的第二电极层341；贯穿所述器件衬底200的边缘逻辑区B且与第一电极层340连接的第一插塞370；贯穿所述器件衬底200的像素区A且与第二电极层341连接的第二插塞371。
所述图像传感器还包括：位于所述器件衬底200和所述载体衬底260之间的介质层，所述介质层包围第一压电结构310的侧壁和第二压电结构311的侧壁。所述介质层包括第一介质层330和第二介质层350。
所述图像传感器还包括：位于所述像素区A的器件背面的滤光层；位于所述滤光层表面的透镜层。
在一个实施例中，所述器件衬底200包括若干芯片区和位于相邻芯片区之间的切割道；各芯片区均包括像素区A和边缘逻辑区B；所述载体衬底260与各芯片区和切割道相对设置。
在另一个实施例中，对于一个图像传感器，器件衬底200仅包括一个芯片区，芯片区包括像素区A和边缘逻辑区B。
在第一电极层340和器件衬底200上施加电压，使第一压电结构310在第一方向上的尺寸增大，在第二电极层341和器件衬底200上施加电压，使第二压电结构311在第一方向上的尺寸减小，因此图像传感器发生形变而呈弧形，边缘逻辑区B的器件背面相对于像素区A的器件背面凸起。相应的，本实施例还提供一种摄像模组，包括：如上述的图像传感器(参考图22)和镜头透镜，所述器件衬底位于所述镜头透镜和所述载体衬底之间，所述器件衬底200仅包括一个芯片区。
本发明另一实施例还提供一种图像传感器的形成方法，本实施例的形成方法与前一实施例的形成方法的区别在于，本实施例的形成方法还包括：位于边缘区和载体衬底之间的第三压电结构，第三压电结构环绕第二压电结构；第三压电结构分别与第一压电结构和所述第二压电结构分立，所述第三压电结构用于在获取电压信号后在第一方向上的尺寸增大或者减小。
图23至图32是本发明又一种图像传感器形成过程的结构示意图。
结合参考图23和图24，图23为在图2基础上的示意图，图24为沿图23中切割线M2-N2的剖面图，在边缘逻辑区B的表面形成第一缓冲结构420；在像素区A的中心区A1的表面形成第二缓冲结构421；在像素区A的边缘区A2的表面形成第三缓冲结构422。
第三缓冲结构422、第二缓冲结构421和第一缓冲结构420位于器件衬底200的同一侧。
本实施例中，具体的，在边缘逻辑区B的器件正面形成第一缓冲结构420，在中心区A1的器件正面形成第二缓冲结构421，在边缘区A2的器件正面形成第三缓冲结构422。
第一缓冲结构420参照前述实施例中的第一缓冲结构，第二缓冲结构421参照前述实施例中的第二缓冲结构。
本实施例中，在形成第一缓冲结构420的过程中形成第二缓冲结构421和第三缓冲结构422，简化了工艺。在其他实施例中，在不同的步骤中分别形成第一缓冲结构420、第二缓冲结构421和第三缓冲结构422。
本实施例中，第三缓冲结构422为单层结构，第三缓冲结构422的材料包括氧化硅或者氮化硅。第三缓冲结构422能够防止器件衬底200的材料向后续的第三压电结构扩散。
在另一个实施例中，第三缓冲结构为叠层结构，所述第三缓冲结构包括第三底缓冲层和位于第三底缓冲层表面的第三顶缓冲层，第三底缓冲层位于第三顶缓冲层和器件衬底200的边缘区A2之间，第三底缓冲层的材料包括氧化硅，第三顶缓冲层的材料包括钛。第三顶缓冲层的作用包括：提高后续第三压电结构和第三底缓冲层之间的结合力。第三底缓冲层能够防止器件衬底的材料向后续的第三压电结构扩散。
在其他实施例中，不形成第三缓冲结构。
结合参考图25和图26，图25为在图23基础上的示意图，图26为在图24基础上的示意图，图26为沿图25中切割线M2-N2的剖面图，在所述器件衬底200的表面形成第一介质层430；在第一介质层430中形成贯穿第一介质层430的第一开口431、第二开口432和第三开口433，第一开口431位于边缘逻辑区B的第一介质层430中，第二开口432位于中心区A1的第一介质层430中，第三开口433位于边缘区A2的第一介质层430中。
本实施例中，在形成第一开口431的过程中形成第二开口432和第三开口433，简化了工艺。在其他实施例中，先后形成第一开口431、第二开口432和第三开口433。
本实施例中，第一开口431的底部暴露出第一缓冲结构420，第二开口432的底部暴露出第二缓冲结构421，第三开口433的底部暴露出第三缓冲结构422。
结合参考图27和图28，图27为在图25基础上的示意图，图28为在图26基础上的示意图，图28为沿图27中切割线M2-N2的剖面图，在第一开口431中形成第一压电结构410；在第二开口432中形成第二压电结构411；在第三开口433中形成第三压电结构412。
第一压电结构410参照第一压电结构210，不再详述。
第二压电结构411参照前述实施例中的第二压电结构。
第三压电结构412分别与第一压电结构410和第二压电结构411分立。
第三压电结构412的材料包括锆钛酸铅、镓酸锂、锗酸锂、锗酸钛或者石英。
本实施例中，环绕所述第二压电结构411的第三压电结构412一体成型，所述第三压电结构412呈环状结构。
在其他实施例中，第三压电结构的数量为多个，多个第三压电结构相互分立，多个第三压电结构环绕所述第二压电结构。
在自边缘逻辑区B至像素区A中心的方向上，所述第三压电结构412的尺寸范围为100纳米～2微米。
所述第三压电结构412的厚度范围为100纳米～1000纳米。
本实施例中，形成第三压电结构412的方法包括：在第三开口433的侧壁的底部形成第三籽晶层；在第三籽晶层的表面形成第三压电体层。
形成第三籽晶层的工艺为沉积工艺，如磁控溅射工艺。形成第三压电体层的工艺为沉积工艺，如磁控溅射工艺。
本实施例中，在形成第一压电结构410的过程中形成第二压电结构411和第三压电结构412。
当第三压电结构412的材料为锆钛酸铅时，在第三压电结构412的材料的生长方向为(111)方向的情况下，第三压电结构412的压电性能较强，即第三压电结构412在单位电压下沿自载体衬底至器件衬底的方向形变较大。
形成第三压电结构412后，还包括：对第三压电结构412进行退火处理，如快速热退火，退火温度为300摄氏度～400摄氏度。
本实施例中，在同一道退火工艺对第一压电结构410、第二压电结构411和第三压电结构412进行退火，简化了工艺。
结合参考图29和图30，图29为在图27基础上的示意图，图30为在图28基础上的示意图，图30为沿图29中切割线M2-N2的剖面图，在第一压电结构410和第一介质层430部分表面形成第一电极层440；在第二压电结构411和第一介质层430的部分表面形成第二电极层441；在第三压电结构412和第一介质层430的部分表面形成第三电极层442；在第一介质层430表面形成覆盖第一电极层440侧壁、第二电极层441侧壁和第三电极层442侧壁的第二介质层450，且第二介质层450暴露出第一电极层440的表面、第二电极层441的表面和第三电极层442的表面。
第一电极层440参照第一电极层340。
第二电极层441参照第二电极层341。
第三电极层442的材料包括金属，如铜或铝。
参考图31，图31为在图30基础上的示意图，提供载体衬底260；将器件衬底200和载体衬底260键合，第一压电结构410位于器件衬底200和载体衬底260之间，第二压电结构411位于器件衬底200和载体衬底260之间，第三压电结构412位于器件衬底200和载体衬底260之间。
所述第一压电结构410用于在获取电压信号后在第一方向上的尺寸增大，第一方向平行于像素区A中心表面的法线方向。
第二压电结构411用于在获取电压信号后在第一方向上的尺寸减小。
第三压电结构412用于在获取电压信号后在第一方向上的尺寸增大或者减小。
第三压电结构412的厚度范围为100纳米～1000纳米时，第三压电结构412在第一方向上的形变范围为200纳米～2000纳米。
本实施例中，所述载体衬底260朝向所述器件正面。
参考图32，器件衬底200和载体衬底260键合后，从器件衬底200背向载体衬底260的一面减薄器件衬底200；减薄器件衬底200后，形成贯穿所述器件衬底200的边缘逻辑区B且与第一电极层440连接的第一插塞470，形成贯穿器件衬底200的像素区A且与第二电极层441连接的第二插塞471，形成贯穿器件衬底200的像素区A且与第三电极层442连接的第三插塞472。
本实施例中，从器件背面减薄器件衬底200。
本实施例中，还包括：在所述像素区的器件背面形成滤光层；在所述滤光层表面形成透镜层。
本实施例中，还包括：将器件衬底200和载体衬底260键合之后，沿切割道切割器件衬底200和载体衬底260，具体的，形成滤光层和透镜层后，沿切割道切割器件衬底200和载体衬底260，此时，对于一个图像传感器，器件衬底200仅包括一个芯片区，芯片区包括像素区A和边缘逻辑区B。
相应的，本实施例还提供一种采用上述方法形成的图像传感器，参考图32，包括：器件衬底200，所述器件衬底200包括像素区A和包围所述像素区A的边缘逻辑区B，所述像素区A包括中心区A1和包围中心区A1的边缘区A2；载体衬底260，所述载体衬底260与所述器件衬底200相对设置；位于所述器件衬底200的边缘逻辑区B和所述载体衬底260之间的第一压电结构410，第一压电结构410环绕所述像素区A，第一压电结构410用于在获取电压信号后在第一方向上的尺寸增大，第一方向平行于像素区A中心表面的法线方向；位于所述中心区A1和所述载体衬底260之间的第二压电结构411，所述第二压电结构411用于在获取电压信号后在第一方向上的尺寸减小；位于所述边缘区A2和所述载体衬底260之间的第三压电结构412，第三压电结构412用于在获取电压信号后在第一方向上的尺寸增大或者减小。
第一压电结构410参照前述实施例中的第一压电结构，不再详述。
第二压电结构411参照前述实施例中的第二压电结构，不再详述。
第三压电结构412环绕所述第二压电结构411。第三压电结构412分别与第一压电结构410和所述第二压电结构411分立。
第三压电结构412的材料包括锆钛酸铅、镓酸锂、锗酸锂、锗酸钛或者石英。
在一个实施例中，在自边缘逻辑区至像素区中心的方向上，所述第三压电结构412的径向尺寸范围为100纳米～2微米。
在一个实施例中，所述第三压电结构412的厚度范围为100纳米～1000纳米。
本实施例中，环绕所述第二压电结构411的第三压电结构412一体成型，第三压电结构412呈环状结构。
在其他实施例中，第三压电结构的数量为多个，多个第三压电结构相互分立，多个第三压电结构环绕所述第二压电结构。
所述图像传感器还包括：位于所述第一压电结构410和所述器件衬底200的边缘逻辑区B之间的第一缓冲结构420；位于所述第二压电结构411和所述中心区A1之间的第二缓冲结构421；位于第三压电结构412和边缘区A2之间的第三缓冲结构422。
第三缓冲结构422参照前述内容，不再详述。
所述图像传感器还包括：位于所述第一压电结构410和所述载体衬底260之间的第一电极层440；位于所述第二压电结构411和所述载体衬底460之间的第二电极层441；位于第三压电结构412和所述载体衬底460之间的第三电极层442；贯穿所述器件衬底200的边缘逻辑区B且与第一电极层440连接的第一插塞470；贯穿所述器件衬底200的像素区A且与第二电极层441连接的第二插塞471；贯穿所述器件衬底200的像素区A且与第三电极层442连接的第三插塞472。
所述图像传感器还包括：位于所述器件衬底200和所述载体衬底260之间的介质层，所述介质层包围第一压电结构410的侧壁、第二压电结构411的侧壁和第三压电结构412的侧壁。
所述介质层包括第一介质层430和第二介质层450。
所述图像传感器还包括：位于所述像素区A的器件背面的滤光层；位于所述滤光层表面的透镜层。
在一个实施例中，所述器件衬底200包括若干芯片区和位于相邻芯片区之间的切割道；各芯片区均包括像素区A和边缘逻辑区B；所述载体衬底260与各芯片区和切割道相对设置。
在另一个实施例中，对于一个图像传感器，器件衬底200仅包括一个芯片区，芯片区包括像素区A和边缘逻辑区B。
在第一电极层440和器件衬底200上施加电压，使第一压电结构410在第一方向上的尺寸增大，在第二电极层441和器件衬底200上施加电压，使第二压电结构411在第一方向上的尺寸减小，在第三电极层442和器件衬底200上施加电压，使第三压电结构412在第一方向上的尺寸增大或减小，因此图像传感器发生形变而呈弧形，边缘逻辑区B的器件背面相对于像素区A的器件背面凸起。
本实施例还提供一种摄像模组，包括：如上述所述的图像传感器(参考图32)和镜头透镜，所述器件衬底位于所述镜头透镜和所述载体衬底之间，所述器件衬底200仅包括一个芯片区。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (29)
1.一种图像传感器，其特征在于，包括：
器件衬底，所述器件衬底包括像素区和包围所述像素区的边缘逻辑区；
载体衬底，所述载体衬底与所述器件衬底相对设置；
位于所述器件衬底的边缘逻辑区和所述载体衬底之间的第一压电结构，第一压电结构环绕所述像素区，第一压电结构用于在获取电压信号后在第一方向上的尺寸增大，第一方向平行于像素区中心表面的法线方向。
2.根据权利要求1所述的图像传感器，其特征在于，所述第一压电结构的材料包括锆钛酸铅、镓酸锂、锗酸锂、锗酸钛或者石英。
3.根据权利要求1所述的图像传感器，其特征在于，环绕所述像素区的第一压电结构一体成型，所述第一压电结构呈环状结构；或者，第一压电结构的数量为多个，多个第一压电结构相互分立，多个第一压电结构环绕所述像素区。
4.根据权利要求1所述的图像传感器，其特征在于，在自边缘逻辑区至像素区中心的方向上，所述第一压电结构的尺寸范围为100纳米～2微米；所述第一压电结构的厚度范围为100纳米～1000纳米。
5.根据权利要求1所述的图像传感器，其特征在于，还包括：位于所述第一压电结构和所述器件衬底的边缘逻辑区之间的第一缓冲结构。
6.根据权利要求5所述的图像传感器，其特征在于，所述第一缓冲结构为单层结构，第一缓冲结构的材料包括氧化硅或者氮化硅；
或者，所述第一缓冲结构为叠层结构，所述第一缓冲结构包括第一底缓冲层和位于第一底缓冲层表面的第一顶缓冲层，第一顶缓冲层位于第一压电结构和第一底缓冲层之间，第一底缓冲层的材料包括氧化硅，第一顶缓冲层的材料包括钛。
7.根据权利要求1所述的图像传感器，其特征在于，还包括：位于所述第一压电结构和所述载体衬底之间的第一电极层；贯穿所述器件衬底的边缘逻辑区且与第一电极层连接的第一插塞。
8.根据权利要求1所述的图像传感器，其特征在于，还包括：位于所述器件衬底和所述载体衬底之间的介质层，所述介质层包围第一压电结构的侧壁。
9.根据权利要求1所述的图像传感器，其特征在于，所述器件衬底包括相对的器件正面和器件背面；所述载体衬底朝向所述器件正面，第一压电结构位于器件正面；
所述图像传感器还包括：位于所述像素区的器件背面的滤光层；位于所述滤光层表面的透镜层。
10.根据权利要求1所述的图像传感器，其特征在于，所述像素区包括中心区；所述图像传感器还包括：位于所述中心区和所述载体衬底之间的第二压电结构，所述第二压电结构用于在获取电压信号后在第一方向上的尺寸减小。
11.根据权利要求10所述的图像传感器，其特征在于，所述第二压电结构的材料包括锆钛酸铅、镓酸锂、锗酸锂、锗酸钛或者石英。
12.根据权利要求10所述的图像传感器，其特征在于，在自边缘逻辑区至像素区中心的方向上，所述第二压电结构的尺寸范围为100纳米～2微米；所述第二压电结构的厚度范围为100纳米～1000纳米。
13.根据权利要求10所述的图像传感器，其特征在于，所述第二压电结构的形状为柱状，所述第二压电结构的中心轴平行于第一方向。
14.根据权利要求10所述的图像传感器，其特征在于，还包括：位于所述第二压电结构和所述中心区之间的第二缓冲结构。
15.根据权利要求10所述的图像传感器，其特征在于，还包括：位于所述第二压电结构和所述载体衬底之间的第二电极层；贯穿所述器件衬底的像素区且与第二电极层连接的第二插塞。
16.根据权利要求10所述的图像传感器，其特征在于，所述像素区还包括包围所述中心区的边缘区；
所述图像传感器还包括：位于所述边缘区和所述载体衬底之间的第三压电结构，第三压电结构环绕所述第二压电结构；第三压电结构分别与第一压电结构和所述第二压电结构分立，所述第三压电结构用于在获取电压信号后在第一方向上的尺寸增大或者减小。
17.根据权利要求16所述的图像传感器，其特征在于，所述第三压电结构的材料包括锆钛酸铅、镓酸锂、锗酸锂、锗酸钛或者石英。
18.根据权利要求16所述的图像传感器，其特征在于，环绕所述第二压电结构的第三压电结构一体成型，第三压电结构呈环状结构；或者，第三压电结构的数量为多个，多个第三压电结构相互分立，多个第三压电结构环绕所述第二压电结构。
19.根据权利要求16所述的图像传感器，其特征在于，在自边缘逻辑区至像素区中心的方向上，所述第三压电结构的尺寸范围为100纳米～2微米；所述第三压电结构的厚度范围为100纳米～1000纳米。
20.根据权利要求16所述的图像传感器，其特征在于，还包括：位于所述第三压电结构和所述边缘区之间的第三缓冲结构。
21.根据权利要求16所述的图像传感器，其特征在于，还包括：位于所述第三压电结构和载体衬底之间的第三电极层；贯穿器件衬底的像素区且与第三电极层连接的第三插塞。
22.根据权利要求1所述的图像传感器，其特征在于，所述器件衬底包括若干芯片区和位于相邻芯片区之间的切割道；各芯片区均包括像素区和边缘逻辑区；所述载体衬底与各芯片区和切割道相对设置。
23.根据权利要求1所述的图像传感器，其特征在于，所述器件衬底仅包括一个芯片区，芯片区包括像素区和边缘逻辑区。
24.一种摄像模组，其特征在于，包括：如权利要求23所述的图像传感器和镜头透镜，所述器件衬底位于所述镜头透镜和所述载体衬底之间。
25.一种形成权利要求1至23任意一项所述图像传感器的方法，其特征在于，包括：
提供器件衬底和载体衬底，所述器件衬底包括像素区和包围所述像素区的边缘逻辑区；
在所述边缘逻辑区的表面形成第一压电结构，第一压电结构环绕所述像素区；
形成第一压电结构之后，将器件衬底和载体衬底键合，第一压电结构位于器件衬底和载体衬底之间，所述第一压电结构用于在获取电压信号后在第一方向上的尺寸增大，第一方向平行于像素区中心表面的法线方向。
26.根据权利要求25所述的图像传感器的形成方法，其特征在于，还包括：在形成第一压电结构之前，在所述器件衬底的表面形成第一介质层；在第一介质层中形成贯穿第一介质层的第一开口，第一开口位于边缘逻辑区的第一介质层中；在第一开口中形成第一压电结构；在第一压电结构和第一介质层部分表面形成第一电极层；在第一介质层表面形成覆盖第一电极层侧壁的第二介质层，且第二介质层暴露出第一电极层的表面；形成第二介质层后，将器件衬底和载体衬底键合；器件衬底和载体衬底键合后，从器件衬底背向载体衬底的一面减薄器件衬底；减薄器件衬底后，形成贯穿所述器件衬底的边缘逻辑区且与第一电极层连接的第一插塞。
27.根据权利要求25所述的图像传感器的形成方法，其特征在于，所述像素区包括中心区；所述图像传感器的形成方法还包括：在将器件衬底和载体衬底键合之前，在所述中心区的表面形成第二压电结构，所述第二压电结构和所述第一压电结构位于器件衬底的同一侧，所述第二压电结构用于在获取电压信号后在第一方向上的尺寸减小。
28.根据权利要求27所述的图像传感器的形成方法，其特征在于，所述像素区还包括包围所述中心区的边缘区；所述图像传感器的形成方法还包括：在将器件衬底和载体衬底键合之前，在所述边缘区的表面形成第三压电结构，所述第三压电结构和所述第二压电结构位于器件衬底的同一侧，第三压电结构环绕所述第二压电结构；第三压电结构分别与第一压电结构和所述第二压电结构分立，所述第三压电结构用于在获取电压信号后在第一方向上的尺寸增大或者减小。
29.根据权利要求25所述的图像传感器的形成方法，其特征在于，所述器件衬底包括若干芯片区和位于相邻芯片区之间的切割道；各芯片区均包括像素区和边缘逻辑区；所述图像传感器的形成方法还包括：将器件衬底和载体衬底键合之后，沿切割道切割器件衬底和载体衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910375043.0A CN110071133A (zh) | 2019-05-07 | 2019-05-07 | 图像传感器及其形成方法、摄像模组 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910375043.0A CN110071133A (zh) | 2019-05-07 | 2019-05-07 | 图像传感器及其形成方法、摄像模组 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110071133A true CN110071133A (zh) | 2019-07-30 |
Family
ID=67370048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910375043.0A Pending CN110071133A (zh) | 2019-05-07 | 2019-05-07 | 图像传感器及其形成方法、摄像模组 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110071133A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112701131A (zh) * | 2019-10-22 | 2021-04-23 | 爱思开海力士有限公司 | 用于支持多种捕获模式的图像传感器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101047195A (zh) * | 2006-03-29 | 2007-10-03 | 松下电器产业株式会社 | 半导体摄像装置及其制造方法 |
| US9071739B2 (en) * | 2012-08-30 | 2015-06-30 | Google Inc. | Single pixel camera |
| JP2015138612A (ja) * | 2014-01-21 | 2015-07-30 | 株式会社ジャパンディスプレイ | 有機エレクトロルミネセンス表示装置 |
| CN104867951A (zh) * | 2015-04-23 | 2015-08-26 | 豪威科技(上海)有限公司 | 一种背照式传感器芯片及其制造方法 |
| CN106024820A (zh) * | 2016-07-04 | 2016-10-12 | 豪威科技(上海)有限公司 | 一种堆栈式图像传感器芯片及其制造方法 |
-
2019
- 2019-05-07 CN CN201910375043.0A patent/CN110071133A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101047195A (zh) * | 2006-03-29 | 2007-10-03 | 松下电器产业株式会社 | 半导体摄像装置及其制造方法 |
| US9071739B2 (en) * | 2012-08-30 | 2015-06-30 | Google Inc. | Single pixel camera |
| JP2015138612A (ja) * | 2014-01-21 | 2015-07-30 | 株式会社ジャパンディスプレイ | 有機エレクトロルミネセンス表示装置 |
| CN104867951A (zh) * | 2015-04-23 | 2015-08-26 | 豪威科技(上海)有限公司 | 一种背照式传感器芯片及其制造方法 |
| CN106024820A (zh) * | 2016-07-04 | 2016-10-12 | 豪威科技(上海)有限公司 | 一种堆栈式图像传感器芯片及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112701131A (zh) * | 2019-10-22 | 2021-04-23 | 爱思开海力士有限公司 | 用于支持多种捕获模式的图像传感器 |
| CN112701131B (zh) * | 2019-10-22 | 2024-06-04 | 爱思开海力士有限公司 | 用于支持多种捕获模式的图像传感器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9520429B2 (en) | Image sensor with protection layer having convex-shaped portions over the air spacers between the plurality of filters | |
| US9681234B2 (en) | MEMS microphone structure and method of manufacturing the same | |
| TWI252332B (en) | High efficiency microlens array | |
| KR100781545B1 (ko) | 감도가 향상된 이미지 센서 및 그의 제조방법 | |
| TWI549272B (zh) | 影像感測器裝置及其形成方法 | |
| JP2012114189A (ja) | 固体撮像装置とその製造方法、並びに電子機器 | |
| CN100590849C (zh) | Cmos图像传感器的制造方法 | |
| JP2000012817A (ja) | 固体撮像装置およびその製造方法 | |
| JP2009295918A (ja) | 固体撮像装置及びその製造方法 | |
| KR100806781B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| JP2005158940A (ja) | 光電変換装置及び撮像システム | |
| CN105609513A (zh) | 双面cmos图像传感器芯片及其制造方法 | |
| CN109979956A (zh) | 图像传感器及其形成方法 | |
| US20180277586A1 (en) | Image sensors, and fabrication and operation methods thereof | |
| CN102044551B (zh) | 光电转换装置和使用光电转换装置的成像系统 | |
| JP5481419B2 (ja) | 半導体装置の製造方法 | |
| CN116885040A (zh) | 一种光探测器件及制备方法 | |
| CN110071133A (zh) | 图像传感器及其形成方法、摄像模组 | |
| JP4448087B2 (ja) | Ｃｍｏｓイメージセンサーとその製造方法 | |
| CN111834287B (zh) | 深沟槽隔离结构的制备方法及半导体结构 | |
| CN111341798B (zh) | 一种感测装置及其封装方法 | |
| WO2008016017A1 (fr) | dispositif d'imagerie à semi-conducteurs ET SON PROCÉDÉ DE FABRICATION, APPAREIL D'INFORMATIONS ÉLECTRONIQUES, SYSTÈME DE pulvérisation cathodique à ionisation | |
| CN103441132A (zh) | 一种用低温裂片硅晶圆制备背照射cmos图像传感器的方法 | |
| CN105655361B (zh) | 背照式cmos图像传感器及其形成方法 | |
| US11921318B2 (en) | Semiconductor structure and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190730 |
|
| RJ01 | Rejection of invention patent application after publication |