CN110060930A - 一种半导体整流管芯制备方法和半导体整流管芯 - Google Patents

一种半导体整流管芯制备方法和半导体整流管芯 Download PDF

Info

Publication number
CN110060930A
CN110060930A CN201910313887.2A CN201910313887A CN110060930A CN 110060930 A CN110060930 A CN 110060930A CN 201910313887 A CN201910313887 A CN 201910313887A CN 110060930 A CN110060930 A CN 110060930A
Authority
CN
China
Prior art keywords
tube core
semiconductor rectifier
sintering
rectifier tube
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910313887.2A
Other languages
English (en)
Other versions
CN110060930B (zh
Inventor
初宜亭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Haiyifeng Power Electronics Co ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201910313887.2A priority Critical patent/CN110060930B/zh
Publication of CN110060930A publication Critical patent/CN110060930A/zh
Application granted granted Critical
Publication of CN110060930B publication Critical patent/CN110060930B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66098Breakdown diodes
    • H01L29/66113Avalanche diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66136PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Rectifiers (AREA)

Abstract

本发明公开一种半导体整流管芯制备方法和半导体整流管芯,将上焊片、上钼片、第一焊片、硅片、第二焊片、下钼片和下焊片依次组装后,在烧结模具中进行高温烧结:在烧结模具中充氢气,以0.85℃‑0.95℃/S的升温速率烧结至270℃并保温第一设定时间;以0.85℃‑0.95℃/S的升温速率烧结至340℃并保温第二设定时间,在第二设定时间期间内将烧结模具抽真空,之后向烧结模具中充氮气,以1.5℃‑1.6℃/S的降温速率降温至冷却;能够将管芯功率密度提高至0.6A/以上;结合对硅片电阻率、长基区宽度、扩散结深等参数的选择,以及结合再次扩硼和管芯台面的双层保护方式,将管芯的最高结温提升至200℃以上。

Description

一种半导体整流管芯制备方法和半导体整流管芯
技术领域
本发明属于半导体器件技术领域,具体地说,是涉及一种半导体整流管芯制备方法和半导体整流管芯。
背景技术
半导体整流管是电力电子技术中最基础的器件,在系统的整流、滤波、续流等电路中应用广泛。
在现有的设计和工艺技术下,半导体整流管芯能够达到的功率密度仅为0.18A/mm2,但随着国家环保节能的总要求及装备向高压、大电流等方面的发展,当前的半导体整流管设计和工艺技术已不能满足这些发展的要求。
发明内容
本发明的目的在于提供一种半导体整流管芯制备方法和半导体整流管芯,从制备工艺上着手,实现一种功率密度至少达到0.6A/mm2的半导体整流管芯,顺应对半导体整流管高压、大电流的发展要求。
为实现上述技术效果,本发明采用以下技术方案予以实现:
提出一种半导体整流管芯制备方法,所述方法包括:将上焊片、上钼片、第一焊片、硅片、第二焊片、下钼片和下焊片依次组装后,在烧结模具中进行高温烧结得到半导体整流管芯;其中,高温烧结步骤包括:在烧结模具中充氢气,以0.85℃-0.95℃/S的升温速率烧结至270℃;在270℃上保温第一设定时间后,以0.85℃-0.95℃/S的升温速率烧结至340℃;在340℃上保温第二设定时间,并在第二设定时间期间内将烧结模具抽真空;在第二设定时间后向烧结模具中充氮气,以1.5℃-1.6℃/S的降温速率降温至冷却。
进一步的,在高温烧结前,所述方法还包括硅片的腐蚀清洗、扩硼、磨片、扩磷、喷砂、硅片镀镍、硅片割圆、钼片镀镍的步骤;其中,在磨片步骤之后,所述方法还包括再次扩硼的步骤,包括:在1000℃温度下进行硼的氧化物扩散,以吸除所述硅片中的快扩散杂质。
进一步的,在烧结模具中充氢气,以0.85℃-0.95℃/S的升温速率烧结至270℃之前,所述高温烧结步骤还包括:将烧结模具抽真空、充氮气、再抽真空。
进一步的,在第二设定时间期间内将烧结模具抽真空,具体为:在第三设定时间点上,将烧结模具抽真空。
进一步的,在烧结模具中充氮气时不降温。
进一步的,在高温烧结步骤之后,所述方法还包括台面造型、台面腐蚀清洗和烘干的步骤,在所述烘干步骤之后,所述方法还包括以下步骤:使用溅射法在所述半导体整流管芯的台面上形成二氧化硅保护膜;以及,在所述二氧化硅保护膜上涂覆聚酰亚胺保护胶。
提出一种半导体整流管芯,包括由上焊片、上钼片、第一焊片、硅片、第二焊片、下钼片和下焊片依次组装而成的待烧结管芯,所述半导体整流管芯由所述待烧结管芯置入烧结模具中经过高温烧结得到;其中,烧结条件为:在烧结模具中充氢气,以0.85℃-0.95℃/S的升温速率烧结至270℃,在270℃上保温第一设定时间后,以0.85℃-0.95℃/S的升温速率烧结至340℃;在340℃上保温第二设定时间,并在第二设定时间期间内将烧结模具抽真空;在第二设定时间后向烧结模具中充氮气,以1.5℃-1.6℃/S的降温速率降温至冷却。
进一步的,所述硅片的电阻率为50欧姆.厘米,厚度为270微米。
进一步的,所述硅片的长基区宽度为130微米。
进一步的,所述硅片的扩散结深为140微米。
与现有技术相比,本发明的优点和积极效果是:本申请提出的半导体整流管芯制备方法和半导体整流管芯中,将上焊片、上钼片、第一焊片、硅片、第二焊片、下钼片和下焊片依次组装成为待烧结管芯后,将其置入烧结模具中进行高温烧结,烧结模具保证待烧结管芯的硅片、钼片镀镍沾润良好、高温焊片无氧化,烧结期间,先在烧结模具中充氢气,以0.85℃-0.95℃/S的升温速率烧结至270℃,并在270℃上保温第一设定时间,让氢气将焊片、烧结模具的底板等元件充分还原,然后以0.85℃-0.95℃/S的升温速率继续烧结至340℃,在340℃上保温第二设定时间,期间将烧结模具抽真空,在第二设定时间后向烧结模具中充入氮气,最后以1.5℃-1.6℃/S的降温速率降温至冷却,得到的半导体整流管芯的空洞率由现有的10%左右降到了2%左右,通过降低空洞率将其电流密度提高至0.6A/mm2以上;上述,本申请的制备方法中,以高温烧结工艺步骤代替现有的手工搪锡步骤,减小了管芯的空洞率,基于可知,减小空洞率KD,即提高了管芯的电流密度J,也即提高了管芯的功率密度,顺应了对半导体整流管的高压、大电流的要求。
进一步的,从基础材料上着手,通过对硅片电阻率、长基区宽度、扩散结深等参数的选取,将硅片的最高结温从现有的175℃提高至200℃以上,基于可知,提高最高结温Tjm,有助于提高额定平均电流IAV,结合也即提高了管芯的电流密度J,也即提高了管芯的功率密度;并且,空洞率的减小,有助于降低管芯的正向峰值电压VFM,从而提高了管芯的额定平均电流IAV,进一步提高了管芯的电流密度,也即进一步提高了功率密度。
进一步的,采取再次扩硼的步骤,在1000℃温度下进行硼的氧化物扩散,以吸除所述硅片中的快扩散杂质,减少硅片体内漏电流;以及,采用对管芯台面先用溅射法生成二氧化硅保护膜之后,再涂覆聚酰亚胺保护胶的双层保护方式,减少硅片的表面漏电流,有助于将半导体整流管芯的最高结温提高至200℃以上。
结合附图阅读本发明实施方式的详细描述后,本发明的其他特点和优点将变得更加清楚。
附图说明
图1为本发明提出的半导体整流管芯制备方法的一个实施例流程图;
图2为本发明提出的高温烧结实施例中的烧结温度曲线图;
图3为PN结雪崩电压和穿通电压随硅片电阻率变化的示意图;
图4为本发明提出的半导体整流管芯的一个实施例的结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步详细的说明。
本申请旨在提供一种最高结温Tjm≥200℃,电流密度大于0.6A/mm2(额定平均电流IAV=70A时),反向重复峰值电压VRRM>1200V,正向平均电压VAV<0.60V(IAV=70A时),高温下反向漏电流小于0.8mA的半导体整流管芯。
针对硅单晶材料缺陷多的问题,本发明实施例中利用声扫探测等方式对硅单晶进行检测,确定使用位错密度小于3×103/cm2、且分布均匀硅单晶片。
影响半导体整流管芯的最高结温和功率密度的主要参数有:材料的电阻率、长基区宽度和扩散结深、电流密度和漏电流,基于此,本申请分别从材料选择和制备工艺两方面进行阐述。
一、材料选择
半导体整流管芯的反向重复峰值电压VRRM受PN结雪崩电压VB和穿通电压VP的限制,而原材料的电阻率决定着PN结的雪崩电压,因此,要提高管芯的耐压能力,优选使用较高电阻率的材料。
如果原材料的电阻率提高了,而硅片厚度和长基区宽度保持不变,反向重复峰值电压VRRM就要由穿通电压VP决定,此时,电阻率越高,穿通电压VP反而越低,如图3所示的两条穿通电压VP曲线,对应的长基区的宽度分别为100微米(曲线2)和150微米(曲线1);采用更长的长基区宽度可以提高穿通电压VP,所以当采用更高电阻率材料来提高管芯耐压时,需要同时相应的增加硅片厚度,也即长基区的宽度。
本申请实施例中,以如下表一所示的5组实验数据,说明电阻率及硅片厚度的选择:
表一
从表一可以看出,第3种方案的硅单晶,单晶电阻率为50欧姆.厘米,硅片厚度选择270微米符合反向重复工作电压大于1200V以及正向平均电压小于0.6V的要求。
由于长基区宽度关系到最高结温、反向重复峰值电压以及正向平均电压的合理性,本申请实施例中,在确定使用电阻率为50欧姆.厘米,厚度为270微米的硅单晶的情况下,对管芯的长基区宽度进行了选择。
根据公式(VP为穿通电压,∈为介电常数,ND为长基区施主杂质浓度,q为电子电荷,Wn为长基区宽度)以及Wn=D-L(D为硅片厚度,L为扩散结深),本申请实施例进行了如表二所示的对比试验,
表二
从表二数据可见,扩散结深选择140微米,长基区宽度选择为130微米比较理想,这样既可以确保反向重复峰值电压VRRM>1200V,又可以保证正向平均电压VAV<0.60V(IAV=70A时),为最佳设计状态。
以上,从基础材料的选择上着手,通过对硅片电阻率、长基区宽度、扩散结深等参数的选取,将硅片的最高结温从现有的175℃提高至200℃以上,基于可知(其中,TC为额定壳温,Rjc为结壳热阻,VFO为上限值的通态伏安特性曲线的门槛电压,VFM为正向峰值电压),提高最高结温Tjm,有助于提高额定平均电流IAV,再结合提高了额定平均电流IAV,也就提高了管芯的电流密度J,也即提高了管芯的功率密度。
二、制备工艺
基于和VFM=πVAV-0.57VFO可知(其中,Tc为额定壳温,Rjc为结壳热阻,VFO为上限值的通态伏安特性曲线的门槛电压,VFM为正向峰值电压),一方面如前所述,提高最高结温Tjm,有助于提高额定平均电流IAV,再结合提高了额定平均电流IAV,也就提高了管芯的电流密度J,也即提高了管芯的功率密度;另一方面,降低正向峰值电压VFM,有助于提高额定平均电流IAV,再结合提高了额定平均电流IAV,也就提高了管芯的电流密度J,也即提高了管芯的功率密度,而降低正向峰值电压VFM的直接手段是降低正向平均电压VAV
可见,为了提升管芯的功率密度,提高管芯的电流密度是关键,而提高管芯电流密度的手段包括提高最高结温Tjm、降低壳温Tc、降低结壳热阻Rjc和降低正向平均电压VAV等,即使得同样芯片面积通过较大的额定平均电流。
前述材料选择中,确定了最佳的硅单晶的种类、电阻率、长基区宽度,也就基本确定了硅片所能达到的最高结温Tjm和反向重复峰值电压VRRM,因此,要进一步提高整个管芯的电流密度,就必须降低正向平均电压VAV来提高电流的过载能力;正向平均电压VAV降低的两个主要因素包括:长基区宽度和空洞率,前述材料选择中已经确定了长基区宽度,本申请采用降低空洞率的方式来降低正向平均电压VAV或正向峰值电压VFM
现有的硅基整流管芯的制备流程为:硅单晶片的腐蚀清洗、扩硼、磨片、扩磷、中测(测扩散结深和长基区宽度)、喷砂、硅片镀镍、割圆、钼片镀镍、手工搪锡、中测(检测烧结空洞率)、台面造型、室温下台面腐蚀、洁净室烘干、涂GD406硅橡胶、高温固化、常温测试、高温测试、外观检查以及包装。
其中,手工搪锡是影响管芯空洞率的主要步骤,现有技术中,空洞率仅能控制在10%左右。
为降低管芯的空洞率,本申请中,将现有手工搪锡的步骤改进为在烧结模具中的高温烧结步骤,确保管芯各部零件接触充分,将空洞率控制在2%以下,具体的,提出一种半导体整流管芯制备方法,如图4所示,将上焊片41、上钼片42、第一焊片43、硅片44、第二焊片45、下钼片46和下焊片47依次组装成为待烧结管芯后置入烧结模具5中,然后按照如图1所示的步骤进行高温烧结,包括:
步骤S11:将烧结模具抽真空、充氮气、再抽真空。
将烧结模具腔体内的空气完全排除。
步骤S12:向烧结模具中充氢气,以0.85℃-0.95℃/S的升温速率烧结至270℃,并在270℃上保温第一设定时间。
如图2所示的高温烧结温度曲线图,在通过步骤S11将烧结模具腔体中的空气全部排出后,从时间节点A处开始,向烧结模具中充氢气,同时开始加温,加温按照0.85℃-0.95℃/S的升温速率进行,直至温度达到270℃,并在270℃上保温第一设定时间,例如200秒左右,让氢气将焊片和模具底板等提前充分还原。
步骤S13:以0.85℃-0.95℃/S的升温速率烧结至340℃。
步骤S14:在340℃上保温第二设定时间,并在第二设定时间期间内将烧结模具抽真空。
在340℃上先保温,在第三设定时间点上,例如200秒左右,如图2所示的时间节点B处,开始将烧结模具抽真空,将内部氢气全部排出,期间不降温。
步骤S15:在第二设定时间后向烧结模具中充氮气,以1.5℃-1.6℃/S的降温速率降温至冷却。
充氮气期间不降温,进行气氛保护;步骤S14和步骤S15能够使烧结模具腔体内行程压差,将焊锡内部的气体抽出及挤出。氮气充好后,从时间节点C开始以1.5℃-1.6℃/S的降温速率迅速降温到冷却,例如50℃左右,即可将管芯产品取出。
通过上述高温烧结工艺之后得到的半导体整流管芯的空洞率由现有的10%左右降到了2%左右,通过降低空洞率将其电流密度提高至0.6A/mm2以上;上述,本申请的制备方法中,以高温烧结工艺步骤代替现有的手工搪锡步骤,减小了管芯的空洞率,基于 可知,减小空洞率KD,即提高了管芯的电流密度J,也即提高了管芯的功率密度,顺应了对半导体整流管的高压、大电流的要求。
由前述已知,提高硅片的最高结温有助于提高管芯的功率密度,而为了提高硅片的最高结温,本申请通过材料选择,合理的确定了硅片的电阻率、长基区宽度和扩散结深等参数,本申请中,为了进一步确保提高硅片的最高结温,还从以下两方面着手,提高硅片的长期稳定性:1、降低硅片体内漏电流,2、降低管芯台面表面漏电流。
对于1,具体的,本申请实施例在高温烧结前,还包括步骤S01:硅片的腐蚀清洗、扩硼、磨片,以及步骤S03:硅片的扩磷、喷砂、硅片镀镍、硅片割圆、钼片镀镍等步骤;其中,在磨片步骤之后,进一步采用步骤S02:再次扩硼的步骤,来减少硅片体内的漏电流:在1000℃温度下进行硼的氧化物扩散,以吸除所述硅片中的快扩散杂质;如下表三给出了未进行再次扩硼和进行再次扩硼步骤后的硅片总漏电流(受体内漏电流影响)的实测数据:
表三
对比可见,总漏电流下降1mA左右。
对于2,具体的,在上述高温烧结步骤之后,本申请提出的半导体整流管制备方法还包括步骤S21:台面造型、台面腐蚀清洗和烘干的步骤,在烘干步骤之后,方法还包括以步骤S22:使用溅射法在半导体整流管芯的台面上形成二氧化硅保护膜;以及,在二氧化硅保护膜上涂覆聚酰亚胺保护胶,这种二氧化硅保护膜和聚酰亚胺保护胶的双层保护方式,能够减少管芯台面的表面漏电流,有助于将半导体整流管芯的最高结温提高至200℃以上,具体的,参考如下表四给出的按照现有方式仅在管芯台面涂覆GD406和采用本申请提出的双层保护方式下,硅片总漏电流(受管芯台面表面漏电流影响)的实测数据:
表四
可见,器件在200℃下,100V电压下的总漏电流可以维持在0.8mA以内,不漂移。
最后,通过步骤S23:高温固化、常温测试、高温测试以及外观检查和包装,得到本申请制备的半导体整流管芯;
上述,基于提出的半导体整流管芯制备方法制备出的半导体整流管芯,通过对硅片电阻率、长基区宽度、扩散结深等参数的选择,以及结合再次扩硼和管芯台面二氧化硅膜和聚酰亚胺保护胶的双层保护方式,将半导体整流管芯的最高结温提升至200℃以上,通过高温烧结工艺和提高最高结温将管芯功率密度提高至0.6A/mm2以上,满足了市场对半导体整流管芯高压、大电流的发展要求。
应该指出的是,上述说明并非是对本发明的限制,本发明也并不仅限于上述举例,本技术领域的普通技术人员在本发明的实质范围内所做出的变化、改型、添加或替换,也应属于本发明的保护范围。

Claims (10)

1.一种半导体整流管芯制备方法,其特征在于,所述方法包括:
将上焊片、上钼片、第一焊片、硅片、第二焊片、下钼片和下焊片依次组装后,在烧结模具中进行高温烧结得到半导体整流管芯;
其中,高温烧结步骤包括:
在烧结模具中充氢气,以0.85℃-0.95℃/S的升温速率烧结至270℃;
在270℃上保温第一设定时间后,以0.85℃-0.95℃/S的升温速率烧结至340℃;
在340℃上保温第二设定时间,并在第二设定时间期间内将烧结模具抽真空;
在第二设定时间后向烧结模具中充氮气,以1.5℃-1.6℃/S的降温速率降温至冷却。
2.根据权利要求1所述的半导体整流管芯制备方法,其特征在于,在高温烧结前,所述方法还包括硅片的腐蚀清洗、扩硼、磨片、扩磷、喷砂、硅片镀镍、硅片割圆、钼片镀镍的步骤;其中,在磨片步骤之后,所述方法还包括再次扩硼的步骤,包括:在1000℃温度下进行硼的氧化物扩散,以吸除所述硅片中的快扩散杂质。
3.根据权利要求1所述的半导体整流管芯制备方法,其特征在于,在烧结模具中充氢气,以0.85℃-0.95℃/S的升温速率烧结至270℃之前,所述高温烧结步骤还包括:
将烧结模具抽真空、充氮气、再抽真空。
4.根据权利要求1所述的半导体整流管芯制备方法,其特征在于,在第二设定时间期间内将烧结模具抽真空,具体为:在第三设定时间点上,将烧结模具抽真空。
5.根据权利要求1所述的半导体整流管芯制备方法,其特征在于,在烧结模具中充氮气时不降温。
6.根据权利要求1所述的半导体整流管芯制备方法,其特征在于,在高温烧结步骤之后,所述方法还包括台面造型、台面腐蚀清洗和烘干的步骤,在所述烘干步骤之后,所述方法还包括以下步骤:
使用溅射法在所述半导体整流管芯的台面上形成二氧化硅保护膜;
以及,在所述二氧化硅保护膜上涂覆聚酰亚胺保护胶。
7.一种半导体整流管芯,包括由上焊片、上钼片、第一焊片、硅片、第二焊片、下钼片和下焊片依次组装而成的待烧结管芯,其特征在于,所述半导体整流管芯由所述待烧结管芯置入烧结模具中经过高温烧结得到;其中,烧结条件为:在烧结模具中充氢气,以0.85℃-0.95℃/S的升温速率烧结至270℃,在270℃上保温第一设定时间后,以0.85℃-0.95℃/S的升温速率烧结至340℃;在340℃上保温第二设定时间,并在第二设定时间期间内将烧结模具抽真空;在第二设定时间后向烧结模具中充氮气,以1.5℃-1.6℃/S的降温速率降温至冷却。
8.根据权利要求7所述的半导体整流管芯,其特征在于,所述硅片的电阻率为50欧姆.厘米,厚度为270微米。
9.根据权利要求8所述的半导体整流管芯,其特征在于,所述硅片的长基区宽度为130微米。
10.根据权利要求8所述的半导体整流管芯,其特征在于,所述硅片的扩散结深为140微米。
CN201910313887.2A 2019-04-18 2019-04-18 一种半导体整流管芯制备方法和半导体整流管芯 Active CN110060930B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910313887.2A CN110060930B (zh) 2019-04-18 2019-04-18 一种半导体整流管芯制备方法和半导体整流管芯

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910313887.2A CN110060930B (zh) 2019-04-18 2019-04-18 一种半导体整流管芯制备方法和半导体整流管芯

Publications (2)

Publication Number Publication Date
CN110060930A true CN110060930A (zh) 2019-07-26
CN110060930B CN110060930B (zh) 2023-03-24

Family

ID=67319380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910313887.2A Active CN110060930B (zh) 2019-04-18 2019-04-18 一种半导体整流管芯制备方法和半导体整流管芯

Country Status (1)

Country Link
CN (1) CN110060930B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739808A (zh) * 2020-07-07 2020-10-02 黄山市恒悦电子有限公司 一种环保螺栓型电力电子整流芯片成型工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103606521A (zh) * 2013-08-05 2014-02-26 南通康比电子有限公司 瞬态电压抑制二极管芯片的制作工艺
CN105965120A (zh) * 2016-06-03 2016-09-28 湖北三江航天险峰电子信息有限公司 一种GaAs微波功放芯片的半自动共晶焊接方法及产品
CN106252245A (zh) * 2016-09-29 2016-12-21 黄山市七七七电子有限公司 高可靠性高压功率半导体模块芯片的制造工艺
CN108461380A (zh) * 2017-12-22 2018-08-28 中国电子科技集团公司第四十七研究所 一种大面积集成电路芯片烧结空洞率的控制结构和控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103606521A (zh) * 2013-08-05 2014-02-26 南通康比电子有限公司 瞬态电压抑制二极管芯片的制作工艺
CN105965120A (zh) * 2016-06-03 2016-09-28 湖北三江航天险峰电子信息有限公司 一种GaAs微波功放芯片的半自动共晶焊接方法及产品
CN106252245A (zh) * 2016-09-29 2016-12-21 黄山市七七七电子有限公司 高可靠性高压功率半导体模块芯片的制造工艺
CN108461380A (zh) * 2017-12-22 2018-08-28 中国电子科技集团公司第四十七研究所 一种大面积集成电路芯片烧结空洞率的控制结构和控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739808A (zh) * 2020-07-07 2020-10-02 黄山市恒悦电子有限公司 一种环保螺栓型电力电子整流芯片成型工艺
CN111739808B (zh) * 2020-07-07 2024-03-29 黄山市恒悦电子有限公司 一种环保螺栓型电力电子整流芯片成型工艺

Also Published As

Publication number Publication date
CN110060930B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
CN100345318C (zh) 增强界面热电冷却器
CN105977154B (zh) 一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法
CN101853878B (zh) 一种pnp-沟槽复合隔离RC-GCT器件及制备方法
CN1493090A (zh) 热电器件
US9780282B2 (en) Thermoelectric module and heat conversion device using the same
CN101073149B (zh) 双极器件中恢复热载流子引起的退化的方法
CN1478308A (zh) 增强界面热电冷却器
CN100464428C (zh) 一种注入效率可控的门极换流晶闸管
CN110060930A (zh) 一种半导体整流管芯制备方法和半导体整流管芯
CN103247671B (zh) 一种具有块状浮动结的碳化硅sbd器件及其制造方法
CN112768564B (zh) Topcon电池的光注入钝化方法
CN102270640A (zh) 大电流整晶圆全压接平板式封装的igbt及其制造方法
CN111584629A (zh) 氮化镓功率器件结构及其制造方法
KR101706804B1 (ko) 고온 및 저온의 2개의 스크린-프린트된 부분으로 구성된 광기전력 전지
CN102201434A (zh) 一种高频晶闸管
CN102820323A (zh) 纳米碳化硅/晶体碳化硅双缓变结快速恢复二极管及其制备方法
CN104701385B (zh) 纳米晶嵌入单晶外延碳化硅的高稳定低损耗微波二极管
CN110379862B (zh) 一种碳化硅二极管及其制造方法
CN105206513B (zh) 用氮和硼改善4H‑SiC MOSFET反型层迁移率的方法
CN206819982U (zh) 半导体致冷片
CN202977498U (zh) 一种光导半导体开关结构
CN104760927B (zh) 键合的方法
WO2021128653A1 (zh) 逆导型igbt的元胞结构及逆导型igbt
CN107564959A (zh) 一种mos栅控晶闸管及其制作方法
RU129299U1 (ru) Мощный транзистор свч

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230907

Address after: No. 1 Nanchang Branch Road, Shibei District, Qingdao City, Shandong Province, 266044

Patentee after: QINGDAO HAIYIFENG POWER ELECTRONICS Co.,Ltd.

Address before: 7-1-1201, Yinghua County, No. 57, Tong'an Road, Shibei District, Qingdao, Shandong Province, 266035

Patentee before: Chu Yiting