CN106252245A - 高可靠性高压功率半导体模块芯片的制造工艺 - Google Patents

高可靠性高压功率半导体模块芯片的制造工艺 Download PDF

Info

Publication number
CN106252245A
CN106252245A CN201610858190.XA CN201610858190A CN106252245A CN 106252245 A CN106252245 A CN 106252245A CN 201610858190 A CN201610858190 A CN 201610858190A CN 106252245 A CN106252245 A CN 106252245A
Authority
CN
China
Prior art keywords
chip
manufacturing process
power semiconductor
semiconductor modular
reliability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610858190.XA
Other languages
English (en)
Inventor
戴立新
冯立康
洪国东
鲍婕
陈珍海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUANGSHAN QIQIQI ELECTRONIC CO Ltd
Original Assignee
HUANGSHAN QIQIQI ELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUANGSHAN QIQIQI ELECTRONIC CO Ltd filed Critical HUANGSHAN QIQIQI ELECTRONIC CO Ltd
Priority to CN201610858190.XA priority Critical patent/CN106252245A/zh
Publication of CN106252245A publication Critical patent/CN106252245A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种高可靠性高压功率半导体模块芯片的制造工艺,整个制造工艺流程包括:磷扩散、硼扩散、蒸镀钛镍银合金、线切割、磨角、真空烧结、酸腐蚀、双层胶体联合保护、室温硫化、高温固化、检测包装。其中双层胶体联合保护如图所示,是先将聚酰亚胺(PI)胶(图中41)均匀涂敷于芯片台面,形成致密保护层,再使用自主研发的自动涂胶工装夹具,批量涂敷深蓝色硅橡胶(图中42)。本发明结合了GPP方片和OJ圆片两种工艺的优点,对现有功率半导体模块芯片的制造工艺进行改进,有效阻止电子迁移,减小芯片高常温漏电流,致密结构极有利于后续的模块封装和储存,有效提高产品的可靠性和良品率。

Description

高可靠性高压功率半导体模块芯片的制造工艺
技术领域
本发明属于半导体元器件技术领域,具体涉及一种高可靠性高压功率半导体模块芯片的制造工艺。
背景技术
近年来,国内功率半导体模块正朝着高可靠性、高性能、多组合化、高压高频、高性价比等方向发展,并逐渐替代进口。因此对模块芯片结构和保护材料的性能要求也越来越高。国内现行单角+白色硅橡胶保护的硅整流芯片OJ (Open Junction)生产工艺中,单层硅橡胶芯片易受潮、机械强度差,不仅芯片的伏安特性容易受到影响,也经常出现蠕变;另外,单层硅橡胶芯片的胶体耐温范围在-50~200oC,耐温高峰值较低,在现代规模企业生产的隧道炉、真空烧结炉中,胶体经常会出现无光泽、失去弹性甚至保护失效的问题;在焊接清洗环节,丙酮、无水乙醇等有机溶剂的使用时间和溶剂浓度较难把控,容易引起硅橡胶的脱层、渗入等现象,影响对芯片的保护效果;同时,单角度台面造型的芯片耐高压能力差。而GPP(Glassivation Passivation Parts)方片采用玻璃钝化工艺,虽然各方面性能有所提高,但价格较高。除此以外,各厂家的芯片外形和保护胶颜色等特征相仿,追踪反馈较难实现。基于上述问题,寻求一种高可靠性和高性价比的高压功率半导体模块芯片,成为了国内外芯片厂家和封装应用厂家共同的关注热点和研究课题。
聚酰亚胺(PI)胶作为综合性能最佳的有机高分子材料之一,由于高分子主链中含有酰亚胺环的一类聚合物,主链中含有非常稳定的芳杂环结构,使其体现出非常优异的综合性能。耐高温达400oC以上,长期使用温度范围为-200~300oC,无明显熔点,高绝缘性能,103Hz下介电常数4.0,介电损耗仅0.004~0.007,可在很大程度上满足现代电子器件对保护材料的性能要求。但市售的PI胶存在易潮解、有气泡、固化条件要求高、粘附性及应力差等问题。本公司与材料厂家合作对聚酰亚胺进行优化,共同研制的PI-7胶解决了台面与PI胶和二次保护硅橡胶之间的粘附性、热膨胀、机械应力及气孔等技术问题。通过不断的实验、探索和应用反馈,汲取GPP和OJ两种工艺的优点,制造出一种耐高压、耐温范围广、与后道焊接、清洗工艺兼容、性价比高的高可靠性高压功率半导体模块芯片。
发明内容
本发明要解决的技术问题是克服现有的缺陷,提供一种高可靠性高压功率半导体模块芯片的制造工艺。通过采用锥形加球形的台面造型,采取价位较低的可伐片替代钼片作为上电极,采用聚酰亚胺(PI)涂层胶与可提高产品辨识度的深蓝色硅橡胶联合构成双层保护结构,从而得到一种高可靠性、高性价比的高压功率半导体模块芯片。
本发明中高可靠性高压功率半导体模块芯片的制造工艺包括如下步骤:
步骤1、将硅单晶片清洗后,进行磷扩散、硼扩散,之后在硅芯片两面蒸镀钛镍银合金层;
步骤2、将已经完成扩散工艺的硅晶圆进行线切割,按照需求切割成直径在Φ9 mm~Φ30 mm之间的圆形晶圆;
步骤3、采用锥形加球形研磨工艺,得到芯片的台面造型;
步骤4、依次将上可伐片、晶圆、下钼片之间放入焊锡片,装入石墨烧结模具,在氮气保护下真空烧结,得到晶圆片与金属电极的多层结构;
步骤5、将芯片放在氢氟酸和硝酸的混合溶液中进行酸洗,去离子水清洗后得到完整和洁净的芯片PN结台面;
步骤6、在芯片台面表面涂敷特定粘度的聚酰亚胺胶,按照设定的温度曲线阶梯升温、固化烘烤,形成致密的台面保护层;
步骤7、采用自动涂胶工装夹具,将芯片进行准确定位,用三维涂胶机批量涂敷深蓝色硅橡胶,依次室温硫化、阶梯升温固化和高温老化,对芯片进行二次保护;
步骤8、对芯片的反向耐压、反向重复峰值电流和正向峰值电压3个电性能参数进行检测,对芯片进行高温反偏HTRB、-40~150oC高低温循环、浪涌电流、全动态测试等可靠性的抽样检测,最后装入定制的托盘和包装盒,真空包装出厂。
本发明的有益效果:对现有功率半导体模块芯片的制造工艺进行改进,通过采用锥形加球形的台面造型,采取价位较低的可伐片替代钼片作为上电极,采用聚酰亚胺(PI)涂层胶与可提高产品辨识度的深蓝色硅橡胶联合构成双层保护结构,有效阻止电子迁移,减小芯片高常温漏电流,致密结构极有利于后续的模块封装和储存,有效提高产品的可靠性和良品率;通过采用独特的外胶色彩,进一步提高产品的辨识度和防伪能力。从而得到一种高可靠性、高性价比的高压功率半导体模块芯片。
附图说明
图1为本发明提出的高可靠性高压功率半导体模块芯片的制造工艺流程图;
图2为本发明提出的锥形加球形角度芯片台面截面图;
图3为本发明提出的芯片多层结构示意图;
图4为本发明提出的双层胶体联合保护的结构示意图;
图5为本发明提出的自动三维涂胶工装夹具示意图;
图6为本发明提出的高可靠性高压功率半导体模块芯片实物图;
图7为本发明提出的制造工艺相比于传统工艺芯片的参数对比。
具体实施方式
本发明所述仅为本发明创造的较佳实施例而已,并不用以限制本发明创造,凡在本发明创造的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明创造的保护范围之内。
本发明提出了高可靠性高压功率半导体模块芯片的制造工艺,工艺流程图如图1所示,包括如下步骤:
步骤1、将硅单晶片清洗后,进行磷扩散、硼扩散,之后在硅芯片两面蒸镀钛镍银合金层,有效降低芯片的正向压降VFM、热阻和应力;
步骤2、将已经完成扩散工艺的硅晶圆进行线切割,按照需求切割成直径在Φ9 mm~Φ30 mm之间的规则圆形单元;
步骤3、磨角,本发明采用自主开发的锥形磨角器和球形磨角器,使芯片具有一个锥形加圆弧形的PN结台面造型,截面图如图2所示。有效地拉宽了极间的电场距离,提高芯片抗高压能力,解决了高温与常温下反向击穿的差异性问题,使得芯片的反向参数一致性有了质的提高;
图2中芯片包括斜面体21、位于斜面体21下方的弧面体22。所示斜面体21的圆周侧面为斜面,各部分相对于水平面的倾斜角度θ1为0°<θ1≦8°;所示弧面体22的圆周侧面为弧面,各部分相对于水平面的倾斜角度θ2为0°<θ2≦35°。改进的台面造型使得芯片具有承载更高反向击穿电压的能力。
步骤4、在氮气保护下,真空烧结,得到硅晶圆与金属电极的三层结构,如图3所示。
图3中31为钼片,32为硅芯片,33为4J29可伐片,又称可伐合金。该合金在20~450oC具有与硅硼硬玻璃相近的线膨胀系数,居里点较高,并有良好的低温组织稳定性。同时,可伐片的应用有效降低了材料成本。
步骤5、酸腐蚀。将芯片放在氢氟酸(HF)和硝酸(HNO3)的混合溶液中进行酸洗,去离子水清洗后得到完整洁净的芯片PN结台面。
步骤6、本发明中提出在芯片台面表面使用双层胶体联合保护,示意图如图4所示。
图4中41为聚酰亚胺(PI)涂层,厚度约300~500μm。按照设定的温度曲线阶梯升温,在300oC下固化72小时,形成致密台面保护层。聚酰亚胺(PI)是综合性能最佳的有机高分子材料之一,耐高温达400oC以上,长期使用温度范围为-200~300oC,无明显熔点,高绝缘性能,103Hz下介电常数4.0,介电损耗仅0.004~0.007。PI材料在电性能、热性能以及力学性能等方面都很好地满足现代电子器件对封装材料的要求。PI致密保护层可以有效阻止电子迁移,使芯片的高常温漏电流IRRM明显变小,使元器件具有优异的绝缘性能和致密保护作用,保护元器件在后续的加工、封装和处理过程中免受损伤,有效提高产品的可靠性和良品率。
步骤7、采用自主研发设计的自动涂胶工装夹具,将芯片进行准确定位,用三维涂胶机批量涂敷深蓝色硅橡胶,依次室温硫化、阶梯升温固化和高温老化,对芯片进行二次保护,同时使产品具有较高的辨识度和防伪特征;
图4中42为深蓝色硅橡胶。本发明中采用自主研发设计的自动涂胶工装夹具,如图5所示。图中上半部分是定位件,包括51、54两个扇形圆柱体,52、53两个小长方体,55一个大长方体。通过50所示两个螺丝与工作台紧固。下半部分为夹具板,根据不同型号的芯片,夹具板中圆孔58的尺寸从Φ9 mm~Φ30 mm之间共12种规格,夹具板厚度为1mm。涂胶之前,将夹具板放在料盘上,按照图5所示,定位件上的51、54扇形圆柱体的圆周侧面为扇面,分别与56、57的凹面贴合卡紧,同时52、53长方体的下侧面为平面,与59平面紧密贴合,将夹具板/料盘准确定位在工作台上。将相应型号的芯片放置在夹具板的圆孔58中,图例所示的夹具板每批次可以放置36个芯片。针对不同型号的硅整流芯片,编写相应的涂胶程序并写入三维点胶机控制电路。将夹具板移走,芯片/料盘在工作台上已经准确定位,当程序开始运行后,胶筒会在相应的工位自动工作,按照工艺要求,批量完成涂胶。由于胶筒垂直于工作台面,且不与芯片直接接触,在每个芯片的涂胶过程中重复相同的程序,因此可以保证各芯片之间差异性小,而且芯片表面涂胶均匀,胶体表面不会受到破坏,极大提高涂胶质量。另外,在涂胶完成后,可将芯片/料盘整体结构直接移至下一工艺步骤,从而大大提升了生产效率。
本发明中提出的高可靠性高压功率半导体模块芯片实物图如图6所示,独特的外胶色彩,可将产品与国内外同类产品进行区别,杜绝假冒现象。
步骤8、对芯片的反向耐压、反向重复峰值电流和正向峰值电压3个电性能参数进行检测,对芯片进行高温反偏HTRB、-40~150oC高低温循环、浪涌电流、全动态测试等可靠性的抽样检测,最后装入定制的托盘和包装盒,真空包装出厂。
本发明中提出的高可靠性高压功率半导体模块芯片的制造工艺,得到的芯片参数相比于传统工艺有很大改观,如图7所示。同一型号的半导体模块芯片室温下漏电流IRRM相比于传统工艺芯片减小了50%~100%,芯片出厂良品率提高了约5%,客户封装良品率提高了8%左右。同时,产品价格比GPP工艺芯片降低了30%,比OJ工艺芯片降低了10%,从而得到了高可靠性、高性价比的高压功率半导体模块芯片产品。

Claims (7)

1.高可靠性高压功率半导体模块芯片的制造工艺,包括下述步骤:
步骤1、将硅单晶片清洗后,进行磷扩散、硼扩散,之后在硅芯片两面蒸镀钛镍银合金层;
步骤2、将已经完成扩散工艺的硅晶圆进行线切割,按照需求切割成直径在Φ9 mm~Φ30 mm之间的圆形晶圆;
步骤3、采用锥形加球形研磨工艺,得到芯片的台面造型;
步骤4、依次将上可伐片、晶圆、下钼片之间放入焊锡片,装入石墨烧结模具,在氮气保护下真空烧结,得到晶圆片与金属电极的多层结构;
步骤5、将芯片放在氢氟酸和硝酸的混合溶液中进行酸洗,去离子水清洗后得到完整和洁净的芯片PN结台面;
步骤6、在芯片台面表面涂敷特定粘度的聚酰亚胺胶,按照设定的温度曲线阶梯升温、固化烘烤,形成致密的台面保护层;
步骤7、采用自动涂胶工装夹具,将芯片进行准确定位,用三维涂胶机批量涂敷深蓝色硅橡胶,依次室温硫化、阶梯升温固化和高温老化,对芯片进行二次保护;
步骤8、对芯片的反向耐压、反向重复峰值电流和正向峰值电压3个电性能参数进行检测,对芯片进行高温反偏HTRB、-40~150oC高低温循环、浪涌电流、全动态测试等可靠性的抽样检测,最后装入定制的托盘和包装盒,真空包装出厂。
2.根据权利要求1所述的高可靠性高压功率半导体模块芯片的制造工艺,其特征在于:所述步骤3中采用锥形磨角器和球形磨角器,使芯片得到一个锥形加圆弧形的PN结台面造型。
3.该造型包括相对于水平面倾斜角度θ1为0°<θ1≦8°的斜面及θ2为0°<θ2≦35°的弧面。
4.根据权利要求1所述的高可靠性高压功率半导体模块芯片的制造工艺,其特征在于:所述步骤4中得到从下至上依次为钼片、硅晶圆片、可伐片的三层结构。
5.根据权利要求1所述的高可靠性高压功率半导体模块芯片的制造工艺,其特征在于:所述步骤6中在芯片台面表面涂敷特定粘度的聚酰亚胺,阶梯升温,在300oC下固化72小时,形成300~500μm厚的致密保护层。
6.根据权利要求1所述的高可靠性高压功率半导体模块芯片的制造工艺,其特征在于:所述步骤7中自动涂胶工装夹具将芯片准确定位在工作台上,针对不同型号的硅整流芯片,编写相应的涂胶程序并写入三维涂胶机控制电路。
7.程序开始运行后,胶筒在相应的工位自动工作,批量完成深蓝色硅橡胶涂敷,进行二次保护。
CN201610858190.XA 2016-09-29 2016-09-29 高可靠性高压功率半导体模块芯片的制造工艺 Pending CN106252245A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610858190.XA CN106252245A (zh) 2016-09-29 2016-09-29 高可靠性高压功率半导体模块芯片的制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610858190.XA CN106252245A (zh) 2016-09-29 2016-09-29 高可靠性高压功率半导体模块芯片的制造工艺

Publications (1)

Publication Number Publication Date
CN106252245A true CN106252245A (zh) 2016-12-21

Family

ID=57611736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610858190.XA Pending CN106252245A (zh) 2016-09-29 2016-09-29 高可靠性高压功率半导体模块芯片的制造工艺

Country Status (1)

Country Link
CN (1) CN106252245A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671634A (zh) * 2018-12-21 2019-04-23 黄山市七七七电子有限公司 一种焊接式硅芯片高绝缘台面钝化保护工艺
CN110060930A (zh) * 2019-04-18 2019-07-26 初宜亭 一种半导体整流管芯制备方法和半导体整流管芯
CN111613540A (zh) * 2020-05-09 2020-09-01 安徽安美半导体有限公司 一种高可靠性整流桥及整流模块的生产工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242252A (ja) * 1997-02-28 1998-09-11 Kyocera Corp ウエハ加熱装置
CN101399200A (zh) * 2008-11-06 2009-04-01 杭州杭鑫电子工业有限公司 一种p、n纸源同一扩散过程制造硅二极管pn结的方法
CN102789978A (zh) * 2012-07-26 2012-11-21 黄山市七七七电子有限公司 普通电力整流二极管芯片的生产工艺
US20130092902A1 (en) * 2011-10-13 2013-04-18 Fudan University Nanowire tunneling field effect transistor with vertical structure and a manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242252A (ja) * 1997-02-28 1998-09-11 Kyocera Corp ウエハ加熱装置
CN101399200A (zh) * 2008-11-06 2009-04-01 杭州杭鑫电子工业有限公司 一种p、n纸源同一扩散过程制造硅二极管pn结的方法
US20130092902A1 (en) * 2011-10-13 2013-04-18 Fudan University Nanowire tunneling field effect transistor with vertical structure and a manufacturing method thereof
CN102789978A (zh) * 2012-07-26 2012-11-21 黄山市七七七电子有限公司 普通电力整流二极管芯片的生产工艺

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
管功湖;张海波;翟文正;: "基于机器视觉的晶闸管模块自动粘片系统研究", 组合机床与自动化加工技术, no. 12, 20 December 2013 (2013-12-20) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671634A (zh) * 2018-12-21 2019-04-23 黄山市七七七电子有限公司 一种焊接式硅芯片高绝缘台面钝化保护工艺
CN110060930A (zh) * 2019-04-18 2019-07-26 初宜亭 一种半导体整流管芯制备方法和半导体整流管芯
CN110060930B (zh) * 2019-04-18 2023-03-24 初宜亭 一种半导体整流管芯制备方法和半导体整流管芯
CN111613540A (zh) * 2020-05-09 2020-09-01 安徽安美半导体有限公司 一种高可靠性整流桥及整流模块的生产工艺

Similar Documents

Publication Publication Date Title
Reynes et al. Protruding ceramic substrates for high voltage packaging of wide bandgap semiconductors
CN106252245A (zh) 高可靠性高压功率半导体模块芯片的制造工艺
CN105305995A (zh) 一种新型smd石英晶体谐振器及其整板封装加工工艺
CN102950350A (zh) 多温度梯级焊接电子微组件的工艺方法
CN104934405A (zh) 基于dip多基岛的引线框架及用其制造封装件的方法
CN102709333A (zh) 低电容玻璃实体封装硅瞬态电压抑制二极管及其制造方法
CN106684227A (zh) 一种紫外led封装方法
KR102328205B1 (ko) 알루미늄 복합재와 유리 절연 단자를 실링하는 데 사용되는 저온 글라스링의 제조 및 그 사용방법
CN204145913U (zh) 一种片式微波组件结构
CN202888149U (zh) 全压接封装高压半导体器件
CN103000369B (zh) 高耐电压片式陶瓷电容器的制备方法
CN206322669U (zh) 一种高可靠性高压功率半导体模块芯片
CN104009014B (zh) 集成无源器件晶圆级封装三维堆叠结构及制作方法
CN107546209A (zh) 串联封装的碳化硅衬底及氮化镓衬底半导体装置
CN107910430A (zh) Led线路板制作方法
CN207587719U (zh) 一种平板弹性压接封装igbt用陶瓷管壳
CN107342222B (zh) 一种用gpp芯片制造超高频高压二极管的方法
CN111099898A (zh) 一种铝基碳化硅高密度封装半导体复合材料
EP3127878A1 (en) Glass powder mixture, glass powder slurry and photoelectric packaging assembly
CN101707207A (zh) 门极和阴极间采用玻璃钝化保护的可控硅器件及制造方法
CN208706626U (zh) 一种半导体晶圆封装结构
CN104241122B (zh) 一种片状硅粒子整流二极管的生产方法
CN204303816U (zh) 曲面铝碳化硅基板及具有该基板的igbt模块
CN102361009B (zh) 整流二极管制造方法
CN113948427B (zh) 用于半导体封装的一体化封装装置及封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination