CN110047909A - 具有半导体本体的晶闸管 - Google Patents

具有半导体本体的晶闸管 Download PDF

Info

Publication number
CN110047909A
CN110047909A CN201811509621.7A CN201811509621A CN110047909A CN 110047909 A CN110047909 A CN 110047909A CN 201811509621 A CN201811509621 A CN 201811509621A CN 110047909 A CN110047909 A CN 110047909A
Authority
CN
China
Prior art keywords
region
pin
semiconductor
semiconductor body
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811509621.7A
Other languages
English (en)
Other versions
CN110047909B (zh
Inventor
保罗·施特罗贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Publication of CN110047909A publication Critical patent/CN110047909A/zh
Application granted granted Critical
Publication of CN110047909B publication Critical patent/CN110047909B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41716—Cathode or anode electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及具有半导体本体的晶闸管，半导体本体具有第一传导类型的第一半导体区、布置在第一半导体区上的第二传导类型的第二半导体区、布置在第二半导体区上的第一传导类型的第三半导体区和布置在第三半导体区中的第二传导类型的第四半导体区，第四半导体区与半导体本体的半导体本体边缘间隔开布置并且具有第一面，第一面构造出半导体本体的第二半导体本体主侧的第一区域，第三半导体区具有穿过第四半导体区伸展直至第二半导体本体主侧的引脚，晶闸管包括布置在第四半导体区和引脚上的并且具有与第四半导体区和引脚的导电接触部的第一金属化部，第四半导体区沿垂直于第一面的法向方向的方向朝向半导体本体边缘的方向伸展超出第一金属化部。

Description

具有半导体本体的晶闸管
技术领域
本发明涉及一种具有半导体本体的晶闸管。
背景技术
在晶闸管中，存在如下技术需求：晶闸管具有高的电流承载能力。因此，在晶闸管的阴极金属化方面最接近的pn结应当沿垂直于阴极金属化部的法向方向的方向具有在晶闸管的半导体本体中的大的延伸部，以便晶闸管在接通状态中沿着导通方向具有高的电导。
此外存在如下技术需求，晶闸管具有高的电压负载能力。为了确保高的电压负载能力，在技术上常见的是，如例如在DE 11 2011 102 082 T5中所描述的那样，在半导体本体的阴极侧上在阴极金属化部之下形成所谓的发射极短路点。在发射极短路点处，布置在n+半导体区之下的p半导体区在阴极侧与晶闸管的阴极金属化部具有电接触。技术上常见的是，在也常常在示意性视图中未示出的情况下，n+半导体区并不完全伸到半导体本体的环周并且阴极金属化部沿着半导体本体的环周略微与n+半导体区交叠，即参考图1和图3，在技术上常见地，阴极金属化部12距半导体本体12的边缘10的间距d1小于n+半导体区距半导体本体2的边缘10的间距d2。由此，除了发射极短路点之外沿着半导体本体构成发射极电路边缘，该发射极短路边缘与晶闸管的阴极金属化部具有电接触并且具有与发射极短路点相同的技术作用。由于出于电绝缘强度的原因不期望晶闸管的阴极金属化部12伸到半导体本体2的环周面，即参照图1和图3，伸到凹面伸展的区域15，所以n+半导体区为了能够实现发射器短路边缘而距半导体本体2的环周面具有相对大的距离，这减小了从p半导体区距n+半导体区的pn结的沿着垂直于阴极金属化部的法向方向的方向的延伸并且因此减小晶闸管的电流承载能力。
发明内容
本发明的任务是提供一种具有高电流承载能力的晶闸管其。
该任务通过如下晶闸管来解决，该晶闸管具有半导体本体，该半导体本体具有第一半导体本体主侧、与第一半导体本体主侧背对布置的第二半导体本体主侧和围绕半导体本体环绕的将第一和第二半导体本体主侧连接的半导体本体边缘，其中，半导体本体具有第一传导类型的第一半导体区、布置在第一半导体区上的第二传导类型的第二半导体区、布置在第二半导体区上的第一传导类型的第三半导体区和布置在第三半导体区中的第二传导类型的第四半导体区，其中，第四半导体区与半导体本体边缘间隔开布置并且具有第一面，第一面构造出第二半导体本体主侧的第一区域，其中，第三半导体区具有穿过第四半导体区伸展至第二半导体本体主侧面的引脚，其中，晶闸管包括布置在第四半导体区和引脚上的并且具有与第四半导体区和引脚的导电接触部的第一金属化部，其中，第四半导体区沿垂直于第一面的法向方向的方向朝向半导体本体边缘的方向伸展超出第一金属化部。
在下文中，对本发明的有利的改进方案进行说明。
证明为有利的是，第四半导体区具有中间区域和围绕中间区域伸展的边缘区域，其中，布置在边缘区域中的引脚的数量与第一面的布置在边缘区域中的部分的面积的比值大于布置在中间区域中的引脚的数量与第一面的布置在中间区域中的部分的面积的比值。通过边缘区域中的引脚的密度高于中间区域的引脚的密度，补偿晶闸管中缺失的发射器短路边缘，使得晶闸管尽管其没有发射极短路边缘仍具有高的电压负载能力。
此外证明为有利的是，与中间区域中的直接彼此相邻的引脚相比，边缘区域中直接彼此相邻的引脚彼此间具有更小的平均间距。以此方式，晶闸管中缺失的发射极短路边缘特别良好地得到补偿，使得晶闸管尽管其没有发射极短路边缘仍具有特别高的电压负载能力。
此外证明为有利的是，在边缘区域中直接彼此相邻的引脚彼此间具有0.4mm至0.8mm的平均间距、尤其是0.5mm到0.7mm的平均间距，因为这样通过布置在边缘区域中的引脚较少地失去晶闸管的供穿流晶闸管的负载电流支配的作用面。
此外证明为有利的是，在中间区域中直接彼此相邻的引脚彼此间具有1mm至1.4mm的平均间距、尤其是1.1mm至1.3mm的平均间距，因为这样通过布置在中间区域中的引脚较少地失去晶闸管的供穿流晶闸管的负载电流支配的作用面。
此外证明为有利的是，在边缘区域中布置围绕中间区域环绕的单列的引脚，因为边缘区域于是特别小地构成并且因此尽管布置在边缘区域中的引脚的密度高于在中间区域中的引脚的密度，但布置在边缘区域中的引脚的数量相对小，使得通过布置在边缘区域中的引脚较少地损失晶闸管的供穿流晶闸管的负载电流支配的作用面。
此外证明为有利的是，在中间区域中，各自的引脚朝向第一金属化部的引脚面的面积为0.005mm2至0.04mm2，因为这样布置在中间区域中的引脚是非常高效的并且通过布置在中间区域中的引脚比较少地损失晶闸管的供穿流金闸管的负载电流支配的作用面。
此外证明为有利的是，在边缘区域中，各自的引脚朝向第一金属化部的引脚面的面积为0.005mm2至0.04mm2，因为这样布置在边缘区域中的引脚是非常高效的并且通过布置在边缘区域中的引脚比较少地损失晶闸管的供穿流金闸管的负载电流支配的作用面。
此外证明为有利的是，晶闸管具有布置在第二半导体本体主侧上的第二金属化部，第二金属化部构成晶闸管的栅极端子，其中，在边缘区域中，沿垂直于第一面的法向方向N的方向直接布置在第二金属化部旁的引脚朝向第一金属化部的引脚面的面积大于沿垂直于第一面的法向方向N的方向不直接布置在第二金属化部旁的引脚朝向第一金属化部的引脚面的面积，由此优化布置在边缘区域中的引脚的作用。
此外证明为有利的是，第二半导体本体主侧具有布置在第一面与半导体本体边缘之间的朝向半导体本体边缘内凹伸展的第二区域。通过以此方式形成的MESA边缘区域结构减小在晶闸管的边缘区域上出现的电场强度并且因此提高了晶闸管的电压负载能力。
附图说明
下面参照后续的附图来阐述本发明的实施例。在附图中：
图1示出了根据本发明的晶闸管的构造的剖视图；
图2示出了从上方观察的在图1中所示的晶闸管的俯视图，其中未示出晶闸管的第一金属化部；以及
图3示出了图1的细节图。
具体实施方式
应注意的是，这些附图涉及示意性图示。相同的元件在附图中设置有相同的附图标记。在图1中示出了根据本发明的晶闸管1的构造的剖视图，以及在图2中示出了从上方观察的晶闸管1的俯视图，其中在图2中未示出晶闸管1的第一金属化部12。图1中所示的剖面沿着图2中所示的剖切线C伸展。在图3中示出了在图1中所示的晶闸管1的边缘区域19的细节图。应注意的是，在图1和图2中在引脚的数量、大小和位置仅极其示意性地示出了引脚9和9‘，因此关于引脚9，图1中所示的剖视图仅仅示意性地对应于图2。
根据本发明的晶闸管1具有半导体本体2，该半导体本体具有第一半导体本体主侧3、与第一半导体本体主侧3背对布置的第二半导体本体主侧4和围绕半导体本体2环绕的将第一和第二半导体本体主侧3和4连接的半导体本体边缘10。半导体本体2的半导体材料优选由硅或碳化硅构成。
半导体本体2具有第一传导类型的第一半导体区5、布置在第一半导体区5上的第二传导类型的第二半导体区6、布置在第二半导体区6上的第一传导类型的第三半导体区7和布置在第三半导体区7中的第二传导类型的第四半导体区8。第四半导体区8构造出设置在第三半导体区7中的阱。第四半导体区8与半导体本体边缘10间隔开布置并且具有优选平坦的第一面11，该第一面构成第二半导体本体主侧4的第一区域。第四半导体区8或第一面11的外边缘在图2和图3中设置有附图标记8‘。
第三半导体区7具有穿过第四半导体区8伸展至第二半导体本体主侧4的引脚9或9‘。引脚9或9‘从第三半导体区7的底部区域7‘开始沿着第一面11的法向方向N穿过第四半导体区8伸展至第二半导体本体主侧4。晶闸管1具有布置在第四半导体区8和引脚9或9‘上的并且具有与第四半导体区8和引脚9或9‘的导电接触部的第一金属化部12。第一金属化部12与第四半导体区8和引脚9或9‘具有机械接触部。第一金属化部12优选构成阴极金属化部并且因此具有晶闸管1的阴极端子。引脚9或9‘构造出所谓的发射极短路点。第一金属化部12在图2中未示出，使得在图2中可看到引脚9或9‘。为了标明在图2中的金属化部12，在图2中虚线地示出了第一金属化部12的外边缘12‘。优选地，第一传导类型构造为p传导类型，而第二传导类型构造为n传导类型。可替选地，第一传导类型构造为n传导类型，而第二传导类型构造为p传导类型。
晶闸管1优选具有布置在第二半导体本体主侧4上的第二金属化部17(栅极金属化)，第二金属化部构成晶闸管1的栅极端子(参见图2)。第二金属化部17布置在第三半导体区7上并且与第三半导体区7具有导电接触。第二金属化部17与第三半导体区7具有机械接触。应注意的是，第二金属化部17并不一定如在图2中所示的那样必须布置在半导体本体2的角部附近，而是在相应地构成第四半导体区8的情况下也可以布置在半导体本体2的中间的区域中。晶闸管1还优选地具有布置在第一半导体区5或第一半导体本体主侧3上的第三金属化部13，第三金属化部优选构成晶闸管1的阳极金属化部并且因此构成晶闸管1的阳极端子。
在本发明中，第四半导体区8沿垂直于第一面11的法向方向的方向上朝向半导体本体边缘10延伸超出第一金属化部12。第一金属化部12的外边缘12‘因此在本发明中在第一面11的于法向方向N的方向上朝向半导体本体边缘10距第四半导体区8或第一面11的外边缘8‘具有间距s。第一金属化部12距半导体本体边缘10的间距d1在本发明中大于第四半导体区8距半导体本体边缘10的间距d2。第四半导体区8因此可以沿垂直于第一面11的法向方向N的方向上朝向半导体本体边缘10直至半导体本体边缘10相对近地延伸，使得晶闸管1具有高的电流承载能力并且尽管如此提供电绝缘强度，这是因为第一金属化部12的相对于第四半导体区8退进的外边缘12‘。在实施例的范围中，在半导体本体边缘10的部段(其布置在金闸管1的布置有第二金属化部17的角部区域的外部)中，间距d1为650μm而间距d2为500μm。
第四半导体区8如示例性在图2中所示优选地具有中间区域8a和围绕中间区域8a伸展的边缘区域8b，其中布置在边缘区域8b中的引脚9‘的数量与第一面11的布置在边缘区域8b中的部分11b的面积的比值大于布置在中间区域8a中的引脚9的数量与第一面11的布置在中间区域8a中的部分11a的面积的比值。通过在边缘区域8b中的引脚9‘的密度高于中间区域8a中的引脚9的密度，补偿在序言中所描述的在晶闸管1中缺失的发射器短路边缘，使得晶闸管1具有高的电压负载能力，尽管其没有发射极短路边缘。晶闸管1因此满足对高电流承载能力的技术需求以及高电压负载能力。在图2中虚线地示出了边缘区域8b与中间区域8a的边界16。边界16沿着朝向中间区域8a的边缘部段、离第四半导体区8的外边缘8‘最远的引脚9‘，引脚沿着第四半导体区8的外边缘8‘的曲线与在中间区域8a中的直接彼此相邻的引脚9的平均间距a相比彼此间具有更小的平均间距b‘。应注意的是，平均间距理解为距在相关的对应的区域8a或8b中直接相邻的引脚9或9‘的平均间距。因此，在边缘区域8b中直接彼此相邻的引脚9‘比在中间区域8a中的直接彼此相邻的引脚9彼此间具有更小的平均间距b。优选地，在中间区域8a中的引脚9至少大部分均匀分布，使得直接相邻的引脚9至少大部分彼此间具有统一的间距a。优选地，在边缘区域8b中的引脚9‘至少大部分均匀分布，使得直接相邻的引脚9‘至少大部分彼此间具有统一的间距b。优选地，在边缘区域8b中直接彼此相邻的引脚9‘因此比在中间区域8a中的直接彼此相邻的引脚9彼此间具有更小的间距b。在中间区域8a中的引脚9优选六边形地布置。在该实施例的范围中，如示例性地在图2中所示，在边缘区域8a中布置围绕中间区域8b环绕的单列的引脚9‘。
在边缘区域8b中，直接彼此相邻的引脚9‘优选具有从0.4mm到0.8mm、尤其是从0.5mm到0.7mm、尤其是0.6mm的平均间距b、尤其是间距b。在中间区域8a中，直接彼此相邻的引脚9优选具有从1mm到1.4mm、尤其是从1.1mm到1.3mm、尤其是1.2mm的平均间距a、尤其是间距a。
在中间区域8a中，各个引脚9的朝向第一金属化部12的引脚面A1的面积为0.005mm2到0.04mm2、尤其0.0144mm2。在边缘区域8b中，各个引脚9‘的朝向第一金属化部12的引脚面A2的面积为0.005mm2到0.04mm2。引脚9或9‘的引脚面A1、A2、A2‘可以具有任意几何形状。在该实施例的范围中，如示例性在图2中所示的那样，布置在中间区域8a中的引脚9的引脚面A1具有方形的形状。在该实施例的范围中，如示例性地在图2中所示的那样，布置在边缘区域8b中的引脚9‘的朝向第一金属化部12的引脚面A2具有方形的形状，引脚9‘并不沿垂直于第一面11的法向方向N的方向上直接布置在第二金属化部12旁，并且沿垂直于第一面11的法向方向的方向上直接布置在第二金属金属化部12旁的引脚9‘的朝向第一金属化部12的引脚面A2‘具有矩形形状。在该实施例中，引脚9或9‘的方形构成的朝向第一金属化部12的引脚面A1或A2的边长为0.12mm，并且引脚9‘的矩形地构成的朝向第一金属化部12的引脚面A2‘的边长为0.12mm×0.24mm。应注意的是，朝向第一金属化部12的引脚面A1、A2和A2‘的、布置在中间区域8a中和在边缘区域8b中的引脚9和9‘的几何形状和面积也可以是相等的。
在边缘区域8b中优选，优选沿着垂直于第一面11的法向方向N的方向直接布置在第二金属化部12旁设置的引脚9‘的朝向第一金属化部12的引脚面A2‘的面积大于沿垂直于第一面的法向方向N的方向上并不直接布置在第二金属化部17旁的引脚9‘的朝向第一金属化部12的引脚A2‘的面积。
第二半导体本体主侧4优选具有第二半导体本体主侧4的布置在第一面11和半导体本体边缘10之间的朝向半导体本体边缘10内凹伸展的第二区域15。第三金属化部13布置在第一半导体本体主侧3的优选平坦的第一区域20。第一半导体本体主侧3优选具有第一半导体本体主侧3的布置在第一半导体本体主侧30和半导体本体边缘10之间的朝向半导体本体边缘10内凹伸展的第二区域14。因此，晶闸管1具有MESA边缘区域结构。通过半导体本体主侧3和4的内凹伸展的第二区域14和15构成的台面沟21和22具有沿垂直于第一面11的法向方向N的方向直至半导体本体边缘10在相应最宽的部位处在该实施例的范围中分别具有450μm。半导体本体边缘10与半导体本体主侧3和4的第二区域14和15一起构成半导体本体2的环周面。如在图3中虚线表示标明的那样，晶闸管1并不必需需要具有MESA边缘区域结构，而是第一和/或第二半导体本体主侧3和4也可以平面地伸展至半导体本体边缘10，使得第一半导体本体主侧3具有伸展至半导体本体边缘10伸展的平面的端部区域3‘和/或第二半导体本体主侧4具有伸展至半导体本体边缘10的平面的端部区域4‘。
第一和第三半导体区域5和7在第一半导体本体主侧3的第一面11的法向方向N中分别例如可以具有80μm到120μm、尤其是90μm到110μm的厚度，其中第一和第三半导体区5和7可以具有不同的厚度。第一和第三半导体区5和7在实施例的范围中p掺杂(p传导类型)，其中p掺杂例如可以通过硼、铝和/或镓扩散到半导体本体2的半导体材料(例如硅或碳化硅)中形成。第一和第三半导体区5和7例如可以分别具有1×1015cm-3到1×1020cm-3的掺杂浓度，其中第一和第三半导体区5和7可以具有不同的掺杂浓度。第二半导体区6可以在第一面11的法向方向N上例如可以具有240μm到300μm的厚度、尤其260μm到280μm的厚度，以及具有1×1013cm-3到1×1014cm-3的掺杂浓度。第四半导体区8在第二半导体本体主侧3的第一面11的法向方向N中可以分别例如具有5μm到40μm、尤其是10μm到20μm的厚度。第四半导体区8例如可以具有1×1019cm-3到1×1021cm-3的掺杂浓度。第四半导体区8的掺杂浓度优选高于第二半导体区域6的掺杂浓度，使得在这些附图中或在该实施例中(其中第四半导体区8具有n掺杂(n传导类型))，第四半导体区8的掺杂用n+表示和第二半导体区6的掺杂用n-表示。n掺杂的第二和第四半导体区6和8例如可以通过磷光体扩散到半导体本体2的半导体材料(例如硅或碳化硅)形成。大体上还应注意的是，上文所说明的值或值域是示例性的值或值域，其极大地例如取决于晶闸管1的所期望的截止电压和所期望的特性，因此也可以与上述的值或值域有极大偏差。
在此应该注意的是，显然在本发明中，对于本发明的不同的实施例的特征，只要特征并不相互排斥就可以任意彼此组合，而不离开本发明的范围。

Claims (12)

1.具有半导体本体(2)的晶闸管，所述半导体本体具有第一半导体本体主侧(3)、与所述第一半导体本体主侧(3)背对布置的第二半导体本体主侧(4)和围绕所述半导体本体(2)环绕的将所述第一半导体本体主侧和所述第二半导体本体主侧(3，4)连接的半导体本体边缘(10)，其中，所述半导体本体(2)具有第一传导类型的第一半导体区(5)、布置在所述第一半导体区(5)上的第二传导类型的第二半导体区(6)、布置在所述第二半导体区(6)上的第一传导类型的第三半导体区(7)和布置在所述第三半导体区(7)中的第二传导类型的第四半导体区(8)，其中，所述第四半导体区(8)与所述半导体本体边缘(10)间隔开布置并且具有第一面(11)，所述第一面构造出所述第二半导体本体主侧(4)的第一区域，其中，所述第三半导体区(7)具有穿过所述第四半导体区(8)伸展至所述第二半导体本体主侧面(4)的引脚(9，9‘)，其中，所述晶闸管(1)包括布置在所述第四半导体区(8)和所述引脚(9，9‘)上的并且具有与所述第四半导体区(8)和所述引脚(9，9‘)的导电接触部的第一金属化部(12)，其中，所述第四半导体区(8)沿垂直于所述第一面(11)的法向方向(N)的方向朝向所述半导体本体边缘(10)的方向伸展超出所述第一金属化部(12)。
2.根据权利要求1所述的晶闸管，其特征在于，所述第四半导体区(8)具有中间区域(8a)和围绕所述中间区域(8a)环绕伸展的边缘区域(8b)，其中，布置在所述边缘区域(8b)中的引脚(9‘)的数量与所述第一面(11)的布置在所述边缘区域(8b)中的部分(11b)的面积的比值大于布置在所述中间区域(8a)中的引脚(9)的数量与所述第一面(11)的布置在所述中间区域(8a)中的部分(11a)的面积的比值。
3.根据权利要求2所述的晶闸管，其特征在于，与在所述中间区域(8a)中直接彼此相邻的引脚(9)相比，在所述边缘区域(8b)中直接彼此相邻的引脚(9‘)彼此间具有更小的平均间距(b)。
4.根据权利要求2所述的晶闸管，其特征在于，在所述边缘区域(8b)中直接彼此相邻的引脚(9‘)具有0.4mm至0.8mm的平均间距(b)。
5.根据权利要求4所述的晶闸管，其特征在于，在所述边缘区域(8b)中直接彼此相邻的引脚(9‘)具有0.5mm至0.7mm的平均间距(b)。
6.根据权利要求2所述的晶闸管，其特征在于，在所述中间区域(8a)中直接彼此相邻的引脚(9)彼此间具有1mm至1.4mm的平均间距(a)。
7.根据权利要求6所述的晶闸管，其特征在于，在所述中间区域(8a)中直接彼此相邻的引脚(9)彼此间具有1.1mm至1.3mm的平均间距(a)。
8.根据权利要求2所述的晶闸管，其特征在于，在所述边缘区域(8b)中布置有围绕所述中间区域(8a)环绕的单列的引脚(9‘)。
9.根据权利要求2所述的晶闸管，其特征在于，在所述中间区域(8a)中，各自的引脚(9)朝向所述第一金属化部(12)的引脚面(A1)的面积为0.005mm2至0.04mm2。
10.根据权利要求2所述的晶闸管，其特征在于，在所述边缘区域(8b)中，各自的引脚(9‘)朝向所述第一金属化部(12)的引脚面(A2、A2‘)的面积为0.005mm2至0.04mm2。
11.根据权利要求2所述的晶闸管，其特征在于，所述晶闸管(1)具有布置在所述第二半导体本体主侧(4)上的第二金属化部(17)，所述第二金属化部构造出所述晶闸管(1)的栅极端子，其中，在所述边缘区域(8b)中，沿垂直于所述第一面(11)的法向方向(N)的方向直接布置在所述第二金属化部(17)旁的引脚(9‘)朝向所述第一金属化部(12)的引脚面(A2‘)的面积大于沿垂直于所述第一面的法向方向(N)的方向不直接布置在所述第二金属化部(17)旁的引脚(9‘)朝向所述第一金属化部(12)的引脚面(A2)的面积。
12.根据权利要求1至11中任一项所述的晶闸管，其特征在于，所述第二半导体本体主侧(4)具有布置在所述第一面(11)与所述半导体本体边缘(10)之间的、朝向所述半导体本体边缘(10)内凹伸展的第二区域(14)。
CN201811509621.7A 2017-12-18 2018-12-11 具有半导体本体的晶闸管 Active CN110047909B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017130330.8A DE102017130330B3 (de) 2017-12-18 2017-12-18 Thyristor mit einem Halbleiterkörper
DE102017130330.8 2017-12-18

Publications (2)

Publication Number Publication Date
CN110047909A true CN110047909A (zh) 2019-07-23
CN110047909B CN110047909B (zh) 2024-04-09

Family

ID=65084814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811509621.7A Active CN110047909B (zh) 2017-12-18 2018-12-11 具有半导体本体的晶闸管

Country Status (2)

Country Link
CN (1) CN110047909B (zh)
DE (1) DE102017130330B3 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133743A (zh) * 2020-11-25 2020-12-25 浙江里阳半导体有限公司 可控硅结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH560466A5 (en) * 1973-07-06 1975-03-27 Bbc Brown Boveri & Cie Power semiconductor component with two opposite pn-junctions - has positive chamfers in surface junction region of 30 to 60 degs
US3961354A (en) * 1972-11-17 1976-06-01 Matsushita Electronics Corporation Mesa type thyristor and its making method
DE2833917A1 (de) * 1977-08-02 1979-02-15 Ckd Praha Mehrschichten-halbleiterbauelement
US5473170A (en) * 1991-11-15 1995-12-05 Sgs-Thomson Microelectronics, S.A. Semiconductor protection component
DE202015101476U1 (de) * 2015-03-24 2015-04-14 Abb Technology Ag Rückwärtssperrender Thyristor ohne strahlungsinduzierte Effekte
CN104681637A (zh) * 2013-11-26 2015-06-03 英飞凌科技股份有限公司 具有减小的通向电压的肖特基二极管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3112942A1 (de) 1981-03-31 1982-10-07 Siemens AG, 1000 Berlin und 8000 München Thyristor und verfahren zu seinem betrieb
GB2494086B (en) 2010-06-21 2014-04-23 Abb Technology Ag Phase control thyristor with improved pattern of local emitter shorts dots

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961354A (en) * 1972-11-17 1976-06-01 Matsushita Electronics Corporation Mesa type thyristor and its making method
CH560466A5 (en) * 1973-07-06 1975-03-27 Bbc Brown Boveri & Cie Power semiconductor component with two opposite pn-junctions - has positive chamfers in surface junction region of 30 to 60 degs
DE2833917A1 (de) * 1977-08-02 1979-02-15 Ckd Praha Mehrschichten-halbleiterbauelement
US5473170A (en) * 1991-11-15 1995-12-05 Sgs-Thomson Microelectronics, S.A. Semiconductor protection component
CN104681637A (zh) * 2013-11-26 2015-06-03 英飞凌科技股份有限公司 具有减小的通向电压的肖特基二极管
DE202015101476U1 (de) * 2015-03-24 2015-04-14 Abb Technology Ag Rückwärtssperrender Thyristor ohne strahlungsinduzierte Effekte

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133743A (zh) * 2020-11-25 2020-12-25 浙江里阳半导体有限公司 可控硅结构及其制造方法

Also Published As

Publication number Publication date
CN110047909B (zh) 2024-04-09
DE102017130330B3 (de) 2019-02-14

Similar Documents

Publication Publication Date Title
US9887285B1 (en) Semiconductor device
US9589952B2 (en) Reverse conducting IGBT
US9508710B2 (en) Semiconductor device
US8415747B2 (en) Semiconductor device including diode
CN107180862A (zh) 开关元件
CN107180864A (zh) 开关元件
CN105097905B (zh) 绝缘栅双极晶体管
US20060175662A1 (en) Reverse blocking semiconductor component with charge compensation
JP2013243207A (ja) 炭化珪素単結晶を主材料とする半導体装置
JP2013143522A (ja) スイッチング素子
US10056374B2 (en) Switching device
CN207183281U (zh) 一种可调节开关速度的沟槽栅超结半导体器件
CN108767002B (zh) 一种用于半导体功率器件的终端
JP2013182905A (ja) 半導体装置
CN110047909A (zh) 具有半导体本体的晶闸管
US20220376094A1 (en) Insulated gate bipolar transistor
JP6267108B2 (ja) ショットキーバリアダイオードとその製造方法
JP2014135419A (ja) ダイオード及びダイオードを内蔵した半導体装置
JP2019054193A (ja) 半導体装置
TW202103330A (zh) 碳化矽半導體元件
EP2947772A1 (en) Semiconductor device and power converter using the same
CN108538925A (zh) 一种碳化硅结势垒肖特基二极管
CN112216746B (zh) 碳化硅半导体器件
US20200258818A1 (en) Assembly comprising a vertical power component assembled on a metal connection plate
CN108878542A (zh) 半导体元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant