CN110032707A - 一种基于fpga的四进小波多通道信号处理方法 - Google Patents

Abstract

本发明公开了一种基于FPGA的四进小波多通道信号处理方法，包括以下步骤：求取四进小波系数，四进小波系数包括四进小波分解系数和四进小波重构系数；对四进小波系数进行优化以降低四进小波重构的误差；将优化后的四进小波系数转化为整数乘法结合移位运算的结构；结合四进小波系数，根据整数乘法结合移位运算的结构，利用FPGA平台对待处理信号进行并行运算，包括四进小波分解、抽取插值和四进小波重构处理，在四进小波重构过程中根据实际情况进行置零、压缩、设置阈值、级联滤波。本发明能对数字信号进行多个频率域的特征性处理，可以通过实际情况提升四进小波滤波器分解层次以达到不同分辨率要求，且运算复杂度低、运算速度快、节省硬件运算资源。

Description

一种基于FPGA的四进小波多通道信号处理方法

技术领域

本发明属于信号处理领域，特别是一种基于FPGA的四进小波多通道信号处理方法。

背景技术

信号处理的核心是数字滤波，数字滤波器可以分为经典滤波器和现代滤波器两大部分。经典滤波器假设噪声和信号的频谱属于不同的频率相应范围，设置频率域通带和阻带就可以实现噪声去除，常用的高通、低通、带通、带阻滤波器都属于经典滤波器。因为经典滤波系统主要滤除反应电子系统特征的固定频段信号且真实信号往往在该频段也有分布，所以对于高分辨率要求的微弱信号处理，经典滤波无法达到要求，基于统计特性估计出有用信号和噪声信号的现代滤波方法被应用到数字滤波领域。

现代滤波方法的质量与所处理信号本身频率特性密不可分，例如LMS最小均方自适应滤波算法，其本身收敛速度较慢，不适用于快速变化的信号；RLS递推最小二乘算法则具有快速收敛和稳定的特性，对快变信号处理效果优越。既然算法对不同频率域信号的处理效果具有明显差异性，那么将信号分解到不同频率域处理就能够显著改善信号滤波效果，对于微弱信号处理提供有效的算法支持。

FPGA采用并行处理工作模式，多个通道并行计算，解决了将信号分解到不同频率域处理的延时问题，小波变换理论的正变换分解和逆变换重构为多频率通道处理提供了理论支持，完全重构条件解决了实际应用中将信号分解成不同频率通道的通带和过渡带彼此间有重叠的问题，保证信号在不同频率通道处理后可以还原真实信号。

从信号采样角度划分，小波滤波器主要划分为双通道和M(M>2)通道滤波器。二进小波在对称性、线性相位和紧支撑上不能同时兼顾(哈尔小波除外，但是哈尔小波函数失去了光滑性)。在数字信号处理时，滤波器不满足线性相位，则会造成相位失真。为了消除相位失真，一直以来都采用牺牲正交性、用双正交小波的方法来完成滤波。这些局限性使小波逐渐向多小波和四进小波两个方向发展，多小波在发展中遇到和二进小波一样的矛盾。多进小波扩充了高通滤波器子带数目，提升了小波构造的自由度，可以做到同时兼顾对称性、线性相位和双正交，为小波滤波器发展提供了新的空间。但多进小波应用到多通道滤波器存在的问题有：多进小波的系数求取困难大，且除了哈尔阵中的系数其余系数均为无理数；但是哈尔阵缺乏光滑性，难以完成实时信号处理的任务；且在基于定点数运算的FPGA上实现无理数乘法存在字长效应，无法保证完全重构。

发明内容

本发明的目的在于提供一种运算速度快、运算复杂度低、节省硬件运算资源的基于FPGA的四进小波多通道信号处理方法。

实现本发明目的的技术解决方案为：一种基于FPGA的四进小波多通道信号处理方法，包括以下步骤：

步骤1、求取四进小波系数，四进小波系数包括四进小波分解系数和四进小波重构系数；

步骤2、对步骤1获得的四进小波系数进行优化以降低四进小波重构的误差；

步骤3、将优化后的四进小波系数转化为整数乘法结合移位运算的结构；

步骤4、结合步骤1的四进小波系数，根据步骤3的整数乘法结合移位运算的结构，利用FPGA平台对待处理信号进行并行运算，包括四进小波分解、抽取插值和四进小波重构处理，在四进小波重构过程中根据实际情况进行置零、压缩、设置阈值、级联滤波。

本发明与现有技术相比，其显著优点为：1)本发明通过增加约束条件和一个可变因子λ，将繁杂的四进小波求取条件简化至3组方程，降低运算复杂度；2)本发明通过改进二进小波的提升方法，能够获得避免字长效应且保证完全重构的可硬件实现的系数组合，该系数组合为简单的求和与移位运算，不必调用乘法器核，提高了运算速度，节省了硬件运算资源。

下面结合附图对本发明作进一步详细的描述。

附图说明

图1为本发明基于FPGA的四进小波多通道信号处理系统的结构示意图。

图2为本发明实施例的系统结构示意图。

图3为本发明实施例模拟信号处理集成箱直接输出的模拟信号波形图。

图4为本发明实施例中应用本发明信号处理装置和方法获得的数据拟合结果图。

图5为本发明实施例FPGA芯片采用各滤波器滤波效果分析图。

具体实施方式

结合图1，本发明一种基于FPGA的四进小波多通道信号处理方法，包括以下步骤：

步骤1、求取四进小波系数，四进小波系数包括四进小波分解系数和四进小波重构系数；

步骤2、对步骤1获得的四进小波系数进行优化以降低四进小波重构的误差；

步骤3、将优化后的四进小波系数转化为整数乘法结合移位运算的结构；

步骤4、结合步骤1的四进小波系数，根据步骤3的整数乘法结合移位运算的结构，利用FPGA平台对待处理信号进行并行运算，包括四进小波分解、抽取插值和四进小波重构处理，在四进小波重构过程中根据实际情况进行置零、压缩、设置阈值、级联滤波。

进一步地，步骤1中所述求取四进小波系数，具体为：

在现有四进小波系数求取条件的基础上增加约束条件：

1)四进小波分解和重构系数完全相同；

2)弱化双正交条件，四进小波分解或重构的通道长度为4L，L∈Z⁺；

3)令尺度通道系数呈中心对称，小波通道系数通过改变尺度通道系数的符号和顺序获取；

4)将四进小波分解和重构系数放大λ倍，且使得λ²可以写为2^n'，n'为整数；

步骤1-1、在现有的四进小波系数的错位型结构的基础上，增加约束条件1)，简化双正交条件方程组为：

∑_ih_ih_i+4j＝λ²δ_j

其中，j为自然数，j＝0时δ_j＝1，j≠0时δ_j＝0；

式中，h_i、h_i+4j均为尺度通道系数，i＝0，1，2，…，4L-1，0≤i+4j≤4L-1；g_i ^(k)、均代表第k小波通道系数，k＝1，2，3；

最终获得简化后的四进小波系数方程组：

∑_ih_i＝2×λ

∑_ih_ih_i+4j＝λ²δ_j

式中，针对 其余非0部分针对h_i、h_i+4j：h_4L＝h_4L+1＝0，其余非0部分中心对称；

由简化后的四进小波系数方程组即可求取出尺度通道系数；

步骤1-2、在步骤1-1四进小波系数方程组的基础上增加消失矩条件，获得新的四进小波系数方程组，其中消失矩条件为：

式中，m＝0,1,…,r-1，则{g_i ^(k)}拥有r阶消失矩，其中r的取值等于小波通道系数所需的消失矩数；

步骤1-3、在步骤1-2的基础上，求出的尺度通道系数并非一组解，而是带有变量的一个集合，因此增加约束条件2)约束自由度变量，具体为：去除双正交三个条件中的以弱化双正交条件，由此去除尺度通道系数的非0元素，将4L+2长度的尺度通道系数变为4L长度的尺度通道系数；

步骤1-4、在步骤1-3的基础上，增加约束条件3)，具体为：

第一小波通道系数g_i ⁽¹⁾：

g_2p ⁽¹⁾＝(-1)^L-ph_2p+1

g_2p+1 ⁽¹⁾＝(-1)^L-p(-h_2p)

式中，p＝0、1、2、…、2L-1；

第二小波通道系数g_i ⁽²⁾通过对尺度通道系数的奇数位符号进行取反获得；

第三小波通道系数g_i ⁽³⁾通过对第一小波通道系数的奇数位符号进行取反获得。

进一步地，步骤2所述对步骤1获得的四进小波系数进行优化以降低四进小波重构的误差，具体为：

步骤2-1、由四进小波系数的频率域形式获得四进小波提升算法的频率域形式，具体为：

四进小波系数的频率域形式为：

式中，H(ω)为尺度通道系数频率域，H(ω)＝H₀(ω)+H₁(ω)+H₂(ω)+H₃(ω)，H₀(ω)、H₁(ω)、H₂(ω)、H₃(ω)分别为i＝4q、4q+1、4q+2、4q+3的尺度通道系数h_i的频率域形式，q＝0、1、…、L-1；G^(k)(ω)为小波通道系数频率域， 分别为i＝4q、4q+1、4q+2、4q+3的小波通道系数g_i ^(k)的频率域形式，ω为频率；

用A_an表示四进小波系数的频率域形式的代数余子式，对于尺度通道a＝1，由代数余子式代替二进小波提升算法中的G(ω)，获得四进小波提升算法的频域形式H^new(ω)为：

式中，T_n-1(ω)为e^iω的多项式；

步骤2-2、利用Laurant多项式，将步骤2-1获得的四进小波提升算法频域形式转换为时域形式H^new：

式中，H₁、H₂、……、H_b为不同的尺度通道系数，c_s为调节因子且c_s ²为整数，s＝1,2,…,b；此形式成立则在FPGA硬件平台可以建立H₁、H₂、……、H_b不同尺度通道的并行模块，b个模块同时进行，最后移位获得输出，避免浮点数运算带来数据丢失。

步骤2-3、对步骤2-1的四进小波提升算法的频域形式H^new(ω)进行存在性证明，具体为：

步骤2-3-1、令T_n-1(ω)＝H_n-1(ω)，则

H^new(ω)＝2H(ω)

由此可知H^new(ω)符合步骤1中的约束条件4)；

步骤2-3-2、证明T_n-1(ω)的时域形式T_n-1(z)是否必然存在，具体为：

将步骤2-1中的G(ω)写为z频率域形式：

根据步骤1约束条件1)可得：

GG^*＝I

则矩阵G的秩为4，因此矩阵G中的任意一个元素的余子式的模不为0，则必然存在：

T_n-1(z)＝λ_n-1H(z)H_n-1(z)/|H(z)|

由此证明T_n-1(z)必然存在，则H^new(ω)存在。

进一步地，步骤3所述将优化后的四进小波系数转化为整数乘法结合移位运算的结构，具体为：

将步骤2-2公式中的H₁、H₂、……、H_b转换为与整数相乘的形式，并重新整合该公式，获得新的系数序列H₁、H₂、……、H_b'，由此获得整数乘法结合移位运算的结构。以二进小波系数为例，如果调节因子选择c为c²为2满足要求，新的H₂＝[11]，此时调节因子所以只需经过和的并行运算分解和重构后，还原系数放大倍数λ²＝2，即重构分解至滤波结束时，进行一次右移位就可以避免的浮点数系数1.414213562373乘法，保证完全重构且避免字长效应。

下面结合实施例对本发明作进一步详细的描述。

实施例

本实施例对位移传感器的信号处理为例进行分析，系统结构如图2所示，位移传感器输出模拟信号至模拟信号处理集成箱，获得的模拟信号如图3所示，由图可知电压值被完全淹没于噪声中无法读取出位移对应的电压值；AD7606将模拟信号处理集成箱输出位移信号的模拟量转换为16位数字信号；该数字信号经FPGA芯片AC616中完成电压值还原和四进小波滤波后经过串口输出在电脑端显示。其中AD7606电压转换范围±5V，经过四进小波滤波后串口发送回电脑的结果如表1所示：

表1位移信号采样数据

位移/10μm	1	2	3	4	5
						电压/mV	1791.06	1803.52	1817.66	1820.02	1831.36
位移编号	6	7	8	9	10
						电压/10μm	1843.92	1850.16	1857.75	1873.04	1881.59

图4为本实施例获得的数据拟合结果图，相对于图3未经本发明装置和方法处理直接输出的模拟信号，本发明能够读取出位移传感器直接输出的被噪声淹没的电压值，且由图可知，电压值精度9.726mV，能保证最大量程±5V千分之一的精度。

本实施例中FPGA芯片采用不同滤波器处理固定信噪比数字信号的滤波结果如下表2所示，四进小波采用了2层分解，第一层小波通道置零，第二层小波通道1压缩比例1/8，小波通道2置零，小波通道3设置阈值为8。

表2各滤波器滤波效果

滤波器长度＝8	含噪信号	中值滤波	均值滤波	LMS	本发明四进小波滤波
						SNR	1.0043	4.1579	5.8617	7.1549	10.2795
SNR	3.0043	5.1979	5.7793	7.3144	11.7722
						SNR	5.0043	6.6511	6.9713	8.8359	12.1933
SNR	7.0043	8.3721	7.0476	9.3503	13.8261
						SNR	9.0043	10.0189	7.4366	9.9656	14.6712

各滤波器滤波效果分析图如图5所示，可以得出本发明多通道滤波在第二层分解时滤波效果明显提升，对于信噪比小于4的高噪信号，处理效果是常规滤波器的2倍。

本发明能对数字信号进行多个频率域的特征性处理，可以通过实际情况提升四进小波滤波器分解层次以达到不同分辨率要求，且运算复杂度低、运算速度快、节省硬件运算资源。

Claims (4)

1.一种基于FPGA的四进小波多通道信号处理方法，其特征在于，包括以下步骤：

步骤1、求取四进小波系数，四进小波系数包括四进小波分解系数和四进小波重构系数；

步骤2、对步骤1获得的四进小波系数进行优化以降低四进小波重构的误差；

步骤3、将优化后的四进小波系数转化为整数乘法结合移位运算的结构；

步骤4、结合步骤1的四进小波系数，根据步骤3的整数乘法结合移位运算的结构，利用FPGA平台对待处理信号进行并行运算，包括四进小波分解、抽取插值和四进小波重构处理，在四进小波重构过程中根据实际情况进行置零、压缩、设置阈值、级联滤波。

2.根据权利要求1所述基于FPGA的四进小波多通道信号处理方法，其特征在于，步骤1中所述求取四进小波系数，具体为：

在现有四进小波系数求取条件的基础上增加约束条件：

1)四进小波分解和重构系数完全相同；

2)弱化双正交条件，四进小波分解或重构的通道长度为4L，L∈Z⁺；

3)令尺度通道系数呈中心对称，小波通道系数通过改变尺度通道系数的符号和顺序获取；

4)将四进小波分解和重构系数放大λ倍，且使得λ²可以写为2ⁿ'，n'为整数；

步骤1-1、在现有四进小波系数的错位型结构的基础上，增加约束条件1)，简化双正交条件方程组为：

∑_ih_ih_i+4j＝λ²δ_j

其中，j为自然数，j＝0时δ_j＝1，j≠0时δ_j＝0；

式中，h_i、h_i+4j均为尺度通道系数，i＝0，1，2，…，4L-1，0≤i+4j≤4L-1；g_i ^(k)、均代表第k小波通道系数，k＝1，2，3；

最终获得简化后的四进小波系数方程组：

∑_ih_i＝2×λ

∑_ih_ih_i+4j＝λ²δ_j

式中，针对其余非0部分针对h_i、h_i+4j：h_4L＝h_4L+1＝0，其余非0部分中心对称；

由简化后的四进小波系数方程组即可求取出尺度通道系数；

步骤1-2、在步骤1-1四进小波系数方程组的基础上增加消失矩条件，获得新的四进小波系数方程组，其中消失矩条件为：

式中，m＝0,1,…,r-1，则{g_i ^(k)}拥有r阶消失矩，其中r的取值等于小波通道系数所需的消失矩数；

步骤1-3、在步骤1-2的基础上，增加约束条件2)，具体为：去除双正交三个条件中的以弱化双正交条件，由此去除尺度通道系数的非0元素，将4L+2长度的尺度通道系数变为4L长度的尺度通道系数；

步骤1-4、在步骤1-3的基础上，增加约束条件3)，具体为：

第一小波通道系数g_i ⁽¹⁾：

g_2p ⁽¹⁾＝(-1)^L-ph_2p+1

g_2p+1 ⁽¹⁾＝(-1)^L-p(-h_2p)

式中，p＝0、1、2、…、2L-1；

第二小波通道系数g_i ⁽²⁾通过对尺度通道系数的奇数位符号进行取反获得；

第三小波通道系数g_i ⁽³⁾通过对第一小波通道系数的奇数位符号进行取反获得。

3.根据权利要求2所述基于FPGA的四进小波多通道信号处理方法，其特征在于，步骤2中所述对步骤1获得的四进小波系数进行优化以降低四进小波重构的误差，具体为：

步骤2-1、由四进小波系数的频率域形式获得四进小波提升算法的频率域形式，具体为：

四进小波系数的频率域形式为：

式中，H(ω)为尺度通道系数频率域，H(ω)＝H₀(ω)+H₁(ω)+H₂(ω)+H₃(ω)，H₀(ω)、H₁(ω)、H₂(ω)、H₃(ω)分别为i＝4q、4q+1、4q+2、4q+3的尺度通道系数h_i的频率域形式，q＝0、1、…、L-1；G^(k)(ω)为小波通道系数频率域，分别为i＝4q、4q+1、4q+2、4q+3的小波通道系数g_i ^(k)的频率域形式，ω为频率；

用A_an表示四进小波系数的频率域形式的代数余子式，对于尺度通道a＝1，由代数余子式代替二进小波提升算法中的G(ω)，获得四进小波提升算法的频域形式H^new(ω)为：

式中，T_n-1(ω)为e^iω的多项式；

步骤2-2、利用Laurant多项式，将步骤2-1获得的四进小波提升算法频域形式转换为时域形式H^new：

式中，H₁、H₂、……、H_b为不同的尺度通道系数，c_s为调节因子且c_s ²为整数，s＝1,2,…,b；

步骤2-3、对步骤2-1的四进小波提升算法的频域形式H^new(ω)进行存在性证明，具体为：

步骤2-3-1、令T_n-1(ω)＝H_n-1(ω)，则

H^new(ω)＝2H(ω)

由此可知H^new(ω)符合步骤1中的约束条件4)；

步骤2-3-2、证明T_n-1(ω)的时域形式T_n-1(z)是否必然存在，具体为：

将步骤2-1中的G(ω)写为z频率域形式：

根据步骤1约束条件1)可得：

GG^*＝I

则矩阵G的秩为4，因此矩阵G中的任意一个元素的余子式的模不为0，则必然存在：

T_n-1(z)＝λ_n-1H(z)H_n-1(z)/|H(z)|

由此证明T_n-1(z)必然存在，则H^new(ω)存在。

4.根据权利要求3所述基于FPGA的四进小波多通道信号处理方法，其特征在于，步骤3所述将优化后的四进小波系数转化为整数乘法结合移位运算的结构，具体为：

将步骤2-2公式中的H₁、H₂、……、H_b转换为与整数相乘的形式，并重新整合该公式，获得新的系数序列H₁、H₂、……、H_b'，由此获得整数乘法结合移位运算的结构。