CN110032378B - 一种芯片表项的带掩码操作方法及装置 - Google Patents

一种芯片表项的带掩码操作方法及装置 Download PDF

Info

Publication number
CN110032378B
CN110032378B CN201910304500.7A CN201910304500A CN110032378B CN 110032378 B CN110032378 B CN 110032378B CN 201910304500 A CN201910304500 A CN 201910304500A CN 110032378 B CN110032378 B CN 110032378B
Authority
CN
China
Prior art keywords
value
modified
data value
chip
table entry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910304500.7A
Other languages
English (en)
Other versions
CN110032378A (zh
Inventor
何志川
郭斌
赵子苍
周杰
唐飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Centec Communications Co Ltd
Original Assignee
Suzhou Centec Communications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Centec Communications Co Ltd filed Critical Suzhou Centec Communications Co Ltd
Priority to CN201910304500.7A priority Critical patent/CN110032378B/zh
Publication of CN110032378A publication Critical patent/CN110032378A/zh
Application granted granted Critical
Publication of CN110032378B publication Critical patent/CN110032378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/61—Installation
    • G06F8/63—Image based installation; Cloning; Build to order

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Complex Calculations (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

本发明揭示了一种芯片表项的带掩码操作方法及装置，所述方法包括：CPU获取芯片表项未修改前的第一数据值，根据芯片表项中需修改的位域对第一数据值进行修改，得到第二数据值，将需修改的位域转换为对应的掩码，将所述第一数据值与掩码进行逻辑运算得到第三数据值，将所述第三数据值和第二数据值进行逻辑运算，得到目标写入值，CPU将目标写入值通过写入芯片。本发明在CPU写芯片表项时引入掩码机制，避免CPU在写操作过程中对芯片自身控制的位域误操作给覆盖掉，影响CPU写芯片表项的操作精度。

Description

一种芯片表项的带掩码操作方法及装置
技术领域
本发明涉及一种芯片表项操作方法，尤其是涉及一种芯片表项的带掩码操作方法及装置。
背景技术
在芯片实际工作中，对同一个表项的不同位域，会存在一部分的位域是由芯片自己维护的状态机更新，而一部分位域是需要CPU来更新。传统CPU操作芯片表项的方式，是通过驱动(driver)接口对芯片表项进行读写操作。
但是上述这种芯片表项操作方式，由于CPU在操作过程中，无法感知哪些位域是由芯片自身维护的状态机进行更新的，所以CPU在对芯片表项进行写操作过程中，可能会覆盖芯片本身状态机的位域，即导致CPU误操作芯片本身状态机的位域。
发明内容
本发明的目的在于克服现有技术的缺陷，提供一种芯片表项的带掩码操作方法及装置。
为实现上述目的，本发明提出如下技术方案：一种芯片表项的带掩码操作方法，包括：
S1，CPU获取芯片表项未修改前的第一数据值；
S2，根据芯片表项中需修改的位域对所述第一数据值进行修改，得到第二数据值；
S3，将需修改的位域转换为对应的掩码，将所述第一数据值与掩码进行逻辑运算得到第三数据值，将所述第三数据值和第二数据值进行逻辑运算，得到目标写入值；所述掩码标识所述芯片表项中需修改的位域；
S4，CPU将所述目标写入值通过写入芯片。
优选地，S3中，所述逻辑运算为逻辑与运算或逻辑或运算。
优选地，所述掩码根据芯片表项中位域能否修改的信息对应进行赋值。
优选地，所述掩码的每一位赋值为第一标识值或第二标识值，所述第一标识值标识对应位域可以进行修改，所述第二标识值标识对应位域不可以进行修改。
优选地，所述第一标识值和第二标识值均为二进制数，且赋值所述第一标识值为1，所述第二标识值为0，或者赋值所述第一标识值为0，所述第二标识值为1。
优选地，S4，CPU将目标写入值通过驱动接口写入芯片。
本发明还揭示了另外一种技术方案：一种芯片表项的带掩码操作装置，包括：
第一数据值获取单元，用于获取芯片表项未修改前的第一数据值；
第二数据值获取单元，用于根据芯片表项中需修改的位域对所述第一数据值进行修改，得到第二数据值；
目标写入值获取单元，用于将需修改的位域转换为对应的掩码，将所述第一数据值与掩码进行逻辑运算得到第三数据值，将所述第三数据值和第二数据值进行逻辑运算，得到目标写入值；所述掩码标识所述芯片表项中需修改的位域；
目标值写入单元，用于将所述目标写入值写入芯片。
本发明的有益效果是：本发明在CPU写芯片表项时引入掩码机制，避免CPU在写操作过程中对芯片自身控制的位域误操作给覆盖掉，影响CPU写芯片表项的操作精度。
附图说明
图1是本发明方法的流程示意图。
具体实施方式
下面将结合本发明的附图，对本发明实施例的技术方案进行清楚、完整的描述。
本发明所揭示的一种芯片表项的带掩码操作方法及装置，在CPU写芯片表项时引入掩码机制，避免对芯片自身控制的位域误操作。
如图1所示，本发明实施例所揭示的一种芯片表项的带掩码操作方法，包括：
S1，CPU获取芯片表项未修改前的第一数据值。
具体地，因CPU操作芯片最小单位为4Byte，但多数情况下单次操作只对芯片部分位域做修改，芯片其他位域需要保持原始值不变，故需要获取芯片表项位域未修改前的原始值，此处记为data0，即第一数据值。
S2，根据芯片表项中需修改的位域对上述第一数据值进行修改，得到第二数据值。
具体地，CPU预先知道芯片表项中哪些位域需要修改，哪些位域不需要修改，所以可以根据预先知道的芯片表项中需修改的位域，对第一数据值进行修改，记为data1，即第二数据值。
S3，将需修改的位域转换为对应的掩码，将所述第一数据值与掩码进行逻辑运算得到第三数据值，将所述第三数据值和第二数据值进行逻辑运算，得到目标写入值；其中，掩码标识上述芯片表项中需修改的位域。
具体地，为了避免CPU操作芯片表项时误操作芯片本身状态机的位域，本发明引入掩码机制，即用掩码(mask)标识芯片表项哪些位域需要修改，哪些位域不需要修改，不需要修改的位域则为原值，反之，修改掩码标识的需要修改的位域。
掩码的位数与芯片表项的位数相对应，每一位赋值为第一标识值或第二标识值，其中，第一标识值标识对应位域可以进行修改，第二标识值标识对应位域不可以进行修改。实施时，第一标识值和第二标识值可采用二进制数标识，且赋值第一标识值为1，同时第二标识值为0，或者赋值第一标识值为0，同时第二标识值为1。
将上述第一数据值和掩码进行逻辑运算，得到第三数据值，将第三数据值和第二数据值进行逻辑运算，得到目标写入值。本实施例中，第一数据值和掩码进行的是逻辑与运算，即，第三数据值＝data0&mask，第三数据值和第二数据值进行的是逻辑或运算，当然可不限于采用逻辑与、或运算，可根据需要选择其他逻辑运算。
S4，CPU将上述目标写入值通过写入芯片。
本实施例中，CPU将上述运算得到的目标写入值，通过驱动接口写入芯片。
本发明实施例所揭示的一种芯片表项的带掩码操作装置，包括：
第一数据值获取单元，用于获取芯片表项未修改前的第一数据值；
第二数据值获取单元，用于根据芯片表项中需修改的位域对所述第一数据值进行修改，得到第二数据值；
目标写入值获取单元，用于将需修改的位域转换为对应的掩码，将所述第一数据值与掩码进行逻辑运算得到第三数据值，将所述第三数据值和第二数据值进行逻辑运算，得到目标写入值；所述掩码标识所述芯片表项中需修改的位域；
目标值写入单元，用于将所述目标写入值写入芯片。
其中，第一数据值获取单元、第二数据值获取单元、目标写入值获取单元和目标值写入单元的工作原理分别对应上述步骤S1～S4，可参见上述描述。
本发明在CPU写芯片表项时引入掩码机制，避免CPU写操作时过程中芯片自身控制的位域有更新，而S4的写操作将芯片自身的状态机更新给覆盖掉；同时也避免CPU对芯片自身控制的位域做更新。
其中，上述芯片不局限于ASIC(Application Specific Integrated Circuit，专用集成电路)芯片，还包括FPGA(Field-Programmable Gate Array，现场可编程门阵列)或NP(网络处理器)等。
本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。

Claims (10)

1.一种芯片表项的带掩码操作方法，其特征在于，包括：
S1，CPU获取芯片表项未修改前的第一数据值；
S2，根据芯片表项中需修改的位域对所述第一数据值进行修改，得到第二数据值；
S3，将需修改的位域转换为对应的掩码，将所述第一数据值与掩码进行逻辑运算得到第三数据值，将所述第三数据值和第二数据值进行逻辑运算，得到目标写入值；所述掩码标识所述芯片表项中需修改的位域；
S4，CPU将所述目标写入值通过写入芯片。
2.根据权利要求1所述的芯片表项的带掩码操作方法，其特征在于，S3中，所述逻辑运算为逻辑与运算或逻辑或运算。
3.根据权利要求1所述的芯片表项的带掩码操作方法，其特征在于，所述掩码根据芯片表项中位域能否修改的信息对应进行赋值。
4.根据权利要求3所述的芯片表项的带掩码操作方法，其特征在于，所述掩码的每一位赋值为第一标识值或第二标识值，所述第一标识值标识对应位域可以进行修改，所述第二标识值标识对应位域不可以进行修改。
5.根据权利要求4所述的芯片表项的带掩码操作方法，其特征在于，所述第一标识值和第二标识值均为二进制数，且赋值所述第一标识值为1，所述第二标识值为0，或者赋值所述第一标识值为0，所述第二标识值为1。
6.根据权利要求1所述的芯片表项的带掩码操作方法，其特征在于，S4，CPU将目标写入值通过驱动接口写入芯片。
7.一种芯片表项的带掩码操作装置，其特征在于，包括：
第一数据值获取单元，用于获取芯片表项未修改前的第一数据值；
第二数据值获取单元，用于根据芯片表项中需修改的位域对所述第一数据值进行修改，得到第二数据值；
目标写入值获取单元，用于将需修改的位域转换为对应的掩码，将所述第一数据值与掩码进行逻辑运算得到第三数据值，将所述第三数据值和第二数据值进行逻辑运算，得到目标写入值；所述掩码标识所述芯片表项中需修改的位域；
目标值写入单元，用于将所述目标写入值写入芯片。
8.根据权利要求7所述的芯片表项的带掩码操作装置，其特征在于，所述掩码根据芯片表项中位域能否修改的信息对应进行赋值。
9.根据权利要求8所述的芯片表项的带掩码操作装置，其特征在于，所述掩码的每一位赋值为第一标识值或第二标识值，所述第一标识值标识对应位域可以进行修改，所述第二标识值标识对应位域不可以进行修改。
10.根据权利要求9所述的芯片表项的带掩码操作装置，其特征在于，所述第一标识值和第二标识值均为二进制数，且赋值所述第一标识值为1，所述第二标识值为0，或者赋值所述第一标识值为0，所述第二标识值为1。
CN201910304500.7A 2019-04-16 2019-04-16 一种芯片表项的带掩码操作方法及装置 Active CN110032378B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910304500.7A CN110032378B (zh) 2019-04-16 2019-04-16 一种芯片表项的带掩码操作方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910304500.7A CN110032378B (zh) 2019-04-16 2019-04-16 一种芯片表项的带掩码操作方法及装置

Publications (2)

Publication Number Publication Date
CN110032378A CN110032378A (zh) 2019-07-19
CN110032378B true CN110032378B (zh) 2022-03-29

Family

ID=67238723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910304500.7A Active CN110032378B (zh) 2019-04-16 2019-04-16 一种芯片表项的带掩码操作方法及装置

Country Status (1)

Country Link
CN (1) CN110032378B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841683A (en) * 1996-09-20 1998-11-24 International Business Machines Corporation Least significant bit and guard bit extractor
CN101866357A (zh) * 2010-06-11 2010-10-20 福建星网锐捷网络有限公司 一种三态内容寻址存储器的表项更新方法及装置
CN104702507A (zh) * 2015-03-24 2015-06-10 深圳中兴网信科技有限公司 表项动态更新方法及系统
CN108335707A (zh) * 2018-02-09 2018-07-27 盛科网络（苏州）有限公司 一种带掩码的高速存储器设计方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841683A (en) * 1996-09-20 1998-11-24 International Business Machines Corporation Least significant bit and guard bit extractor
CN101866357A (zh) * 2010-06-11 2010-10-20 福建星网锐捷网络有限公司 一种三态内容寻址存储器的表项更新方法及装置
CN104702507A (zh) * 2015-03-24 2015-06-10 深圳中兴网信科技有限公司 表项动态更新方法及系统
CN108335707A (zh) * 2018-02-09 2018-07-27 盛科网络（苏州）有限公司 一种带掩码的高速存储器设计方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于FPGA的DES掩码算法硬件设计与实现;丁国良等;《计算机技术与发展》;20110410;全文 *

Also Published As

Publication number Publication date
CN110032378A (zh) 2019-07-19

Similar Documents

Publication Publication Date Title
US8230370B2 (en) Circuit design assisting apparatus, computer-readable medium storing circuit design assisting program, and circuit design assisting method
CN102707963B (zh) 设备标志
JP5556524B2 (ja) 帳票処理装置、帳票処理方法、帳票処理プログラム、及びそのプログラムを記録した記録媒体
CN112231136A (zh) SoC芯片、获取修复信息的方法、存储介质及电子设备
CN112181854B (zh) 一种生成流程自动化脚本的方法、装置、设备及存储介质
CN103077062A (zh) 一种代码改动的检测方法和装置
CN110750405B (zh) 一种基于硬件板卡识别的软件兼容性方法
CN111126010B (zh) Freemaker模板文件修复方法、装置、计算机设备及存储介质
CN110032378B (zh) 一种芯片表项的带掩码操作方法及装置
CN110637521B (zh) 一种基于模型仿真的数据实时存储方法和系统
CN111897711A (zh) 代码中bug的定位方法、装置、电子设备及可读存储介质
US6904484B1 (en) Low pin count (LPC) firmware hub recovery
CN116976274A (zh) 设计规则检查方法及设备
CN116909934B (zh) 电子自动化设计软件的命令测试方法、装置、设备及介质
CN112001147A (zh) 一种基于Cadence Skill自动检查修正钻孔的方法和系统
CN116521217A (zh) 一种基于autosar工具快速配置bsw的方法、系统及储存介质
CN116090373A (zh) 激励自动生成方法、系统及计算机可读介质
CN110831331B (zh) 一种自动化镀孔工艺的优化方法
CN112416444B (zh) 一种板卡切换控制方法、装置、设备及介质
CN112285542B (zh) 一种面向fpga外部接口逻辑的调试与测试方法
CN110543456B (zh) 一种oasis文件快速读取方法、装置及计算机可读存储介质
CN115858256A (zh) 一种物联网设备的测试方法、装置及电子设备
CN113360562A (zh) 基于人工智能与大数据的接口配对方法、系统及云平台
US7203867B2 (en) Processor system, processor and arithmetic processing method
CN108614664A (zh) 基于NANDflash的读错误处理方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 215101 unit 13 / 16, 4th floor, building B, No. 5, Xinghan street, Suzhou Industrial Park, Jiangsu Province

Applicant after: Suzhou Shengke Communication Co.,Ltd.

Address before: Unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, 215000 Jiangsu Province

Applicant before: CENTEC NETWORKS (SU ZHOU) Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant