CN110021566A - 具有密封腔体的封装组装件 - Google Patents

具有密封腔体的封装组装件 Download PDF

Info

Publication number
CN110021566A
CN110021566A CN201811620795.0A CN201811620795A CN110021566A CN 110021566 A CN110021566 A CN 110021566A CN 201811620795 A CN201811620795 A CN 201811620795A CN 110021566 A CN110021566 A CN 110021566A
Authority
CN
China
Prior art keywords
package substrate
guard ring
area
assembly
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811620795.0A
Other languages
English (en)
Inventor
A.阿莱克索夫
F.艾德
J.M.斯万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN110021566A publication Critical patent/CN110021566A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/093—Conductive package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了具有密封腔体的封装组装件。在本文中公开了与用于封装组装件的密封包封相关联的装置、系统和方法。在实施例中，一种封装组装件可以包括封装基板，所述封装基板包括护圈，其中所述护圈自封装基板的表面并且绕腔体的圆周而延伸。所述封装组装件可以此外包括沿着整个护圈、通过焊料接合部而耦合到护圈的组件，其中所述腔体位于所述封装基板和所述组件之间，并且所述腔体经由所述护圈和所述焊料接合部而被密封地封接。可能描述和/或要求保护了其他实施例。

Description

具有密封腔体的封装组装件
技术领域
本公开内容涉及电子电路的领域。更特别地，本公开内容涉及用于封装组装件（package assembly）的密封包封。
背景技术
本文中提供的背景描述用于一般地呈现本公开内容的上下文的目的。除非在本文中另行指示，否则在本部分中描述的材料不是本申请中的权利要求的现有技术，并且不由于被包括在本部分中而被承认为是现有技术。
随着系统级封装组装件（system on package assembly）继续发展，可以被包括在系统级封装组装件中的设备已经产生了对恰当操作和/或最高水平操作的环境要求。一些设备、诸如具有移动部分的设备、微机电系统、谐振器、陀螺仪、和运动传感器可以受益于位于受控制的、不变的环境内。特别地，所述设备可以受益于位于包括真空、特殊气体气氛、受控制的湿度、或其他类似的环境特征的系统级封装（system on package）的部分内。
附图说明
通过结合附图的以下详细描述，将容易地理解实施例。为了便于该描述，同样的参考标号指定同样的结构元素。在附图的各图中作为示例而不是作为限制地图示了实施例。
图1图示了根据各种实施例的具有密封腔体的示例封装组装件的横截面视图。
图2图示了根据各种实施例的图1的示例封装基板的顶视图表示。
图3图示了根据各种实施例的示例护圈（guard ring）结构的横截面视图。
图4图示了根据各种实施例的图1的、具有包塑（overmold）区的示例封装组装件的横截面视图。
图5图示了根据各种实施例的用于护圈的示例形状。
图6A图示了根据各种实施例的用于形成具有密封腔体的示例封装组装件的示例过程的第一部分。
图6B图示了根据各种实施例的用于形成具有密封腔体的示例封装组装件的图6A的示例过程的第二部分。
图7图示了根据图6A和6B的过程的阶段602的结果产生的封装基板的横截面视图。
图8图示了图7的、根据图6A和6B的过程的阶段604的结果产生的封装基板的横截面视图。
图9图示了图7的、根据图6A和6B的过程的阶段606的封装基板的横截面视图。
图10图示了图7的、根据图6A和6B的过程的阶段608的结果产生的封装基板的横截面视图。
图11图示了图7的、根据图6A和6B的过程的阶段610的结果产生的封装基板的横截面视图。
图12图示了图7的、根据图6A和6B的过程的阶段612的封装基板的横截面视图。
图13图示了图7的、根据图6A和6B的过程的阶段616的结果产生的封装基板的横截面视图。
图14可图示图7的、根据图6A和6B的过程的阶段618的结果产生的封装基板的横截面视图。
图15图示了根据图6A和6B的过程的阶段620的示例结果产生的封装组装件。
图16图示了根据图6A和6B的过程的阶段622的示例结果产生的封装组装件的横截面视图。
图17图示了根据各种实施例的另一示例封装基板的顶视图表示。
图18图示了根据各种实施例的另一示例封装基板的顶视图表示。
图19图示了根据各种实施例的与图18中所图示的封装基板的表示相关联的示例封装组装件的横截面视图。
图20图示了根据各种实施例的另一示例封装组装件的横截面视图。
图21图示了根据各种实施例的另一示例封装组装件的横截面视图。
图22图示了根据各种实施例的另一示例封装组装件的横截面视图。
图23图示了根据各种实施例的另一示例封装组装件的横截面视图。
图24图示了根据各种实施例的具有金属板的示例封装基板的顶视图表示。
图25图示了根据各种实施例的包括具有密封腔体的封装组装件的示例基板封装的横截面视图。
图26图示了可以采用本文中描述的装置和/或方法的示例计算机设备。
具体实施方式
在本文中公开了与用于封装组装件的密封包封相关联的装置、系统和方法。在实施例中，一种封装组装件可以包括封装基板，所述封装基板包括护圈，其中所述护圈自封装基板的表面并且绕腔体的圆周而延伸。所述封装组装件可以此外包括沿着整个护圈、通过焊料接合部（solder joint）而耦合到护圈的组件，其中所述腔体位于所述封装基板和所述组件之间，并且所述腔体经由所述护圈和所述焊料接合部而被密封地封接。
在以下的详细描述中，参考附图，所述附图形成本文的一部分，其中同样的标号始终指定同样的部分，并且在其中作为图示而示出可以被实践的实施例。要理解的是，可以利用其他实施例，并且可以做出结构或逻辑改变而不偏离本公开内容的范围。因此，以下的详细描述不要以限制性意义被理解，并且实施例的范围由所附权利要求及其等同物来限定。
在随附的描述中公开本公开内容的各方面。可以设计本公开内容的可替换实施例及其等同物，而不离开本公开内容的精神或范围。应当指出的是，在附图中通过同样的参考数字来指示以下公开的同样的元素。
可以以理解所要求保护的主题最有帮助的方式依次将各种操作描述为多个分立的动作或操作。然而，描述的次序不应当被解释为暗示这些操作必定是次序相关的。特别地，可以不以呈现的次序来执行这些操作。可以以与所描述的实施例不同的次序来执行所描述的操作。在附加的实施例中，各种附加的操作可以被执行和/或所描述的操作可以被省略。
为了本公开的目的，短语“A和/或B”意指（A）、（B）或（A和B）。为了本公开的目的，短语“A、B和/或C”意指（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。
描述可以使用短语“在一实施例中”、或“在多个实施例中”，其可以各自是指相同或不同的实施例中的一个或多个。此外，如关于本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等等是同义的。
如本文中所使用的，术语“电路”可以是指如下各项、可以是如下各项的部分、或者可以包括如下各项：专用集成电路（ASIC）、电子电路、执行一个或多个软件或固件程序的处理器（共享的、专用的或群组）和/或存储器（共享的、专用的或群组）、组合逻辑电路和/或提供所描述的功能性的其他合适组件。
图1图示了根据各种实施例的具有密封腔体102的示例封装组装件100的横截面视图。封装组装件100可以包括封装基板104。封装基板104可以包括介电材料与位于所述介电材料内的一个或多个导电特征，其中所述导电特征可以用于通过封装基板104而路由信号。所述介电材料可以包括硅、氧、碳、或其某种组合，并且在一些实施例中可以是硅酸盐填充的环氧树脂。所述导电特征可以包括迹线（trace）、通路（via）、接触部和/或其他类似的导电互连。例如，封装基板104可以包括第一迹线106和第二迹线108。在所图示的实施例中，封装基板104可以此外包括耦合到第一迹线106的第一通路110，以及耦合到第二迹线108的第二通路112。在一些实施例中，封装基板104可以包括被耦合在一起以产生封装基板104的一个或多个有机积层膜（buildup film）。
封装基板104可以包括护圈114，所述护圈114延伸自封装基板104的表面116。护圈114可以自封装基板104的表面116垂直地、以相对于封装基板104的表面116的某个角度、或其某种组合延伸。护圈114可以绕密封腔体102延伸并且包围密封腔体102。在所图示的实施例中，护圈114可以绕密封腔体102形成矩形（如由第二部分204（图2）所示）。然而，要理解的是，在其他实施例中，护圈114可以绕密封腔体102形成其他形状，包括圆形、卵形、椭圆形、图5中所示出的形状、或其某种组合。此外，在一些实施例中，可以基于要被定位在密封腔体102内的组件和/或组件的形状来选择护圈114的形状。
护圈114可以包括一种或多种密封材料。例如，护圈114可以包括铜、镍、钯、金、铟、锡或其某种组合。在一些实施例中，护圈114可以包括铜区与位于所述铜区上的表面修整区（其可以包括镍、钯、金或其某种组合）和/或焊料区（其可以包括锡、铟、金或其某种组合）。关于图3进一步示出并且描述了用于护圈114的结构的实施例。护圈114可以向密封腔体102提供某种密封性，从而防止元件通过护圈114而进入密封腔体102中或从密封腔体102中出去。
封装基板104可以此外包括一个或多个互连元件118，所述互连元件118延伸自封装基板104的表面116。互连元件118可以自封装基板104的表面116垂直地、以相对于封装基板104的表面116的某个角度、或其某种组合延伸。互连元件118可以位于护圈114内。在其他实施例中，互连元件118可以位于护圈114外部，或互连元件118的第一部分可以位于护圈114内，并且互连元件118的第二部分可以位于护圈114外部。此外，互连元件118可以被实现为护圈114的部分，其中护圈114的一部分可以包括互连元件118中的一个或多个和/或作为互连元件118中的一个或多个而操作。
互连元件118可以包括导电材料并且可以用于在封装基板104和其他组件之间路由信号。例如，第一互连元件118a可以被耦合到第一通路110，并且第二互连元件118b可以被耦合到第二通路112。第一互连元件118a和第二互连元件118b可以分别用于路由第一通路110和第二通路112的信号。此外，互连元件118可以包括密封材料，诸如铜、镍、钯、金、铟、锡或其某种组合。互连元件118可以向密封腔体102提供某种密封性，从而防止元件通过互连元件118而进入密封腔体102中和从密封腔体102中出去。
封装组装件100可以此外包括位于封装基板104的表面116上的密封区120。密封区120可以包括密封材料，其在一些实施例中可以是介电材料和/或无机介电材料。特别地，密封区120可以包括硅、氧、氮、铷、溴、锂、氟、钡、钛、铪、钽、钨、锆、或其某种组合。密封区120可以向密封腔体102提供某种密封性，从而防止元件通过封装基板104而进入密封腔体102中和从密封腔体102中出去。
密封区120可以跨护圈114内封装基板104的表面116而延伸。特别地，密封区120可以覆盖护圈114内封装基板104的整个表面116，除了互连元件118自其延伸的表面116的部分之外。互连元件118可以延伸通过密封区120，其中延伸通过密封区120的互连元件118部分可以包括密封材料。在一些实施例中，密封区120在一些实施例中可以此外跨在护圈114外部的封装基板104的表面116的部分而延伸。
封装组装件100可以此外包括第一组件122。第一组件122可以位于护圈114和/或互连元件118上。特别地，第一组件112可以位于护圈114和/或互连元件118的、与封装基板104的表面116所位于的端部相对的端部。
第一组件122可以包括半导体组件。在一些实施例中，第一组件122可以是具有移动元件的设备或系统（DME）、其某个部分，射频（RF）组件或系统、其某个部分，或者其某个组合。第一组件122可以包括密封材料。例如，第一组件122可以包括铜、镍、钯、金、铟、锡、硅、氧、氮、铷、溴、锂、氟、钡、钛、铪、钽、钨、锆、或其某种组合。第一组件122可以向密封腔体102提供某种密封性，从而防止元件通过第一组件122而进入密封腔体102中和从密封腔体102中出去。
第一组件122可以此外包括护圈124，所述护圈124延伸自第一组件122的表面126。护圈124可以自第一组件122的表面126垂直地、以相对于第一组件122的表面126的某个角度、或其某种组合延伸。护圈124可以绕密封腔体102延伸并且包围密封腔体102。第一组件122的护圈124可以与封装基板104的护圈114对准。特别地，护圈124的与第一组件122的表面126相对的端部可以与护圈114的与封装基板104的表面116相对的端部对准。此外，护圈124的形状可以是与护圈114相同的形状。
封装组装件100可以此外包括焊料接合部130，所述焊料接合部130位于第一组件122的护圈124与封装基板104的护圈114之间。焊料接合部130可以绕护圈124与护圈114之间的整个区域而延伸，并且可以将护圈124耦合到护圈114。特别地，焊料接合部130可以将护圈124密封地耦合到护圈114，从而防止元件通过护圈124与护圈114之间的区域。焊料接合部130可以向密封腔体102提供某种密封性，从而防止元件通过焊料接合部130而进入密封腔体102中和从密封腔体102中出去。
第一组件122可以此外包括一个或多个接触部128。接触部128可以延伸自第一组件122的表面126，并且可以与封装基板104的互连元件118对准。特别地，接触部128中的每一个的端部可以与互连元件118的对应互连元件的端部对准。焊料接合部132可以位于接触部128中的每一个与对应的互连元件118之间，其中所述焊料接合部132可以将接触部128中的每一个耦合到对应的互连元件118。焊料接合部132将接触部128耦合到对应的互连元件118可以允许信号在接触部128与对应的互连元件118之间传导。因此，通过焊料接合部132，可以在接触部128与互连元件118之间传导任何电信号（包括直流信号和/或交流信号）。
接触部128可以包括导电材料并且可以用于在第一组件122和封装基板104之间路由信号。此外，接触部128可以包括密封材料，诸如铜、镍、钯、金、铟、锡或其某种组合。接触部128可以向密封腔体102提供某种密封性，从而防止元件通过接触部128而进入密封腔体102中和从密封腔体102中出去。
密封腔体102可以位于第一组件122与封装基板104之间的区域内，并且可以被护圈114和护圈124包围。密封腔体102的（在封装基板104的表面116与第一组件122的表面126之间所测量的）高度可以被选择成是某个高度，和/或可以基于位于密封腔体102内的组件而被选择。在一些实施例中，密封腔体102的高度可以在5微米和100微米之间。护圈114、护圈124、互连元件118、接触部128或其某个组合的高度可以被选择成提供密封腔体102的所期望的高度。
由于第一组件122、护圈124、护圈114、焊料接合部130、密封区120、和互连元件118所提供的密封性，密封腔体102可以是密封地封接的。密封腔体102可以利用位于密封腔体102内的某些化学物质、或者缺少某些化学物质而被密封地封接。例如，密封腔体102在一些实施例中可以在真空内被密封地封接，其中密封腔体102在被密封地封接之后可以维持真空。此外，密封腔体102可以利用位于密封腔体102内的气体、液体、胶体或其某种组合而被密封地封接，其中密封腔体102在被密封地封接之后可以维持所述气体、液体、胶体或其组合在密封腔体102内。在一些实施例中，在密封腔体102的密封封接期间，可以控制密封腔体102内的湿度，其中密封腔体在被密封地封接之后可以维持湿度水平。
封装组装件100可以此外包括位于密封腔体102内的第二组件134。第二组件134可以经由一个或多个焊料接合部136而被耦合到第一组件122。焊料接合部136可以具有比焊料接合部130和焊料接合部132更高的熔点温度，这可以允许焊料接合部130和焊料接合部132在某个温度下回流，而同时焊料接合部136保持凝固。在其他实施例中，焊料接合部136可以被接触部或在第一组件122与第二组件134之间的其他互连特征所取代。此外，在其他实施例中，第二组件134可以被耦合到封装基板104、第一组件122和封装基板104二者、互连元件118、护圈114、护圈124、或其某种组合。
第二组件134可以包括DME、其某个部分，RF组件或系统、其某个部分，或者其组合。在一些实施例中，第一组件122和第二组件134可以是相同DME、或RF组件或系统的部分。第二组件134可以包括移动部分和/或微机电系统（MEMS）。例如，第二组件134可以包括谐振器、陀螺仪、运动传感器、或其某种组合。与如果第二组件134位于密封腔体102外部在不受控制的环境中相比，使第二组件134位于密封腔体102的受控制的环境内可以更好地改善第二组件134的操作和/或维护第二组件134的操作。例如，在其中第二组件134具有移动部分的实施例中，使第二组件134位于由密封腔体102维持的真空内可以避免可能存在于不受控制的环境中的阻尼效应。
图2图示了根据各种实施例的图1的示例封装基板104的顶视图表示200。特别地，表示200表示如下位置：在所述位置中，在图1中描述的特征可以位于封装基板104上和/或延伸自封装基板104。表示200从封装基板104的顶视图图示了封装基板104，其中不同的阴影和/或图案指示封装基板104的部分，在所述部分中，特征位于封装基板104上和/或延伸自封装基板104，如以下所描述的那样。
表示200可以包括封装基板104的第一部分202。第一部分202可不具有关于图1所描述的、位于封装基板104的表面116（图1）上和/或延伸自封装基板104的表面116（图1）的任何特征。
表示200可以此外包括封装基板104的第二部分204。第二部分204指示了护圈114（图1）可以延伸自封装基板104的地方。在所图示的实施例中，第二部分204被图示为矩形。然而，要理解的是，在其他实施例中，第二部分204可以是与如关于图1所描述的护圈114可以具有的形状中的任一个相同的形状。
表示200可以此外包括第三部分206。第三部分206指示了密封区120（图1）可以位于封装基板104上的地方。在所图示的实施例中，密封区120位于护圈114（如第二部分204所表示的）内以及护圈114外部。在其他实施例中，密封区120可以仅仅位于护圈114内。
表示200可以此外包括第四部分208。特别地，第四部分208由第三部分206内的圆圈指示。第四部分208指示了互连元件118（图1）可以延伸自封装基板104的地方。在所图示的实施例中，互连元件118仅仅位于护圈114内。在其他实施例中，互连元件118可以位于护圈外部、可以位于护圈114内、被实现到护圈114中、或其某种组合。
图3图示了根据各种实施例的示例护圈结构的横截面视图。特别地，所图示的护圈结构包括可以由护圈114（图1）、护圈124（图1）或二者实现的布置的一些示例。在护圈结构的描述中，参考护圈结构的第一端部和第二端部。要理解的是，第一端部是关于护圈114将邻接表面116（图1）或者关于护圈124将邻接表面126（图1）的护圈结构的端部。此外，在护圈结构的描述中，可以参考焊料区。要理解的是，焊料区或其某个部分可以变成封装组装件100中的焊料接合部130（图1）。
第一护圈结构300可以具有第一端部302和第二端部304。第一护圈结构300可以包括铜区306和焊料区308。铜区306可以位于第一端部302处。焊料区308可以位于第二端部304处并且邻接铜区306。特别地，焊料区308可以位于铜区306的指向第二端部304的端部上。铜区306可以包括铜。焊料区308可以包括锡、铟、金、银、铋、或其某种组合。
第二护圈结构320可以具有第一端部322和第二端部324。第二护圈结构320可以包括铜区326、表面修整区328和焊料区330。铜区326可以位于第一端部322处。焊料区330可以位于第二端部324处。表面修整区328可以位于铜区326和焊料区330之间，并且可以邻接铜区326和焊料区330二者。特别地，表面修整区328可以位于铜区326上，并且焊料区330可以位于表面修整区328上。铜区326可以包括铜。表面修整区328可以包括镍、钯、金、银、铋、或其某种组合。焊料区330可以包括锡、铟、金、或其某种组合。
第三护圈结构340可以具有第一端部342和第二端部344。第三护圈结构340可以包括铜区346和表面修整区348。铜区346可以位于第一端部342处。表面修整区348可以位于第二端部344处并且邻接铜区346。特别地，表面修整区348可以位于铜区346的指向第二端部344的端部上。铜区346可以包括铜。表面修整区348可以包括镍、钯、金、或其某种组合。
第四护圈结构360可以具有第一端部362和第二端部364。第四护圈结构360可以包括铜区366和表面修整区368。铜区366可以位于第一端部362处。表面修整区368可以位于第二端部364处，并且可以沿着第四护圈结构360的侧面延伸，其中所述侧面在第一端部362和第二端部364之间延伸。特别地，表面修整区368可以绕铜区366延伸，并且可以在除了铜区366的邻接第一端部362的侧面之外的铜区366的所有侧面上邻接铜区366。
图4图示了根据各种实施例的图1的、具有包塑区402的示例封装组装件100的横截面视图。包塑区402可以位于封装基板104的表面116上，并且可以包围护圈114、护圈124、焊料接合部130和第一组件122。包塑区402可以保护封装组装件100或其某个部分免受由于外部因素所引起的损害。此外，在一些实施例中，包塑区402可以包括导热材料，其促进热远离封装组装件100的传递。包塑区402可以包括硅、碳、氢、氧、氮、镍、或其某种组合。
图5图示了根据各种实施例的用于护圈的示例形状500。特别地，护圈114（图1）和/或护圈124（图1）可以是形状500中任一个的形状。特别地，所述形状可以包括具有弧形拐角的矩形502、卵形504、以及整合的方形-矩形形状506。要理解的是，这些仅仅是用于护圈的一些示例形状，并且护圈可以是关于图1中的护圈114和/或护圈124所描述的任何形状。
图6A图示了根据各种实施例的用于形成具有密封腔体的示例封装组装件的示例过程600的第一部分。过程600可以以封装基板开始。封装基板可以包括介电材料与位于封装基板内的一个或多个导电特征。所述介电材料可以包括硅、氧、碳、或其某种组合，并且在一些实施例中可以是硅酸盐填充的环氧树脂。封装基板可以由被耦合在一起的一个或多个有机积层膜形成，并且可以包括一个或多个层。
在阶段602中，可以在封装基板中钻多个通路凹槽之一。在一些实施例中，可以通过激光钻孔来钻通路凹槽。通路凹槽可以被钻至位于封装基板中的一个或多个导电特征，所述导电特征位于封装基板的远离在该处发生钻孔的表面的层中。图7图示了根据阶段602的结果产生的封装基板700的横截面视图。特别地，第一通路凹槽702可以在封装基板700中被钻至第一导电特征706，并且第二通路凹槽704可以在封装基板700中被钻至第二导电特征708。可以在封装基板700的表面710中钻第一通路凹槽702和第二通路凹槽704。
在阶段604中，可以在封装基板上沉积密封区。密封区可以包括密封区120（图1）的特征中的一个或多个。特别地，可以将密封区施加到在其中钻通路凹槽的表面、沿着由通路凹槽形成的表面施加密封区、或其某种组合。图8图示了根据阶段604的结果产生的封装基板700的横截面视图。特别地，密封区802可以被施加到封装基板700的表面710。此外，密封区802可以被施加到第一通路凹槽702和第二通路凹槽704的侧壁，也被施加到分别被第一通路凹槽702和第二通路凹槽704暴露的第一导电特征706和第二导电特征708的部分。
在阶段606中，光刻过程被应用到密封区。例如，抗蚀剂（诸如光致抗蚀剂）可以被定位在密封区上，其中抗蚀剂具有位于密封区的某些部分之上的孔口（aperture）。所述孔口可以位于密封区的与通路凹槽的位置和/或所意图的护圈的位置相对应的部分之上。暴露元素（诸如光）可以指向抗蚀剂，并且与抗蚀剂的孔口相对应的密封区的部分可以被暴露给暴露元素并且可以被显影。
图9图示了根据阶段606的封装基板700的横截面视图。抗蚀剂902可以被定位在密封区802上。抗蚀剂902可以具有第一孔口904、第二孔口906、第三孔口908和第四孔口910。第二孔口906和第三孔口908可以分别被定位在第一通路凹槽702和第二通路凹槽704之上。第一孔口904和第四孔口910可以被定位在密封区802的位于封装基板700的表面710上的部分之上，其中护圈将在所述部分处延伸自表面710。暴露元素然后可以指向抗蚀剂902，导致密封区802的与第一孔口904、第二孔口906、第三孔口908和第四孔口910相对应的部分被暴露并且被显影。
在阶段608中，密封区的一部分可以被移除。特别地，在阶段606中被暴露和显影的密封区的一个或多个部分可以被移除。准分子激光过程、干法蚀刻过程、湿法蚀刻过程、或另一蚀刻过程可以被应用以移除密封区的一个或多个部分。例如，准分子激光过程、干法蚀刻过程、湿法蚀刻过程、或其他蚀刻过程可以在阶段606中所施加的抗蚀剂仍定位在密封区上的时候被执行，其中被移除的密封区的一个或多个部分对应于抗蚀剂的孔口。
图10图示了根据阶段608的结果产生的封装基板700的横截面视图。准分子激光过程、干法蚀刻过程、湿法蚀刻过程、或其他蚀刻过程可以在抗蚀剂902仍定位在密封区802上的时候已经被应用，其可已经导致与第一孔口904、第二孔口906、第三孔口908和第四孔口910对应的密封区802的部分被移除。因此，与第一孔口904和第四孔口910对应的表面710的部分、第一通路凹槽702和第二通路凹槽704的侧壁，以及分别邻接第一通路凹槽702和第二通路凹槽704的第一导电特征706和第二导电特征708的部分可以被暴露。
在阶段610中，种子层可以被沉积在封装基板上。特别地，种子层可以被沉积在密封区以及在阶段608中被暴露的封装基板的部分上。在阶段606中被定位在密封区上的抗蚀剂可以在沉积种子层之前被移除。种子层可以包括铜，并且可以通过任何种子层沉积过程而被沉积。图11图示了根据阶段610的结果产生的封装基板700的横截面视图。种子层1102可以跨以下各项而延伸：密封区802、封装基板700的表面710的所暴露的部分、第一通路凹槽702和第二通路凹槽704的侧壁、分别邻接第一通路凹槽702和第二通路凹槽704的第一导电特征706和第二导电特征708的部分、或其某个组合。
在阶段612中，可以在种子层上执行光刻过程。例如，抗蚀剂（诸如光致抗蚀剂）可以被定位在种子层上，其中抗蚀剂具有位于种子层的某些部分之上的孔口。在一些实施例中，在阶段606中利用的抗蚀剂可以在阶段612中再次被利用。所述孔口可以位于种子层的与通路凹槽的位置和/或所意图的护圈的位置相对应的部分之上。暴露元素（诸如光）可以指向抗蚀剂，并且与抗蚀剂的孔口相对应的种子区的部分可以被暴露给暴露元素并且可以被显影。
图12图示了根据阶段612的封装基板700的横截面视图。抗蚀剂1202可以被定位在种子层1102上。抗蚀剂1202可以具有第一孔口1204、第二孔口1206、第三孔口1208和第四孔口1210。第二孔口1206和第三孔口1208可以分别被定位在第一通路凹槽702和第二通路凹槽704之上。第一孔口1204和第四孔口1210可以被定位在位于封装基板700的表面710上的种子层1102的部分之上，其中护圈将在所述部分处延伸自表面710。暴露元素然后可以指向抗蚀剂1202，导致与第一孔口1204、第二孔口1206、第三孔口1208和第四孔口1210相对应的种子层1102的部分被暴露并且被显影。
过程600可以从图6A中所图示的阶段612继续进行到图6B中所图示的阶段616。特别地，连接符614可以指示图6A和图6B之间的联系。
图6B图示了根据各种实施例的用于形成具有密封腔体的示例封装组装件的示例过程600的第二部分。在阶段616中，可以执行金属电镀过程。可以在来自阶段612的抗蚀剂仍定位在种子层上的情况下执行金属电镀过程。金属电镀过程可以导致护圈和/或一个或多个互连元件被形成在由抗蚀剂的孔口暴露的封装基板的表面的部分上。金属电镀过程可以此外包括在护圈和/或一个或多个互连元件上形成焊料区。在已经完成金属电镀过程之后可以移除抗蚀剂。在一些实施例中，阶段616的金属电镀过程可以被冷喷涂工艺取代，所述冷喷涂工艺可以导致所述护圈和/或所述一个或多个互连元件被形成在封装基板的表面的部分上。
图13图示了根据阶段616的结果产生的封装基板700的横截面视图。封装基板700可以包括通过金属电镀过程形成的护圈1302、第一互连元件1304和第二互连元件1306。护圈1302可以包括护圈114（图1）的特征中的一个或多个。第一互连元件1304和第二互连元件1306可以各自包括互连元件118（图1）的特征中的一个或多个。封装基板700可以此外包括位于护圈1302的、与封装基板700的表面710相对的端部上的第一焊料区1308，所述第一焊料区1308通过金属电镀过程而形成。封装基板700可以此外包括分别位于第一互连元件1304和第二互连元件1306上的第二焊料区1310和第三焊料区1312，所述第二焊料区1310和第三焊料区1312通过金属电镀过程而形成。第一焊料区1308、第二焊料区1310和第三焊料区1312可以各自包括焊料区308（图3）和/或焊料区330（图3）的一个或多个特征。
在阶段618中，种子层的一部分可以被移除。特别地，在阶段612中没有被暴露和显影的种子层的一个或多个部分可以被移除。准分子激光过程、干法蚀刻过程、湿法蚀刻过程、或另一蚀刻过程可以被应用以移除种子层的一个或多个部分。
图14可以图示根据阶段618的结果产生的封装基板700的横截面视图。特别地，在阶段616的金属电镀过程之后保持被暴露的种子层1102（图11）的部分可以已经被移除。因此，封装基板700的表面710上的密封区802可以被暴露。
在阶段620中，第一组件可以被装配到封装基板。第一组件可以包括第一组件122（图1）的特征中的一个或多个。将第一组件装配在封装基板上可以产生封装组装件，诸如封装组装件100（图1）。将第一组件装配到封装基板可以包括将第一组件定位在封装基板上，其中第一组件的护圈与封装基板的护圈对准和/或第一组件的接触部与封装基板的互连元件对准。一旦第一组件已经被定位在封装基板上，就可以发生回流过程，其导致焊料接合部被形成在第一组件的护圈与封装基板的护圈之间，和/或第一组件的接触部与封装基板的互连元件之间。焊料接合部可以将第一组件耦合到封装基板，并且完成第一组件到封装基板的装配。在阶段620中产生的封装组装件可以包括位于第一组件和封装基板之间、并且在第一组件和封装基板的护圈内的密封腔体。特别地，第一组件、密封区、第一组件的护圈、封装基板的护圈、以及被形成在护圈之间的焊料接合部可以包括密封材料并且可以密封地封接所述密封腔体。
在一些实施例中，阶段620的第一组件的装配可以在受控制的环境中被执行。特别地，受控制的环境可以具有贯穿阶段620被维持的真空、湿度水平、一种或多种化学物质、或其某个组合。例如，可以在腔室中执行第一组件的装配，所述腔室控制腔室内的真空、湿度水平、一种或多种气体、一种或多种液体、或其某个组合。一旦第一组件被装配到封装基板，密封腔体就可以维持密封腔体内的真空、湿度水平、一种或多种气体、一种或多种液体、或其组合，即使在被从腔室中移除之后。在这些实施例中的一些实施例中，可以在没有利用助焊剂的情况下形成焊料接合部，这归因于在其中执行第一组件装配的环境。
图15图示了根据阶段620的示例结果产生的封装组装件1500。封装组装件1500可以包括第一组件1502。第一组件1502可以包括第一组件122（图1）的特征中的一个或多个。封装组装件1500可以此外包括第一焊料接合部1504，所述第一焊料接合部1504位于第一组件1502的护圈1510与封装基板700的护圈1302之间。通过已经被应用到第一焊料区1308（图13）的回流过程，可以已经形成第一焊料接合部1504。第一焊料接合部1504可以将护圈1510耦合到护圈1302。封装组装件1500可以此外包括第二焊料接合部1506，其位于第一组件1502的第一接触部1512与第一互连元件1304之间，以及第三焊料接合部1508，其位于第一组件1502的第二接触部1514与第二互连元件1306之间。通过已经分别被应用到第二焊料区1310（图13）与第三焊料区1312（图13）的回流过程，可以已经形成第二焊料接合部1506和第三焊料接合部1508。第二焊料接合部1506可以耦合第一接触部1512和第一互连元件1304，并且第三焊料接合部1508可以耦合第二接触部1514和第二互连元件1306。
封装组装件1500可以此外包括密封腔体1516。密封腔体1516可以位于第一组件1502与封装基板700之间，并且可以在护圈1302和护圈1510内。密封腔体1516可以包括密封腔体102（图1）的特征中的一个或多个。封装组装件1500可以此外包括位于密封腔体1516内并且耦合到第一组件1502的第二组件1518。第二组件1518可以包括第二组件134（图1）的特征中的一个或多个。
在阶段622中，积层膜可以被层压到封装组装件。积层膜可以是有机积层膜。积层膜可以被层压到第一组件和封装基板的表面的所暴露部分。将积层膜层压到封装组装件可以在封装组装件上产生第二封装基板。在一些实施例中，可以省略阶段622。
图16图示了根据阶段622的示例结果产生的封装组装件1600的横截面视图。封装组装件1600可以包括封装组装件100（图1）的特征中的一个或多个。根据阶段620，封装组装件1600可以包括封装基板1602以及被装配到封装基板1602的第一组件1604。封装基板1602可以包括封装基板104（图1）的特征中的一个或多个。此外，第一组件1604可以包括第一组件122（图1）的特征中的一个或多个。积层膜1606可以位于封装基板1602的表面1608和/或密封区1610上，所述密封区1610位于表面1608的一部分上。积层膜1606可以包括一层或多层积层膜。在第一组件1604上方的积层膜1606的部分可以在第一组件1604上形成第二封装基板。
在阶段624中，包塑可以被施加到封装组装件。包塑可以包括包塑402（图4）的特征中的一个或多个。包塑可以被施加到第一组件和封装基板的表面的所暴露部分。图4可以图示根据阶段624的结果产生的封装组装件。在一些实施例中，可以省略阶段624。
图17图示了根据各种实施例的另一示例封装基板的顶视图表示1700。图17中所表示的封装基板可以包括封装基板104（图1）的特征中的一个或多个。此外，实现图17中所表示的封装基板的封装组装件可以包括封装组装件100（图1）的特征中的一个或多个。图17中所表示的封装组装件可以此外包括延伸自封装基板的一个或多个稳定柱。所述稳定柱可以包括除了下述内容之外的与互连元件118（图1）相同的特征：稳定柱可以用于机械支撑并且不可以提供电连接性。因此，在一些实施例中，稳定柱可以包括非导电材料。稳定柱可以为被装配到封装基板的组件（诸如第一组件122（图1））提供机械稳定性，这可以防止由于被施加到组件的压力而引起的对组件的损坏或破裂，所述压力可发生在积层膜或包塑的施加期间。
表示1700表示如下位置：在所述位置中，特征可以位于图17中所表示的封装基板上和/或延伸自所述封装基板。表示1700从封装基板的顶视图图示了封装基板，其中不同的阴影和/或图案指示封装基板的部分，在所述部分中，特征位于封装基板上和/或延伸自封装基板，如以下所描述的那样。
表示1700可以包括封装基板的第一部分1702。第一部分1702可不具有关于图1所描述的任何特征，也没有位于封装基板的表面（诸如表面116（图1））上和/或延伸自封装基板的表面（诸如表面116（图1））的稳定柱。
表示1700可以此外包括封装基板的第二部分1704。第二部分1704指示了护圈（诸如护圈114（图1））可以延伸自封装基板的地方。在所图示的实施例中，第二部分1704被图示为矩形。然而，要理解的是，在其他实施例中，第二部分1704可以是与如关于图1所描述的护圈114（图1）可以具有的形状中的任一个相同的形状。
表示1700可以此外包括封装基板的第三部分1706。第三部分1706指示了密封区（诸如密封区120（图1））可以位于封装基板上的地方。在所图示的实施例中，密封区位于护圈（如第二部分1704所表示的）内以及护圈外部。在其他实施例中，密封区可以仅仅位于护圈内。
表示1700可以此外包括封装基板的第四部分1708。特别地，第四部分1708由第三部分1706内的深灰色圆圈指示。第四部分1708指示了互连元件（诸如互连元件118（图1））可以延伸自封装基板的地方。在所图示的实施例中，互连元件仅仅位于护圈内。在其他实施例中，互连元件可以位于护圈外部、可以位于护圈内、可以被实现到护圈中、或其某种组合。
表示1700可以此外包括封装基板的第五部分1710。特别地，第五部分1710由第三部分1706内的浅灰色圆圈指示。第五部分1710指示稳定柱可以延伸自封装基板的地方。在所图示的实施例中，稳定柱仅仅位于护圈内。在其他实施例中，稳定柱可以位于护圈外部、可以位于护圈内、或其某种组合。
图18图示了根据各种实施例的另一示例封装基板的顶视图表示1800。图18中所表示的封装基板可以包括封装基板104（图1）的特征中的一个或多个。此外，实现图18中所表示的封装基板的封装组装件可以包括封装组装件100（图1）的特征中的一个或多个。图18中所表示的封装组装件可以此外包括延伸自封装基板的一个或多个稳定梁（beam）。稳定梁可以包括关于图17所描述的稳定柱中的一个或多个。在一些实施例中，稳定梁可以包括非导电材料。稳定梁可以为被装配到封装基板的组件（诸如第一组件122（图1））提供机械稳定性，这可以防止由于被施加到组件的压力所引起的对组件的损坏或破裂，所述压力可发生在积层膜或包塑的施加期间。
表示1800表示如下位置：在所述位置中，特征可以位于图18中所表示的封装基板上和/或延伸自所述封装基板。表示1800从封装基板的顶视图图示了封装基板，其中不同的阴影和/或图案指示封装基板的部分，在所述部分中，特征位于封装基板上和/或延伸自封装基板，如以下所描述的那样。
表示1800可以包括封装基板的第一部分1802。第一部分1802可不具有关于图1所描述的任何特征，也没有位于封装基板的表面（诸如表面116（图1））上和/或延伸自封装基板的表面（诸如表面116（图1））的稳定梁。
表示1800可以此外包括封装基板的第二部分1804。第二部分1804指示了护圈（诸如护圈114（图1））可以延伸自封装基板的地方。在所图示的实施例中，第二部分1804被图示为矩形。然而，要理解的是，在其他实施例中，第二部分1804可以是与如关于图1所描述的护圈114（图1）可以具有的形状中的任一个相同的形状。
表示1800可以此外包括封装基板的第三部分1806。第三部分1806指示了密封区（诸如密封区120（图1））可以位于封装基板上的地方。在所图示的实施例中，密封区位于护圈（如第二部分1804所表示的）内以及护圈外部。在其他实施例中，密封区可以仅仅位于护圈内。
表示1800可以此外包括封装基板的第四部分1808。特别地，第四部分1808由第三部分1806内的深灰色圆圈指示。第四部分1808指示了互连元件（诸如互连元件118（图1））可以延伸自封装基板的地方。在所图示的实施例中，互连元件仅仅位于护圈内。在其他实施例中，互连元件可以位于护圈外部、可以位于护圈内、可以被实现到护圈中、或其某种组合。
表示1800可以此外包括封装基板的第五部分1810。特别地，第五部分1810由第三部分1806内的浅灰色线指示。第五部分1810指示稳定梁可以延伸自封装基板的地方。在所图示的实施例中，稳定梁仅仅位于护圈内。在其他实施例中，稳定梁可以位于护圈外部、可以位于护圈内、或其某种组合。
表示1800此外包括横截面线1812。横截面线1812用于图示图19所图示的封装基板的横截面。
图19图示了根据各种实施例的与图18中所图示的封装基板的表示1800相关联的示例封装组装件1900的横截面视图。特别地，图19图示了沿着图18中所示出的横截面线1812的封装组装件1900的横截面视图。
封装组装件1900可以包括封装基板1902以及被装配到封装基板1902的组件1904。封装基板1902可以包括封装基板104（图1）的特征中的一个或多个。组件1904可以包括第一组件122（图1）的特征中的一个或多个。此外，与第一组件122被装配到封装基板104的方式类似地，组件1904可以被装配到封装基板1902。
封装基板1902可以包括护圈1906。护圈1906可以包括护圈114（图1）的特征中的一个或多个。组件1904可以包括护圈1908。护圈1908可以包括护圈124（图1）的特征中的一个或多个。组件1904的护圈1908可以与封装基板1902的护圈1906对准。护圈1908可以通过焊料接合部1910而被耦合到护圈1906。焊料接合部1910可以包括焊料接合部130（图1）的特征中的一个或多个。
封装基板1902可以此外包括一个或多个互连元件1922。互连元件1922可以包括互连元件118（图1）的特征中的一个或多个。组件1904可以包括一个或多个接触部1912。接触部1912可以包括接触部128（图1）的特征中的一个或多个。接触部1912中的每一个接触部可以与互连元件1922的对应互连元件对准。接触部1912中的每一个接触部可以通过焊料接合部1914中的对应焊料接合部而被耦合到互连元件1922中的对应互连元件。焊料接合部1914可以包括焊料接合部132（图1）的特征中的一个或多个。
封装基板1902可以此外包括一个或多个稳定梁1916。稳定梁1916可以从封装基板1902延伸到位于封装基板1902与组件1904之间的区域中。稳定梁1916可以与封装基板1902垂直地、以相对于封装基板1902的某个角度、或其某种组合延伸。稳定梁1916可以为组件1904提供机械稳定性，并且可以防止由于被施加到组件1904的压力而引起的对组件1904的损坏或破裂，所述压力可发生在积层膜或包塑的施加期间。
稳定梁1916可以包括非导电材料、导电材料或其某种组合。此外，稳定梁1916可以由密封材料形成，所述密封材料诸如铜、镍、钯、金、铟、锡、或其某种组合。稳定梁1916可以向封装组装件1900的密封腔体（诸如密封腔体102（图1））提供某种密封性，从而防止元件通过稳定梁1916而进入密封腔体中和从密封腔体中出去。
组件1904可以此外包括一个或多个稳定梁1918。稳定梁1918可以包括稳定梁1916的特征中的一个或多个。稳定梁1918可以从组件1904延伸到位于封装基板1902与组件1904之间的区域中。稳定梁1918可以与组件1904垂直地、以相对于组件1904的某个角度、或其某种组合延伸。稳定梁1918可以为组件1904提供机械稳定性，并且可以防止由于被施加到组件1904的压力而引起的对组件1904的损坏或破裂，所述压力可发生在积层膜或包塑的施加期间。
组件1904的稳定梁1918可以与封装基板1902的稳定梁1916对准。特别地，稳定梁1918的与组件1904相对的端部可以与稳定梁1916的与封装基板1902相对的端部对准。稳定梁1918可以通过焊料接合部1920而被耦合到稳定梁1916。焊料接合部1920可以包括焊料接合部1910的特征中的一个或多个。
图20图示了根据各种实施例的另一示例封装组装件2000的横截面视图。封装组装件2000可以包括封装组装件100（图1）的特征中的一个或多个。特别地，封装组装件2000可以包括封装基板2002以及被装配到封装基板2002的组件2004。密封腔体2012可以位于封装基板2002与组件2004之间。封装基板2002可以包括封装基板104（图1）的特征中的一个或多个。组件2004可以包括第一组件122（图1）的特征中的一个或多个。此外，密封腔体2012可以包括密封腔体102（图1）的特征中的一个或多个。
封装组装件2000可以包括位于封装基板2002的表面2006上的密封区2008。密封区2008可以包括密封区120（图1）的特征中的一个或多个。封装组装件2000可以此外包括护圈2010。护圈2010可以包括护圈114（图1）的特征中的一个或多个。不像护圈114，护圈2010可以位于密封区2008上。特别地，护圈2010可以位于密封区2008的与封装基板2002相对的表面2014上。
用于生产封装组装件2000的过程可以类似于过程600（图6）。在用于生产封装组装件2000的过程与过程600中的差异可以是：可以从抗蚀剂902（图9）中省略第一孔口904（图9）和第四孔口910（图9）。因此，与护圈2010相对应的密封区2008的部分可以不被诸如在过程600的阶段608（图6）中所执行的那样移除。因此，当在金属电镀过程（诸如在阶段616（图6）中所执行的）期间形成护圈2010时，护圈2010可以被形成在密封区2008的表面2014上。
图21图示了根据各种实施例的另一示例封装组装件2100的横截面视图。封装组装件2100可以包括封装组装件100（图1）的特征中的一个或多个。特别地，封装组装件2100可以包括封装基板2102以及被装配到封装基板2102的组件2104。密封腔体2114可以位于封装基板2102与组件2104之间。封装基板2102可以包括封装基板104（图1）的特征中的一个或多个。组件2104可以包括第一组件122的特征中的一个或多个。此外，密封腔体2114可以包括密封腔体102（图1）的特征中的一个或多个。
封装组装件2100可以此外包括位于封装基板2102的表面2110上的密封区2108和护圈2106。护圈2106可以包括护圈114（图1）的特征中的一个或多个。密封区2108可以包括密封区120（图1）的特征中的一个或多个。
封装组装件2100可以此外包括阻焊剂2112。阻焊剂2112可以位于封装基板2101的表面2110上、位于密封区2108上、或其某种组合。此外，阻焊剂2112可以位于护圈2106的外部并且可以包围护圈2106。阻焊剂2112可以覆盖表面2110和/或密封区2108的位于护圈2106外部的其余部分。因此，由于阻焊剂2112可以位于表面2110和/或密封区2108上，所以封装基板的记录顶层配置的传统工艺可以由封装组装件2100保留。
图22图示了根据各种实施例的另一示例封装组装件2200的横截面视图。可以在如下情况中利用封装组装件2200：在所述情况中，封装组装件2200内的组件（诸如组件2204）是RF组件或RF系统。封装组装件2200可以包括密封腔体（诸如密封腔体2206），所述密封腔体为RF组件或RF结构提供稳定的RF腔体（谐振器）结构。
封装组装件2200可以包括封装组装件100（图1）的特征中的一个或多个。特别地，封装组装件2200可以包括封装基板2202与被装配到封装基板2202的组件2204。密封腔体2206可以位于封装基板2202与组件2204之间。封装基板2202可以包括封装基板104（图1）的特征中的一个或多个。组件2204可以包括第一组件122（图1）的特征中的一个或多个。此外，密封腔体2206可以包括密封腔体102（图1）的特征中的一个或多个。
封装基板2202可以包括护圈2210。护圈2210可以包括护圈114（图1）的特征中的一个或多个。护圈2210可以延伸自封装基板2202的第一表面2212。封装基板2202可以此外包括金属圈2208。金属圈2208可以位于封装基板2202的第二表面2214处，其中所述第二表面2214位于封装基板2202的与第一表面2212的相对的侧上。金属圈2208可以与护圈2210对准，并且可以针对其中护圈2210延伸自第一表面2212的整个区域而沿着第二表面2214延伸。金属圈2208可以包括铜、镍、钯、金、铟、锡、或其某种组合。
封装基板2202可以此外包括沟槽2216。沟槽2216可以位于护圈2210与金属圈2208之间，并且可以将护圈2210耦合到金属圈2208。沟槽2216可以针对其中护圈2210延伸自第一表面2212的整个区域以及整个金属圈2208而延伸。
封装基板2202可以此外包括一个或多个迹线2220、耦合到迹线2220的一个或多个通路2224、以及一个或多个互连元件2228。在所图示的实施例中，迹线2220可以包括第一迹线2220a和第二迹线2220b，通路2224可以包括第一通路2224a和第二通路2224b，并且互连元件2228可以包括第一互连元件2228a和第二互连元件2228b。迹线2220可以包括第一迹线106（图1）和/或第二迹线108（图1）的特征中的一个或多个。通路2224可以包括第一通路110（图1）和/或第二通路112（图1）的特征中的一个或多个。互连元件2228可以包括互连元件118（图1）的特征中的一个或多个。
封装基板2202可以此外包括金属板2218。金属板2218可以位于第二表面2214处，并且可以在护圈2210所限定的区域内。金属板2218可以此外避免与迹线2220和通路2224的接触。例如，在所图示的实施例中，金属板2218可以位于第一迹线2220a和第二迹线2220b之间。金属板2218可以此外包括一个或多个开口（诸如由第五部分2410（图24）所表示的开口）。开口可以提供信号馈通。
图23图示了根据各种实施例的另一示例封装组装件2300的横截面视图。可以在如下情况中利用封装组装件2300：在所述情况中，封装组装件2300内的组件（诸如组件2304）是RF组件或RF系统。封装组装件2300可以包括密封腔体（诸如密封腔体2306），所述密封腔体为RF组件或RF结构提供稳定的RF腔体（谐振器）结构。
封装组装件2300可以包括封装组装件100（图1）的特征中的一个或多个。特别地，封装组装件2300可以包括封装基板2302与被装配到封装基板2302的组件2304。密封腔体2306可以位于封装基板2302与组件2304之间。封装基板2302可以包括封装基板104（图1）的特征中的一个或多个。组件2304可以包括第一组件122（图1）的特征中的一个或多个。此外，密封腔体2306可以包括密封腔体102（图1）的特征中的一个或多个。
封装基板2302可以包括护圈2310。护圈2310可以包括护圈114（图1）的特征中的一个或多个。封装基板可以此外包括金属圈2308。金属圈2308可以位于封装基板2302的表面2314上。金属圈2308可以与护圈2310对准，并且可以针对整个护圈2310而沿着表面2314延伸。护圈2310可以在与封装基板2302相对的方向上延伸自金属圈2208。护圈2310可以与封装基板2302的表面2314垂直地、以相对于封装基板2302的表面2314的某个角度、或其某种组合延伸自金属圈2308。金属圈2308可以包括铜、镍、钯、金、铟、锡、或其某种组合。
封装基板2302可以此外包括一个或多个迹线2320，以及一个或多个互连元件2328。迹线2320可以位于封装基板2302的表面2314上。互连元件2328可以在与封装基板2302相对的方向上延伸自迹线2320。互连元件2328可以与封装基板2302的表面2314垂直地、以相对于封装基板2302的表面2314的某个角度、或其某种组合延伸自迹线2320。在所图示的实施例中，迹线2320可以包括第一迹线2320a和第二迹线2320b，并且互连元件2328可以包括第一互连元件2328a和第二互连元件2328b。迹线2320可以包括第一迹线106（图1）和/或第二迹线108（图1）的特征中的一个或多个。互连元件2328可以包括互连元件118（图1）的特征中的一个或多个。
封装基板2302可以此外包括金属板2318。金属板2318可以位于表面2314上，并且可以在护圈2310所限定的区域内。金属板2318可以此外避免与迹线2320的接触。例如，在所图示的实施例中，金属板2318可以位于第一迹线2320a和第二迹线2320b之间。金属板2318可以此外包括一个或多个开口（诸如由第五部分2410（图24）所表示的开口）。开口可以提供信号馈通。在一些实施例中，所述开口可以由密封区2330的一部分来填充，所述密封区2330位于封装基板2302的表面2314上。在其他实施例中，金属板2318可以位于密封区2330上，并且所述开口可以位于密封区2330上方。
图24图示了根据各种实施例的具有金属板的示例封装基板的顶视图表示2400。封装基板可以包括封装基板104（图1）的特征中的一个或多个。金属板可以包括金属板2218（图22）和/或金属板2318（图23）的特征中的一个或多个。此外，实现图24中所表示的封装基板的封装组装件可以包括封装组装件100（图1）的特征中的一个或多个。
表示2400表示如下位置：在所述位置中，特征可以位于图24中所表示的封装基板上和/或延伸自所述封装基板。表示2400从封装基板的顶视图图示了封装基板，其中不同的阴影和/或图案指示封装基板的部分，在所述部分中，特征位于封装基板上和/或延伸自封装基板，如以下所描述的那样。
表示2400可以包括封装基板的第一部分2402。第一部分2402可不具有关于图1所描述的任何特征，也没有位于封装基板的表面（诸如表面116（图1））上和/或延伸自封装基板的表面（诸如表面116（图1））的金属板。
表示2400可以此外包括封装基板的第二部分2404。第二部分2404指示了护圈（诸如护圈114（图1））可以延伸自封装基板的地方。在所图示的实施例中，第二部分2404被图示为矩形。然而，要理解的是，在其他实施例中，第二部分2404可以是与如关于图1所描述的护圈114（图1）可以具有的形状中的任一个相同的形状。
表示2400可以此外包括封装基板的第三部分2406。第三部分2406指示了密封区（诸如密封区120（图1））可以位于封装基板上的地方。在所图示的实施例中，密封区位于护圈（如第二部分2404所表示的）内以及护圈外部。在其他实施例中，密封区可以仅仅位于护圈内。
表示2400可以此外包括封装基板的第四部分2408。第四部分2408指示了金属板（诸如金属板2318（图23））可以位于封装基板上的地方。在所图示的实施例中，金属板跨护圈内的整个区域而延伸。在其他实施例中，金属板可以跨护圈内的区域的一部分而延伸。
表示2400可以此外包括位于第四部分2408内的封装基板的第五部分2410。特别地，第五部分2410由第四部分2408内的圆圈指示。第五部分2410指示一个或多个开口可以位于金属板内的地方。在所图示的实施例中，开口可以填充有密封区的一部分和/或位于密封区的一部分上方。
图25图示了根据各种实施例的包括具有密封腔体的封装组装件的示例封装基板2500的横截面视图。特别地，封装基板2500可以包括位于积层布置中的多个封装层2506。多个封装层2506的每个封装基板可以包括封装基板104（图1）的特征中的一个或多个。可以通过经由阶段622（图6）的积层膜层压过程在封装层上产生多个封装层来生成所述多个封装层2506。特别地，所图示的实施例图示了第一封装层2502以及第二封装层2504，所述第二封装层2504位于积层膜2514上，所述积层膜2514位于第一封装层2502上。可以已经通过向第一封装层2502应用阶段622的积层膜层压过程而在第一封装层2502上产生了第二封装层2504。
封装基板2500可以包括第一封装组装件2508。第一封装组装件2508可以包括封装组装件100（图1）的特征中的一个或多个。第一封装组装件2508可以包括在其上装配第一组件2510的第一封装层2502的部分。第一密封腔体2512可以位于第一封装层2502与第一组件2510之间。第一组件2510可以包括第一组件122（图1）的特征中的一个或多个。此外，第一密封腔体2512可以包括密封腔体102（图1）的特征中的一个或多个。
一个或多个积层膜2514（诸如积层膜1606（图16））可以位于第一封装层2502和/或第一组件2510上。积层膜2514可以填充第一封装层2502与第二封装层2504之间的区域，和/或可以生成第二封装层2504。
封装基板2500可以此外包括第二封装组装件2516。第二封装组装件2516可以包括封装组装件100的特征中的一个或多个。第二封装组装件2516可以包括在其上装配第二组件2518的第二封装层2504的部分。第二密封腔体2520可以位于第二封装层2504与第二组件2518之间。第二组件2518可以包括第一组件122的特征中的一个或多个。此外，第二密封腔体2520可以包括密封腔体102的特征中的一个或多个。
附加的组件可以位于如下各项上和/或被装配到如下各项：第一封装层2502、第二封装层2504、封装层2506内的其他封装层、或其某种组合。在所图示的实施例中，第二封装层2504可以是封装层2506内的顶部封装基板。处理器2522和无源组件2524可以位于第二封装层2504上。特别地，处理器2522和无源组件2524可以位于第二封装层2504上与第二封装组装件2516相邻。
封装基板2500可以此外包括封装层2506内的第三封装层2526。第三封装层2526可以是封装层2506内的底部封装层，其中底部封装层与封装层2506内的顶部封装层相对。一个或多个无源组件2528和互连2530可以位于第三封装层2526上。特别地，无源组件2528和互连2530可以位于第三封装层2526的与第二封装层2504相对的表面上。互连2530可以用于将封装基板2500装配到印刷电路板（PCB）（诸如PCB 2602（图26））。
图26图示了根据各种实施例的示例计算机设备2600，所述示例计算机设备2600可以采用本文中描述的装置和/或方法（例如，封装组装件100、具有包塑402的封装组装件100、过程600、对应于表示1700的封装组装件、对应于表示1800的封装组装件、封装组装件1900、封装组装件2000、封装组装件2100、封装组装件2200、封装组装件2300、对应于表示2400的封装组装件、和/或系统2500）。如所示出的，计算机设备2600可以包括多个组件，诸如一个或多个处理器2604（示出一个）以及至少一个通信芯片2606。在各种实施例中，所述一个或多个处理器2604各自可以包括一个或多个处理器核。在各种实施例中，所述至少一个通信芯片2606可以物理地并且电气地耦合到所述一个或多个处理器2604。在另外的实现方式中，通信芯片2606可以是所述一个或多个处理器2604的部分。在各种实施例中，计算机设备2600可以包括印刷电路板（PCB）2602。对于这些实施例，所述一个或多个处理器2604和通信芯片2606可以被设置在其上。在可替换的实施例中，可以在没有采用PCB 2602的情况下使各种组件耦合。
取决于其应用，计算机设备2600可以包括其他组件，所述其他组件可以或可以不被物理地并且电气地耦合到PCB 2602。这些其他组件包括但不限于存储器控制器2626、易失性存储器（例如动态随机存取存储器（DRAM）2620）、诸如只读存储器（ROM）2624的非易失性存储器、闪速存储器2622、存储设备2654（例如硬盘驱动器（HDD））、I/O控制器2641、数字信号处理器（未示出）、密码处理器（未示出）、图形处理器2630、一个或多个天线2628、显示器（未示出）、触摸屏显示器2632、触摸屏控制器2646、电池2636、音频编解码器（未示出）、视频编解码器（未示出）、全球定位系统（GPS）设备2640、罗盘2642、加速计（未示出）、陀螺仪（未示出）、扬声器2650、相机2652、以及大容量存储设备（诸如硬盘驱动器、固态驱动器、光盘（CD）、数字通用盘（DVD））（未示出）等等。
在一些实施例中，所述一个或多个处理器2604、闪速存储器2622和/或存储设备2654可以包括存储编程指令的相关联的固件（未示出），所述编程指令被配置成使得计算机设备2600能够响应于由所述一个或多个处理器2604对编程指令的执行而实践本文中描述的方法的全部或所选方面。在各种实施例中，这些方面可以附加地或可替换地通过使用与所述一个或多个处理器2604、闪速存储器2622、或存储设备2654分离的硬件而被实现。
通信芯片2606可以使能有线和/或无线通信以用于将数据传递到计算机设备2600和自计算机设备2600传递数据。术语“无线”及其派生词可以用于描述电路、设备、系统、方法、技术、通信信道等等，其可以通过使用经调制的电磁辐射而通过非固体介质来传送数据。所述术语不暗示相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含。通信芯片2606可以实现多个无线标准或协议中的任一个，包括但不限于IEEE 802.20、长期演进（LTE）、LTE升级版（LTE-A）、通用分组无线服务（GPRS）、演进数据优化（Ev-DO）、演进式高速分组接入（HSPA+）、演进式高速下行链路分组接入（HSDPA+）、演进式高速上行链路分组接入（HSUPA+）、全球移动通信系统（GSM）、增强型数据速率GSM演进（EDGE）、码分多址（CDMA）、时分多址（TDMA）、数字增强无绳通信（DECT）、全球微波接入互操作性（WiMAX）、蓝牙、其衍生物、以及被指定为3G、4G、5G及以上的任何其他无线协议。计算机设备2600可以包括多个通信芯片2606。例如，第一通信芯片2606可以专用于较短程无线通信，诸如Wi-Fi和蓝牙，并且第二通信芯片2606可以专用于较长程无线通信，诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其他。
被装配到PCB 2602的组件中的一个或多个可以包括根据本文中所公开的封装组装件的封装组装件。特别地，处理器2604、通信芯片2606、DRAM 2620、闪速存储器2622、ROM2624、GPS 2640、罗盘2642、存储器控制器2626、I/O控制器2641、图形CPU 2630、存储设备2654、触摸屏控制器2646、或其某种组合，可以包括根据以下各项的封装组装件：封装组装件100、具有包塑402的封装组装件100、对应于表示1700的封装组装件、对应于表示1800的封装组装件、封装组装件1900、封装组装件2000、封装组装件2100、封装组装件2200、封装组装件2300、对应于表示2400的封装组装件、或其某种组合。
在各种实现方式中，计算机设备2600可以是膝上型电脑、上网本、笔记本、超级本、智能电话、计算机平板电脑、个人数字助理（PDA）、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元（例如游戏控制台或汽车娱乐单元）、数码相机、器具、便携式音乐播放器、或数字视频记录仪。在另外的实现方式中，计算机设备2600可以是处理数据的任何其他电子设备。
示例1可以包括一种封装组装件，其包括封装基板，所述封装基板包括护圈，其中所述护圈自封装基板的表面并且绕腔体的圆周而延伸；以及沿着整个护圈、通过焊料接合部而耦合到护圈的组件，其中所述腔体位于所述封装基板和所述组件之间，并且所述腔体经由所述护圈和所述焊料接合部而被密封地封接。
示例2可以包括示例1的封装组装件，其中所述封装基板包括介电材料，所述介电材料在护圈内延伸并且提供密封性。
示例3可以包括示例2的封装组装件，其中所述介电材料位于封装基板的表面上。
示例4可以包括示例2的封装组装件，其中所述介电材料是无机介电材料。
示例5可以包括示例2的封装组装件，其中所述介电材料包括硅、氮、铝或氧。
示例6可以包括示例1-5中任一个的封装组装件，其中所述封装基板此外包括位于护圈内的互连元件，其中所述互连元件延伸自封装基板的表面，被耦合到所述组件，并且提供所述封装基板和所述组件之间的电连接性。
示例7可以包括示例1-5中任一个的封装组装件，其中所述护圈包括位于封装基板的表面上的第一区，以及位于第一区上的第二区，并且其中所述第一区包括铜，并且所述第二区包括焊料。
示例8可以包括示例1-5中任一个的封装组装件，其中所述护圈包括位于封装基板的表面上的第一区，位于第一区上的第二区，以及位于第二区上的第三区，其中所述第一区包括铜，其中所述第二区包括表面修整，并且其中所述第三区包括焊料。
示例9可以包括示例8的封装组装件，其中所述表面修整包括镍、钯或金。
示例10可以包括示例1-5中任一个的封装组装件，其中所述护圈包括位于封装基板的表面上的第一区，以及位于第一区上的第二区，并且其中所述第一区包括铜，并且所述第二区包括表面修整。
示例11可以包括示例10的封装组装件，其中所述表面修整包括镍、钯或金。
示例12可以包括示例10的封装组装件，其中所述第二区此外位于第一区的第一侧和第一区的第二侧上，所述第二侧与所述第一侧相对，并且其中所述第一侧和所述第二侧自封装基板的表面大体上垂直地延伸。
示例13可以包括示例12的封装组装件，其中所述表面修整包括镍、钯或金。
示例14可以包括示例1-5中任一个的封装组装件，其中所述组件是具有移动元件的设备（DME），并且其中DME的元件在腔体内延伸。
示例15可以包括一种在封装组装件内产生密封腔体的方法，其包括：在封装基板的表面上形成护圈，其中所述护圈将绕密封腔体的圆周而延伸；将组件定位在护圈上；并且形成耦合所述护圈和所述组件的焊料接合部，其中所述焊料接合部密封地封接所述密封腔体。
示例16可以包括示例15的方法，其中形成护圈包括：将抗蚀剂定位在封装基板的表面上，所述抗蚀剂具有用于护圈的开口；执行金属电镀过程，所述金属电镀过程将护圈沉积在抗蚀剂的开口内；以及移除抗蚀剂。
示例17可以包括示例16的方法，其中执行金属电镀过程包括：在封装基板的表面上形成第一区，所述第一区包括铜；并且在第一区的表面上形成第二区，所述第一区的表面位于第一区的与封装基板的表面相对的侧上。
示例18可以包括示例17的方法，其中所述第二区包括焊料、镍、钯或金。
示例19可以包括示例17的方法，其中执行金属电镀过程此外包括在第二区的表面上形成第三区，所述第二区的表面位于第二区的与所述第一区的表面相对的侧上，其中所述第二区包括镍、钯或金，并且其中所述第三区包括焊料。
示例20可以包括示例15-19中任一个的方法，此外包括将密封区沉积在封装基板上。
示例21可以包括示例20的方法，其中所述密封区包括无机介电材料。
示例22可以包括示例20的方法，其中所述密封区包括硅、氮、铝或氧。
示例23可以包括示例15-19中任一个的方法，此外包括：形成互连元件，所述互连元件延伸自封装基板的表面，其中所述互连元件位于护圈内；以及形成将所述互连元件耦合到所述组件的接触部的焊料接合部，其中所述互连元件将提供所述封装基板与组件之间的电连接。
示例24可以包括示例23的方法，其中形成互连元件包括：在封装基板的表面中钻通路，其中所述通路延伸到封装基板的导电材料中；将抗蚀剂定位在封装基板的表面上，所述抗蚀剂具有在所述通路上方的开口；执行金属电镀过程，所述金属电镀过程将互连元件沉积在抗蚀剂的开口内；以及移除抗蚀剂。
示例25可以包括示例15-19中任一个的方法，此外包括在所述组件上形成包塑，其中所述包塑包封所述组件和护圈。
示例26可以包括一种计算机设备，其包括印刷电路板（PCB）以及装配在所述PCB上的封装组装件，其中所述封装组装件包括封装基板，所述封装基板包括护圈，其中所述护圈自封装基板的表面并且绕腔体的圆周而延伸；以及沿着整个护圈、通过焊料接合部而耦合到护圈的组件，其中所述腔体位于所述封装基板和所述组件之间，并且所述腔体经由所述护圈和所述焊料接合部而被密封地封接。
示例27可以包括示例26的计算机设备，其中所述封装基板包括介电材料，所述介电材料在护圈内延伸并且提供密封性。
示例28可以包括示例27的计算机设备，其中所述介电材料位于封装基板的表面上。
示例29可以包括示例27的计算机设备，其中所述介电材料是无机介电材料。
示例30可以包括示例27的计算机设备，其中所述介电材料包括硅、氮、铝或氧。
示例31可以包括示例26-30中任一个的计算机设备，其中所述封装基板此外包括位于护圈内的互连元件，其中所述互连元件延伸自封装基板的表面，被耦合到所述组件，并且提供所述封装基板和所述组件之间的电连接性。
示例32可以包括示例26-30中任一个的计算机设备，其中所述护圈包括位于封装基板的表面上的第一区，以及位于第一区上的第二区，并且其中所述第一区包括铜，并且所述第二区包括焊料。
示例33可以包括示例26-30中任一个的计算机设备，其中所述护圈包括位于封装基板的表面上的第一区，位于第一区上的第二区，以及位于第二区上的第三区，其中所述第一区包括铜，并且所述第二区包括表面修整，并且其中所述第三区包括焊料。
示例34可以包括示例33的计算机设备，其中所述表面修整包括镍、钯或金。
示例35可以包括示例26-30中任一个的计算机设备，其中所述护圈包括位于封装基板的表面上的第一区，以及位于第一区上的第二区，并且其中所述第一区包括铜，并且所述第二区包括表面修整。
示例36可以包括示例35的计算机设备，其中所述表面修整包括镍、钯或金。
示例37可以包括示例35的计算机设备，其中所述第二区此外位于第一区的第一侧和第一区的第二侧上，所述第二侧与所述第一侧相对，并且其中所述第一侧和所述第二侧自封装基板的表面大体上垂直地延伸。
示例38可以包括示例37的计算机设备，其中所述表面修整包括镍、钯或金。
示例39可以包括示例26-30中任一个的计算机设备，其中所述组件是具有移动元件的设备（DME），并且其中DME的元件在腔体内延伸。
对于本领域技术人员将明显的是：在所公开的设备和相关联的方法的所公开的实施例中可以做出各种修改和变化，而不偏离本公开内容的精神或范围。因而，意图的是：如果以上公开的实施例的修改和变化在任何权利要求及其等同物的范围内，那么本公开内容涵盖所述修改和变化。

Claims (25)

1.一种封装组装件，包括：
封装基板，所述封装基板包括护圈，其中所述护圈自封装基板的表面并且绕腔体的圆周而延伸；以及
沿着整个护圈、通过焊料接合部而耦合到护圈的组件，其中所述腔体位于所述封装基板和所述组件之间，并且所述腔体经由所述护圈和所述焊料接合部而被密封地封接。
2.根据权利要求1所述的封装组装件，其中所述封装基板包括介电材料，所述介电材料在护圈内延伸并且提供密封性。
3.根据权利要求2所述的封装组装件，其中所述介电材料位于封装基板的表面上。
4.根据权利要求2所述的封装组装件，其中所述介电材料是无机介电材料。
5.根据权利要求2所述的封装组装件，其中所述介电材料包括硅、氮、铝或氧。
6.根据权利要求1-5中任一项所述的封装组装件，其中所述封装基板此外包括位于护圈内的互连元件，其中所述互连元件延伸自封装基板的表面，被耦合到所述组件，并且提供所述封装基板和所述组件之间的电连接性。
7.根据权利要求1-5中任一项所述的封装组装件，其中所述护圈包括位于封装基板的表面上的第一区，以及位于第一区上的第二区，并且其中所述第一区包括铜，并且所述第二区包括焊料。
8.根据权利要求1-5中任一项所述的封装组装件，其中所述护圈包括位于封装基板的表面上的第一区，位于第一区上的第二区，以及位于第二区上的第三区，其中所述第一区包括铜，其中所述第二区包括表面修整，并且其中所述第三区包括焊料。
9.根据权利要求8所述的封装组装件，其中所述表面修整包括镍、钯或金。
10.根据权利要求1-5中任一项所述的封装组装件，其中所述护圈包括位于封装基板的表面上的第一区，以及位于第一区上的第二区，并且其中所述第一区包括铜，并且所述第二区包括表面修整。
11.根据权利要求10所述的封装组装件，其中所述表面修整包括镍、钯或金。
12.根据权利要求10所述的封装组装件，其中所述第二区此外位于第一区的第一侧和第一区的第二侧上，所述第二侧与所述第一侧相对，并且其中所述第一侧和所述第二侧自封装基板的表面大体上垂直地延伸。
13.根据权利要求12所述的封装组装件，其中所述表面修整包括镍、钯或金。
14.根据权利要求1-5中任一项所述的封装组装件，其中所述组件是具有移动元件的设备（DME），并且其中DME的元件在腔体内延伸。
15.一种在封装组装件内产生密封腔体的方法，其包括：
在封装基板的表面上形成护圈，其中所述护圈将绕密封腔体的圆周而延伸；
将组件定位在护圈上；以及
形成耦合所述护圈和所述组件的焊料接合部，其中所述焊料接合部密封地封接所述密封腔体。
16.根据权利要求15所述的方法，其中形成护圈包括：
将抗蚀剂定位在封装基板的表面上，所述抗蚀剂具有用于护圈的开口；
执行金属电镀过程，所述金属电镀过程将护圈沉积在所述抗蚀剂的开口内；以及
移除抗蚀剂。
17.根据权利要求16所述的方法，其中执行金属电镀过程包括：
在封装基板的表面上形成第一区，所述第一区包括铜；以及
在第一区的表面上形成第二区，所述第一区的表面位于第一区的与封装基板的表面相对的侧上。
18.根据权利要求17所述的方法，其中执行金属电镀过程此外包括：
在第二区的表面上形成第三区，所述第二区的表面位于第二区的与所述第一区的表面相对的侧上，其中所述第二区包括镍、钯或金，并且其中所述第三区包括焊料。
19.根据权利要求15-18中任一项所述的方法，此外包括将密封区沉积在封装基板上。
20.一种计算机设备，其包括：
印刷电路板（PCB）；以及
被装配在所述PCB上的封装组装件，其中所述封装组装件包括：
封装基板，所述封装基板包括护圈，其中所述护圈自封装基板的表面并且绕腔体的圆周而延伸；以及
沿着整个护圈、通过焊料接合部而耦合到护圈的组件，其中所述腔体位于所述封装基板和所述组件之间，并且所述腔体经由所述护圈和所述焊料接合部而被密封地封接。
21.根据权利要求20所述的计算机设备，其中所述封装基板包括介电材料，所述介电材料在护圈内延伸并且提供密封性。
22.根据权利要求21所述的计算机设备，其中所述介电材料位于封装基板的表面上。
23.根据权利要求21所述的计算机设备，其中所述介电材料是无机介电材料。
24.根据权利要求21所述的计算机设备，其中所述介电材料包括硅、氮、铝或氧。
25.根据权利要求20-24中任一项所述的计算机设备，其中所述封装基板此外包括位于护圈内的互连元件，其中所述互连元件延伸自封装基板的表面，被耦合到所述组件，并且提供所述封装基板和所述组件之间的电连接性。
CN201811620795.0A 2017-12-29 2018-12-28 具有密封腔体的封装组装件 Pending CN110021566A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/859,321 US10314171B1 (en) 2017-12-29 2017-12-29 Package assembly with hermetic cavity
US15/859321 2017-12-29

Publications (1)

Publication Number Publication Date
CN110021566A true CN110021566A (zh) 2019-07-16

Family

ID=64564583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811620795.0A Pending CN110021566A (zh) 2017-12-29 2018-12-28 具有密封腔体的封装组装件

Country Status (3)

Country Link
US (1) US10314171B1 (zh)
EP (1) EP3506343A1 (zh)
CN (1) CN110021566A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022110682A1 (zh) * 2020-11-30 2022-06-02 华为技术有限公司 封装基板及通信设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN212660328U (zh) * 2019-09-10 2021-03-05 美商楼氏电子有限公司 麦克风组件和经组装的pcb
CN111792621B (zh) * 2020-07-06 2024-04-16 中国科学院上海微系统与信息技术研究所 一种圆片级薄膜封装方法及封装器件
WO2023199375A1 (ja) * 2022-04-11 2023-10-19 三菱電機株式会社 中空パッケージ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278447A (en) * 1992-01-16 1994-01-11 Lsi Logic Corporation Semiconductor device assembly carrier
US5581028A (en) * 1994-06-23 1996-12-03 Hewlett Packard Company Fluid property sensors incorporating plated metal rings for improved packaging
US6808955B2 (en) * 2001-11-02 2004-10-26 Intel Corporation Method of fabricating an integrated circuit that seals a MEMS device within a cavity
US7170155B2 (en) * 2003-06-25 2007-01-30 Intel Corporation MEMS RF switch module including a vertical via
US20090151972A1 (en) * 2004-05-28 2009-06-18 Stellar Microdevices, Inc. Cold weld hermetic mems package and method of manufacture
US20050269688A1 (en) 2004-06-03 2005-12-08 Lior Shiv Microelectromechanical systems (MEMS) devices integrated in a hermetically sealed package
JP5231340B2 (ja) * 2009-06-11 2013-07-10 新光電気工業株式会社 配線基板の製造方法
US9368429B2 (en) 2011-10-25 2016-06-14 Intel Corporation Interposer for hermetic sealing of sensor chips and for their integration with integrated circuit chips
CN104603945B (zh) 2013-06-28 2018-04-24 英特尔Ip公司 专用集成电路(asic)上的微机电系统(mems)
KR102315276B1 (ko) * 2014-10-06 2021-10-20 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
JP6584939B2 (ja) * 2015-12-10 2019-10-02 新光電気工業株式会社 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022110682A1 (zh) * 2020-11-30 2022-06-02 华为技术有限公司 封装基板及通信设备

Also Published As

Publication number Publication date
US10314171B1 (en) 2019-06-04
EP3506343A1 (en) 2019-07-03

Similar Documents

Publication Publication Date Title
CN110021566A (zh) 具有密封腔体的封装组装件
US10301176B2 (en) Microelectromechanical system (MEMS) on application specific integrated circuit (ASIC)
JP6859269B2 (ja) パッケージ構造にトレンチを形成する方法及びこの方法により形成された構造
US11881467B2 (en) Semiconductor package
CN105448867B (zh) 对嵌入管芯封装使用abf gc腔的翘曲控制
TWI636546B (zh) 電子元件封裝
KR102108608B1 (ko) 스케일링가능한 패키지 아키텍처 및 연관된 기법과 구성
JP2019068040A (ja) 埋め込みダイパッケージの熱性能を向上させるための新規なアーキテクチャ材料および処理
JP2016115929A (ja) マイクロ電子パッケージ用ピクチャフレームスティフナ
TW201724384A (zh) 帶有懸臂結構的封裝式積體電路裝置
KR102484174B1 (ko) 센서 통합 패키지 제조 방법 및 이로부터 형성된 구조물
US10811366B2 (en) Microelectronic bond pads having integrated spring structures
US10541190B2 (en) Stacked die package with through-mold thermally conductive structures between a bottom die and a thermally conductive material
JP2007036814A (ja) 圧電発振器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination