CN110010488A - 一种密闭型系统级封装光电模块工艺 - Google Patents

一种密闭型系统级封装光电模块工艺 Download PDF

Info

Publication number
CN110010488A
CN110010488A CN201811177021.5A CN201811177021A CN110010488A CN 110010488 A CN110010488 A CN 110010488A CN 201811177021 A CN201811177021 A CN 201811177021A CN 110010488 A CN110010488 A CN 110010488A
Authority
CN
China
Prior art keywords
copper
silicon
rdl
insulating layer
cover board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811177021.5A
Other languages
English (en)
Other versions
CN110010488B (zh
Inventor
冯光建
丁祥祥
刘长春
马飞
程明芳
郭丽丽
郑赞赞
郁发新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimeike Microelectronics Co Ltd
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimeike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimeike Microelectronics Co Ltd filed Critical Zhejiang Jimeike Microelectronics Co Ltd
Priority to CN201811177021.5A priority Critical patent/CN110010488B/zh
Publication of CN110010488A publication Critical patent/CN110010488A/zh
Application granted granted Critical
Publication of CN110010488B publication Critical patent/CN110010488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Led Device Packages (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

本发明公开了一种密闭型系统级封装光电模块工艺,包括如下步骤:101)载板与玻璃板键合步骤、102)密封盖板步骤、103)封装步骤;本发明提供实现光电芯片的完全密闭,大大降低了制造成本的一种密闭型系统级封装光电模块工艺。

Description

一种密闭型系统级封装光电模块工艺
技术领域
本发明涉及半导体技术领域,更具体的说,它涉及一种密闭型系统级封装光电模块工艺。
背景技术
通常卫星搭载的载荷有相控阵雷达、高清相机、惯性导航及各类传感器,随着载荷性能的逐渐提高,对于数据传输的速率要求逐渐增加,光纤数传由于具有重量轻、电磁屏蔽特性好、通信容量大、易于复用集成等优点,成为了数据传输中高频电缆线的良好替代品。
但是在某些特定环境中,苛刻的过热或者过冷条件以及未知的辐射会严重影响到光芯片对光纤内光子的感应和传输,甚至对高速工作的光芯片带来致命的伤害。对于此类光模块,一般会用耐辐射的光纤来做,但是对于光芯片来说,则需要通过密封工艺对其进行保护,使其具备隔热防冻以及防辐射等功能。
为保证气密性,传统的方法是用陶瓷基板,PCB板等把模块的功能芯片通过粘贴打线的方式进行焊接,然后用胶进行密封,使其达到隔离外界环境的目的,但是目前来讲,符合该要求的胶水较少,且不能完全保证在更苛刻的环境下还能否发挥作用。
发明内容
本发明克服了现有技术的不足,提供实现光电芯片的完全密闭,大大降低了制造成本的一种密闭型系统级封装光电模块工艺。
本发明的技术方案如下:
一种密闭型系统级封装光电模块工艺,具体处理包括如下步骤:
101)载板与玻璃板键合步骤:在穿孔的载板表面通过光刻和干法刻蚀工艺制作硅孔,硅孔深度在10nm到800um之间,硅孔的形状为方形、梯形或圆形,其边长或直径范围在10um到40000um之间;
把玻璃板通过直接键合或阳极键合或硅氧键合或者胶黏的工艺,使其与载板键合,再通过减薄、干法刻蚀或者湿法刻蚀工艺使载体的硅孔露出来,通过光刻、电镀工艺在玻璃板上制作密封键合焊盘,形成穿孔载板;
102)密封盖板步骤:在盖板表面通过干法刻蚀的方法制作出凹坑,凹坑为立方形、倒梯形、圆柱形或者半球形,其尺寸范围在10um到10000um之间,其中尺寸包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度;
在盖板上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层,绝缘层厚度范围在10nm到100um之间;通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层,种子层厚度范围在1nm到100um,种子层本身结构为一层或者多层,种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者几种;通过电镀铜,使铜金属充满凹坑,在200到500度温度下密化,并用CMP工艺使盖板表面只剩下填铜;
通过光刻、刻蚀工艺在盖板表面制作TSV孔,TSV孔直径范围在1um到1000um,深度在10um到1000um,在盖板上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层,绝缘层厚度范围在10nm到100um之间;通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层,种子层厚度范围在1nm到100um,种子层本身结构为一层或者多层,种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者几种;通过电镀铜,使铜金属充满凹坑,在200到500度温度下密化,并用CMP工艺使盖板表面只剩下填铜
在盖板的表面制作RDL,其过程包括制作绝缘层,绝缘层厚度范围在10nm到1000um,其材质为氧化硅或者氮化硅;再通过光刻、干法刻蚀工艺开窗,使RDL和TSV孔的铜柱连接,其中通过光刻,电镀工艺在硅片表面制作RDL,RDL包括走线和键合;
通过光刻、电镀工艺在盖板表面制作键合金属形成焊盘,焊盘高度范围在10nm到1000um,键合金属采用铜,铝,镍,银,金,锡中的一种或者多种,键合金属的结构为一层或者多层;此处焊盘和RDL是一面的,位于TSV孔的铜柱露出的一端;
对盖板的另一面进行减薄,通过光刻、电镀工艺制作金属焊盘;厚度范围在1nm到100um,同样该焊盘结构为一层或者多层,其材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种;通过研磨、湿法腐蚀和干法刻蚀的工艺制作空腔,空腔刻蚀在TSV孔的下端,使TSV孔露出,再通过干法或湿法刻蚀工艺使TSV孔中的铜柱露出来,并将光电芯片通过共晶焊接的方式置于密封盖板空腔中露出的铜柱上;
103)封装步骤:密封盖板跟穿孔载板通过晶圆级键合的方式键合在一起,密封盖板的背面用表面贴装工艺放置其他功能芯片,切割后通入光纤完成光通路,把模组贴装在PCB板上,打线使模组跟PCB板互联。
进一步的,盖板、载板、玻璃板采用统一的尺寸,其采用4,6,8,12寸中的一种尺寸,厚度范围为200um到2000um,其材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
进一步的,密封盖板的表面绝缘层用干法刻蚀或者湿法腐蚀工艺去除。
进一步的,在RDL表面覆盖绝缘层,在绝缘层上开窗露出焊盘;此处RDL的金属采用铜、铝、镍、银、金、锡中的一种或者多种,RDL本身结构采用一层或多层,RDL的厚度范围为10nm到1000um;焊盘开窗直径为10um到10000um。
进一步的,切割方式采用激光切割或者刀具切割,切割位置位于凹坑填铜位置的中间。
进一步的,步骤104)键合温度在200到500度之间。
本发明相比现有技术优点在于:本发明通过晶圆键合的方式把玻璃或其他透明材料跟硅空腔结合在一起,既能保证光信号的收发,又能实现光电芯片的完全密闭,同时晶圆级的工艺方式来实现该结构,大大降低了制造成本。
附图说明
图1为本发明的穿孔的载板结构剖面图;
图2为本发明的密封盖板结构剖面图;
图3为本发明的穿孔载板结构剖面图;
图4为本发明的单个封装模组结构剖面图;
图5为本发明的图4通入光纤的结构剖面图;
图6为本发明的玻璃板制作凸柱的结构剖面图;
图7为本发明的图6与密封盖板的结构剖面图;
图8为本发明的基于图7的单个封装模组结构剖面图;
图9为本发明的图8通入光纤的结构剖面图;
图10为本发明的玻璃板制作双面凸柱的结构剖面图;
图11为本发明的图10与密封盖板的结构剖面图;
图12为本发明的基于图11的单个封装模组结构剖面图;
图13为本发明的图12通入光纤的结构剖面图;
图14为本发明的另一种玻璃板的结构剖面图;
图15为本发明的图14与密封盖板的结构剖面图;
图16为本发明的基于图15的单个封装模组结构剖面图;
图17为本发明的图16通入光纤的结构剖面图。
图中标识:玻璃板101、载板102、硅孔103、凸柱104、密封盖板201、202、空腔203、光电芯片204、功能芯片301、光纤401。
具体实施方式
下面详细描述本发明的实施方式,其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是,除非另外定义,这里使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样的定义,不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号,仅仅是为了描述的方便,而没有实质上先后顺序的联系。各具体实施方式中的不同步骤,可以进行不同先后顺序的组合,实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
如图1至图17所示,一种密闭型系统级封装光电模块工艺,具体处理包括如下步骤:
101)载板102与玻璃板101键合步骤:在穿孔的载板102表面通过光刻和干法刻蚀工艺制作硅孔103,硅孔103深度在10nm到800um之间,硅孔103的形状为方形、梯形或圆形,其边长或直径范围在10um到40000um之间。
把玻璃板101通过直接键合或阳极键合或硅氧键合或者胶黏的工艺,使其与载板102键合,再通过减薄、干法刻蚀或者湿法刻蚀工艺使载体的硅孔103露出来,通过光刻、电镀工艺在玻璃板101上制作密封键合焊盘,形成穿孔载板。
即具体如图1所示,在穿孔的载板102硅片表面通过光刻和干法刻蚀工艺制作硅孔103,硅孔103深度在10nm到800um,穿孔的载板硅片空腔203形状可以是方形,梯形,圆形等,其边长或者直径范围在10um到40000um。硅片包括4,6,8,12寸晶圆,厚度范围为200um到2000um,也可以是其他材质,包括玻璃,石英,碳化硅,氧化铝等无机材料,也可以是环氧树脂,聚氨酯等有机材料,其主要功能是提供支撑作用。穿孔的载板102硅片是把玻璃板101通过直接键合或阳极键合或硅氧键合或者胶黏的工艺跟穿孔硅片键合在一起。通过减薄,干法刻蚀或者湿法刻蚀工艺使穿孔硅片的硅孔103露出来。通过光刻,电镀工艺在玻璃板101上制作密封键合焊盘。
102)密封盖板201步骤:在密封盖板201表面通过干法刻蚀的方法制作出凹坑,凹坑为立方形、倒梯形、圆柱形或者半球形,其尺寸范围在10um到10000um之间,其中尺寸包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度。
在密封盖板201上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层,绝缘层厚度范围在10nm到100um之间。通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层,种子层厚度范围在1nm到100um,种子层本身结构为一层或者多层,种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者几种。通过电镀铜,使铜金属充满凹坑,在200到500度温度下密化,并用CMP工艺使盖板表面只剩下填铜。
通过光刻、刻蚀工艺在密封盖板201表面制作TSV孔,TSV孔直径范围在1um到1000um,深度在10um到1000um,在密封盖板201上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层,绝缘层厚度范围在10nm到100um之间。通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层,种子层厚度范围在1nm到100um,种子层本身结构为一层或者多层,种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者几种。通过电镀铜,使铜金属充满凹坑,在200到500度温度下密化,并用CMP工艺使密封盖板201表面只剩下填铜
在密封盖板201的表面制作RDL,其过程包括制作绝缘层,绝缘层厚度范围在10nm到1000um,其材质为氧化硅或者氮化硅。再通过光刻、干法刻蚀工艺开窗,使RDL和TSV孔的铜柱连接,其中通过光刻,电镀工艺在硅片表面制作RDL,RDL包括走线和键合。
通过光刻、电镀工艺在密封盖板201表面制作键合金属形成焊盘,焊盘高度范围在10nm到1000um,键合金属采用铜,铝,镍,银,金,锡中的一种或者多种,键合金属的结构为一层或者多层。此处焊盘和RDL是一面的,位于TSV孔的铜柱露出的一端。
对密封盖板201的另一面进行减薄,通过光刻、电镀工艺制作金属焊盘。厚度范围在1nm到100um,同样该焊盘结构为一层或者多层,其材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种。通过研磨、湿法腐蚀和干法刻蚀的工艺制作空腔203,空腔203刻蚀在TSV孔的下端,使TSV孔露出,再通过干法或湿法刻蚀工艺使TSV孔中的铜柱露出来,并将光电芯片204通过共晶焊接的方式置于密封盖板201空腔203中露出的铜柱上。
即具体如图2所示,在此密封盖板201的硅片表面通过干法刻蚀的方法制作出凹坑,凹坑可以是立方形,倒梯形也可以是圆柱形或者半球形。其尺寸范围在10um到10000um之间,此处尺寸包括立方形,倒梯形的长宽高或者圆柱形,半球形的直径或高度。 此步骤的硅片包括4,6,8,12寸晶圆,厚度范围为200um到2000um,也可以是其他材质,包括玻璃,石英,碳化硅,氧化铝等无机材料,也可以是环氧树脂,聚氨酯等有机材料,其主要功能是提供支撑作用。
在密封盖板201的硅片上方沉积氧化硅或者氮化硅等绝缘层,或者直接热氧化,绝缘层厚度范围在10nm到100um之间。通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层上方制作种子层,种子层厚度范围在1nm到100um,其可以是一层也可以是多层,金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。通过电镀铜,使铜金属充满凹坑,200到500度温度下密化使铜更致密。铜CMP工艺使硅片表面铜去除,使硅片表面只剩下填铜。硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。硅片表面绝缘层也可以保留。
通过光刻,刻蚀工艺在硅片表面制作TSV孔,孔直径范围在1um到1000um,深度在10um到1000um。在硅片上方沉积氧化硅或者氮化硅等绝缘层,或者直接热氧化,绝缘层厚度范围在10nm到100um之间。通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层上方制作种子层,种子层厚度范围在1nm到100um,其可以是一层也可以是多层,金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。通过电镀铜,使铜金属充满TSV,200到500度温度下密化使铜更致密。铜CMP工艺使硅片表面铜去除,使硅片表面只剩下填铜。硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。硅片表面绝缘层也可以保留。
在此密封盖板201硅片的表面制作RDL,其过程包括制作绝缘层,绝缘层厚度范围在10nm到1000um,其材质可以是氧化硅或者氮化硅。通过光刻,干法刻蚀工艺开窗,使RDL和TSV孔的铜柱一端连接。通过光刻,电镀工艺在硅片表面制作RDL。RDL包括走线和键合功能。
也可以在RDL表面覆盖绝缘层,在绝缘层上开窗露出焊盘。此处RDL金属可以是铜,铝,镍,银,金,锡等材料,可以是一层也可以是多层,其厚度范围为10nm到1000um。焊盘开窗10um到10000um直径。
通过光刻,电镀工艺在硅片表面制作键合金属,焊盘高度范围在10nm到1000um,金属可以是铜,铝,镍,银,金,锡等材料,可以是一层也可以是多层,其厚度范围为10nm到1000um。此处焊盘和RDL是一面的,位于TSV铜柱露出的一端。
对密封盖板201硅片没有制作金属工艺的一面进行减薄,通过光刻、电镀工艺制作金属焊盘。厚度范围在1nm到100um,其可以是一层也可以是多层,金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。通过研磨,湿法腐蚀和干法刻蚀的工艺制作空腔203。空腔203刻蚀到TSV孔的下端,使TSV孔露出来,通过干法或湿法刻蚀工艺使TSV孔中的铜柱露出来。将光电芯片204通过共晶焊接的方式置于密封硅片空腔203中露出的铜柱上。
103)封装步骤:密封盖板201跟穿孔载板通过晶圆级键合的方式键合在一起,密封盖板201的背面用表面贴装工艺放置其他功能芯片301,切割后通入光纤401完成光通路,把模组贴装在PCB板上,打线使模组跟PCB板互联。
即具体如图3所示,密封硅片跟穿孔硅片通过晶圆级键合的方式键合在一起,键合温度在200到500度之间。如图4所示,在底座晶圆的另一面用表面贴装工艺放置其他功能芯片301。切割键合晶圆成单个的封装模组,切割位置位于底座硅片的凹坑填铜位置的中间,切割方式可以是激光切割,也可以是刀具切割,其目的是把凹坑中的铜切成两部分,其露出的部分的侧面作为焊接焊盘。如图5所示,把单个封装模组插入光纤401,通入光纤401完成光通路。
实施方式2:
在实施方式1的基础上,对步骤101)修改如下:
201)把带有通孔的载板102跟玻璃板101进行键合。
如图6所示,在穿孔硅片表面通过光刻和干法刻蚀工艺制作硅孔103,硅孔103深度在10nm到400um,空腔203形状可以是方形,梯形,圆形等,其边长或者直径范围在10um到40000um。
此步骤的硅片包括4,6,8,12寸晶圆,厚度范围为200um到2000um,也可以是其他材质,包括玻璃,石英,碳化硅,氧化铝等无机材料,也可以是环氧树脂,聚氨酯等有机材料,其主要功能是提供支撑作用。
把玻璃板101通过直接键合或阳极键合或硅氧键合的工艺跟穿孔硅片键合在一起。通过光刻,刻蚀工艺在玻璃板101表面制作凸柱104。通过光刻,电镀工艺在玻璃板101上制作密封键合焊盘。
实施方式3:
在实施方式1的基础上,对步骤101)修改如下:
301)把带有通孔的载板102跟玻璃板101进行键合。
如图10所示,在穿孔硅片表面通过光刻和干法刻蚀工艺制作硅孔103,硅孔103深度在10nm到400um,空腔203形状可以是方形,梯形,圆形等,其边长或者直径范围在10um到40000um。
此步骤的硅片包括4,6,8,12寸晶圆,厚度范围为200um到2000um,也可以是其他材质,包括玻璃,石英,碳化硅,氧化铝等无机材料,也可以是环氧树脂,聚氨酯等有机材料,其主要功能是提供支撑作用。
通过光刻,刻蚀工艺在玻璃板101表面制作凸柱104105。把玻璃板101通过直接键合或阳极键合或硅氧键合的工艺跟穿孔硅片键合在一起。通过光刻,刻蚀工艺在玻璃板101表面制作凸柱104104。通过光刻,电镀工艺在玻璃板101上制作密封键合焊盘。
实施方式4包括:
401)把带有通孔的载板102跟玻璃板101进行键合。
如图14所示,在穿孔硅片表面通过光刻和干法刻蚀工艺制作硅孔103,硅孔103深度在10nm到800um,空腔203形状可以是方形,梯形,圆形等,其边长或者直径范围在10um到40000um。
此步骤的硅片包括4,6,8,12寸晶圆,厚度范围为200um到2000um,也可以是其他材质,包括玻璃,石英,碳化硅,氧化铝等无机材料,也可以是环氧树脂,聚氨酯等有机材料,其主要功能是提供支撑作用。
通过光刻,刻蚀工艺在玻璃板101表面制作凸柱104
把玻璃板101通过直接键合或阳极键合或硅氧键合的工艺跟穿孔硅片键合在一起。且凸柱104镶嵌在硅片穿孔中。
通过减薄,干法刻蚀或者湿法刻蚀工艺使穿孔硅片的硅孔103露出来。
通过光刻,电镀工艺在穿孔硅片上制作密封键合焊盘。
402)在密封硅片上制作TSV,空腔203和密封键合焊盘。
如图15所示,在硅片表面通过干法刻蚀的方法制作出凹坑,凹坑可以是立方形,倒梯形也可以是圆柱形或者半球形。其尺寸范围在10um到10000um之间,此处尺寸包括立方形,倒梯形的长宽高或者圆柱形,半球形的直径或高度。 此步骤的硅片包括4,6,8,12寸晶圆,厚度范围为200um到2000um,也可以是其他材质,包括玻璃,石英,碳化硅,氧化铝等无机材料,也可以是环氧树脂,聚氨酯等有机材料,其主要功能是提供支撑作用。
在硅片上方沉积氧化硅或者氮化硅等绝缘层,或者直接热氧化,绝缘层厚度范围在10nm到100um之间。通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层上方制作种子层,种子层厚度范围在1nm到100um,其可以是一层也可以是多层,金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。
通过电镀铜,使铜金属充满凹坑,200到500度温度下密化使铜更致密。铜CMP工艺使硅片表面铜去除,使硅片表面只剩下填铜。硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。硅片表面绝缘层也可以保留。
通过光刻,刻蚀工艺在硅片表面制作TSV孔,孔直径范围在1um到1000um,深度在10um到1000um。在硅片上方沉积氧化硅或者氮化硅等绝缘层,或者直接热氧化,绝缘层厚度范围在10nm到100um之间。通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层上方制作种子层,种子层厚度范围在1nm到100um,其可以是一层也可以是多层,金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。
通过电镀铜,使铜金属充满TSV,200到500度温度下密化使铜更致密。铜CMP工艺使硅片表面铜去除,使硅片表面只剩下填铜。硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。硅片表面绝缘层也可以保留。
在硅片的表面制作RDL,其过程包括制作绝缘层,绝缘层厚度范围在10nm到1000um,其材质可以是氧化硅或者氮化硅。通过光刻,干法刻蚀工艺开窗,使RDL和TSV铜柱一端连接。通过光刻,电镀工艺在硅片表面制作RDL。RDL包括走线和键合功能。
也可以在RDL表面覆盖绝缘层,在绝缘层上开窗露出焊盘。此处RDL金属可以是铜,铝,镍,银,金,锡等材料,可以是一层也可以是多层,其厚度范围为10nm到1000um。焊盘开窗10um到10000um直径。
通过光刻,电镀工艺在硅片表面制作键合金属,焊盘高度范围在10nm到1000um,金属可以是铜,铝,镍,银,金,锡等材料,可以是一层也可以是多层,其厚度范围为10nm到1000um。
此处焊盘和RDL是一面的,位于TSV铜柱露出的一端。
对硅片没有制作金属工艺的一面进行减薄,通过研磨,湿法腐蚀和干法刻蚀的工艺制作空腔203。空腔203刻蚀到TSV的下端,使TSV露出来,通过干法或湿法刻蚀工艺使TSV中的铜柱露出来。
将光电芯片204通过共晶焊接的方式置于密封硅片空腔203中露出的铜柱上。
403)密封硅片跟穿孔硅片通过晶圆级键合的方式键合在一起,密封硅片的背面用表面贴装工艺放置其他功能芯片301,切割后通入光纤401完成光通路,把模组贴装在PCB板上,打线使模组跟PCB板互联。
如图16所示,密封硅片跟穿孔硅片通过晶圆级键合的方式键合在一起,键合温度在200到500度之间。在底座晶圆的另一面用表面贴装工艺放置其他功能芯片301301。
切割键合晶圆成单个的封装模组,切割位置位于底座硅片的凹坑填铜位置的中间,切割方式可以是激光切割,也可以是刀具切割,其目的是把凹坑中的铜切成两部分,其露出的部分的侧面作为焊接焊盘。
如图17所示,把单个封装模组插入光纤401,通入光纤401完成光通路。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明构思的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明保护范围内。

Claims (6)

1.一种密闭型系统级封装光电模块工艺,其特征在于,具体处理包括如下步骤:
101)载板与玻璃板键合步骤:在穿孔的载板表面通过光刻和干法刻蚀工艺制作硅孔,硅孔深度在10nm到800um之间,硅孔的形状为方形、梯形或圆形,其边长或直径范围在10um到40000um之间;
把玻璃板通过直接键合或阳极键合或硅氧键合或者胶黏的工艺,使其与载板键合,再通过减薄、干法刻蚀或者湿法刻蚀工艺使载体的硅孔露出来,通过光刻、电镀工艺在玻璃板上制作密封键合焊盘,形成穿孔载板;
102)密封盖板步骤:在盖板表面通过干法刻蚀的方法制作出凹坑,凹坑为立方形、倒梯形、圆柱形或者半球形,其尺寸范围在10um到10000um之间,其中尺寸包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度;
在盖板上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层,绝缘层厚度范围在10nm到100um之间;通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层,种子层厚度范围在1nm到100um,种子层本身结构为一层或者多层,种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者几种;通过电镀铜,使铜金属充满凹坑,在200到500度温度下密化,并用CMP工艺使盖板表面只剩下填铜;
通过光刻、刻蚀工艺在盖板表面制作TSV孔,TSV孔直径范围在1um到1000um,深度在10um到1000um,在盖板上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层,绝缘层厚度范围在10nm到100um之间;通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层,种子层厚度范围在1nm到100um,种子层本身结构为一层或者多层,种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者几种;通过电镀铜,使铜金属充满凹坑,在200到500度温度下密化,并用CMP工艺使盖板表面只剩下填铜
在盖板的表面制作RDL,其过程包括制作绝缘层,绝缘层厚度范围在10nm到1000um,其材质为氧化硅或者氮化硅;再通过光刻、干法刻蚀工艺开窗,使RDL和TSV孔的铜柱连接,其中通过光刻,电镀工艺在硅片表面制作RDL,RDL包括走线和键合;
通过光刻、电镀工艺在盖板表面制作键合金属形成焊盘,焊盘高度范围在10nm到1000um,键合金属采用铜,铝,镍,银,金,锡中的一种或者多种,键合金属的结构为一层或者多层;此处焊盘和RDL是一面的,位于TSV孔的铜柱露出的一端;
对盖板的另一面进行减薄,通过光刻、电镀工艺制作金属焊盘;厚度范围在1nm到100um,同样该焊盘结构为一层或者多层,其材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种;通过研磨、湿法腐蚀和干法刻蚀的工艺制作空腔,空腔刻蚀在TSV孔的下端,使TSV孔露出,再通过干法或湿法刻蚀工艺使TSV孔中的铜柱露出来,并将光电芯片通过共晶焊接的方式置于密封盖板空腔中露出的铜柱上;
103)封装步骤:密封盖板跟穿孔载板通过晶圆级键合的方式键合在一起,密封盖板的背面用表面贴装工艺放置其他功能芯片,切割后通入光纤完成光通路,把模组贴装在PCB板上,打线使模组跟PCB板互联。
2.根据权利要求1所述的一种密闭型系统级封装光电模块工艺,其特征在于:盖板、载板、玻璃板采用统一的尺寸,其采用4,6,8,12寸中的一种尺寸,厚度范围为200um到2000um,其材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。
3.根据权利要求1所述的一种密闭型系统级封装光电模块工艺,其特征在于:,密封盖板的表面绝缘层用干法刻蚀或者湿法腐蚀工艺去除。
4.根据权利要求1所述的一种密闭型系统级封装光电模块工艺,其特征在于:在RDL表面覆盖绝缘层,在绝缘层上开窗露出焊盘;此处RDL的金属采用铜、铝、镍、银、金、锡中的一种或者多种,RDL本身结构采用一层或多层,RDL的厚度范围为10nm到1000um;焊盘开窗直径为10um到10000um。
5.根据权利要求1所述的一种密闭型系统级封装光电模块工艺,其特征在于:切割方式采用激光切割或者刀具切割,切割位置位于凹坑填铜位置的中间。
6.根据权利要求1所述的一种密闭型系统级封装光电模块工艺,其特征在于:步骤104)键合温度在200到500度之间。
CN201811177021.5A 2018-10-10 2018-10-10 一种密闭型系统级封装光电模块工艺 Active CN110010488B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811177021.5A CN110010488B (zh) 2018-10-10 2018-10-10 一种密闭型系统级封装光电模块工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811177021.5A CN110010488B (zh) 2018-10-10 2018-10-10 一种密闭型系统级封装光电模块工艺

Publications (2)

Publication Number Publication Date
CN110010488A true CN110010488A (zh) 2019-07-12
CN110010488B CN110010488B (zh) 2021-01-22

Family

ID=67164795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811177021.5A Active CN110010488B (zh) 2018-10-10 2018-10-10 一种密闭型系统级封装光电模块工艺

Country Status (1)

Country Link
CN (1) CN110010488B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103119486A (zh) * 2010-10-01 2013-05-22 住友电木株式会社 光波导、光波导的制造方法、光波导模块、光波导模块的制造方法以及电子设备
CN103787262A (zh) * 2012-10-26 2014-05-14 德州仪器公司 Tsv-mems组合
CN107963609A (zh) * 2017-11-16 2018-04-27 北京航天控制仪器研究所 一种基于阳极键合的全硅mems圆片级真空封装方法
CN108083223A (zh) * 2018-01-15 2018-05-29 杭州臻镭微波技术有限公司 一种硅基三维异构集成的射频微系统及其制造方法
CN108217579A (zh) * 2017-12-29 2018-06-29 中国科学院半导体研究所 基于硅玻璃阳极键合的圆片级高真空无引线封装方法
CN108270413A (zh) * 2017-03-24 2018-07-10 珠海晶讯聚震科技有限公司 滤波器封装元件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103119486A (zh) * 2010-10-01 2013-05-22 住友电木株式会社 光波导、光波导的制造方法、光波导模块、光波导模块的制造方法以及电子设备
CN103787262A (zh) * 2012-10-26 2014-05-14 德州仪器公司 Tsv-mems组合
CN108270413A (zh) * 2017-03-24 2018-07-10 珠海晶讯聚震科技有限公司 滤波器封装元件
CN107963609A (zh) * 2017-11-16 2018-04-27 北京航天控制仪器研究所 一种基于阳极键合的全硅mems圆片级真空封装方法
CN108217579A (zh) * 2017-12-29 2018-06-29 中国科学院半导体研究所 基于硅玻璃阳极键合的圆片级高真空无引线封装方法
CN108083223A (zh) * 2018-01-15 2018-05-29 杭州臻镭微波技术有限公司 一种硅基三维异构集成的射频微系统及其制造方法

Also Published As

Publication number Publication date
CN110010488B (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
US8017435B2 (en) Method for packaging electronic devices and integrated circuits
US20090039527A1 (en) Sensor-type package and method for fabricating the same
US7732234B2 (en) Fabrication process for package with light emitting device on a sub-mount
JP2001319985A5 (zh)
TW201205759A (en) Microelectronic elements having metallic pads overlying vias
CN110010490B (zh) 一种纵向互联的射频立方体结构的制作工艺
CN110010563A (zh) 一种底部散热型射频芯片转接板封装工艺
US20080061424A1 (en) Semiconductor apparatus
CN110010500B (zh) 一种高度集成的射频芯片系统级封装工艺
CN110197864A (zh) 半导体发光器件及其制造方法
CN110010481A (zh) 一种密闭型系统级光电模块封装方式和工艺
CN110010482B (zh) 一种基于柔性电路板的密闭型射频芯片封装工艺
CN110010498A (zh) 一种侧面散热的密闭型系统级封装工艺
CN110010502B (zh) 一种射频芯片的系统级封装工艺
CN110739231A (zh) 一种三维堆叠射频光模块制作方法
CN110010476A (zh) 一种系统级封装结构中的新型电镀填孔工艺
CN110010504B (zh) 一种具有电磁屏蔽功能的射频模块制作工艺
CN110010488A (zh) 一种密闭型系统级封装光电模块工艺
CN110010487A (zh) 一种立式焊接的射频芯片系统级封装工艺
CN110010480A (zh) 一种晶圆级的射频芯片电磁屏蔽封装工艺
CN110010593B (zh) 一种三维堆叠系统级封装工艺
CN110010475A (zh) 一种射频芯片系统级封装的散热模块制作工艺
US7681306B2 (en) Method of forming an assembly to house one or more micro components
US9343651B2 (en) Organic packaging carrier
CN108987293A (zh) 集成带有复杂三维结构盖板的芯片的晶圆级封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant