CN109997310A - 通过用修改后的有效载荷校验和加扰有效载荷来避免错误同步的记录和回放设备 - Google Patents

通过用修改后的有效载荷校验和加扰有效载荷来避免错误同步的记录和回放设备 Download PDF

Info

Publication number
CN109997310A
CN109997310A CN201780073361.0A CN201780073361A CN109997310A CN 109997310 A CN109997310 A CN 109997310A CN 201780073361 A CN201780073361 A CN 201780073361A CN 109997310 A CN109997310 A CN 109997310A
Authority
CN
China
Prior art keywords
verification
data word
word set
data
extracted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780073361.0A
Other languages
English (en)
Other versions
CN109997310B (zh
Inventor
G·凡尼斯
B·万达埃勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Newaro LLC
Original Assignee
Galaxy Studios NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Galaxy Studios NV filed Critical Galaxy Studios NV
Publication of CN109997310A publication Critical patent/CN109997310A/zh
Application granted granted Critical
Publication of CN109997310B publication Critical patent/CN109997310B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/095—Error detection codes other than CRC and single parity bit codes
    • H03M13/096—Checksums
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/21—Non-linear codes, e.g. m-bit data word to n-bit code word [mBnB] conversion with error detection or error correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2942—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes wherein a block of parity bits is computed only from combined information bits or only from parity bits, e.g. a second block of parity bits is computed from a first block of parity bits obtained by systematic encoding of a block of information bits, or a block of parity bits is obtained by an XOR combination of sub-blocks of information bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/33—Synchronisation based on error coding or decoding
    • H03M13/333—Synchronisation on a multi-bit block basis, e.g. frame synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明涉及一种用于将数据字集合转换为具有报头部分、校验和部分以及有效载荷部分的数据块的编码器。该编码器包括：报头插入器，被布置为在数据块中插入报头模式；校验和计算器，被布置为计算数据字集合的校验和；数据字转换器，被布置为将数据字集合转换为混淆数据字集合，该混淆数据字集合是在数据字集合和校验和之间应用异或操作的结果。

Description

通过用修改后的有效载荷校验和加扰有效载荷来避免错误同 步的记录和回放设备
技术领域
本发明涉及将数据字编码成具有数据报头(header)的数据块的技术领域。
背景技术
在本领域中仍然需要一种用于对可以例如与音频或视频信号相关的数据字集合进行编码和解码的鲁棒编码器和解码器。
EP 1 529 365公开了一种用于对数据进行加密和认证使得一些数据可以以明文形式传送但仍然由发送方认证的方法和装置。明文位置集合和/或密文位置集合用于指定将使用哪些数据块来生成输入校验和值和输出校验和值。然后使用这些校验和来生成认证标签。由于EP 1 529 365主要针对信息安全性，因此所提出的校验和的使用导致过度复杂的解码器和解码方法。
本发明旨在解决至少一些识别出的问题。
发明内容
本发明涉及一种用于将数据字集合转换为数据块的编码器，该编码器包括：
-报头插入器，被布置为在数据块中插入报头模式；
-校验和计算器，被布置为计算数据字集合的校验和；以及
-数据字转换器，被布置为将数据字集合转换为混淆(obfuscated)数据字集合，该混淆数据字集合是在数据字集合和校验和之间应用异或操作的结果。
这样的编码器通过将数据字插入到数据块的有效载荷部分中并用校验和与报头完成数据块来形成基本数据块。
通过使用报头模式将二进制数据流分段为数据块并通过向二进制数据流添加校验和来添加错误检测能力允许二进制数据流以分组形式传送并且允许接收器/回放设备检测和重构字节流内的一个或多个二进制大对象(blob)。它使用报头开始标记(SOH)来指示数据块的开始。
但是，这种编码器的缺点在于，在数据字集合中的随机数据中偶尔可能出现诸如报头开始之类的报头模式，这将导致接收器/回放设备的错误同步。
本发明的目的是减少数据块的有效载荷部分中的报头模式的出现。
为了实现该目的，在第一方面，本发明提供了根据权利要求1的编码器。这种编码器的特征在于，编码器包括报头模式消除器，该报头模式消除器被布置为：只要在异或操作的结果中检测到报头模式，就在n次迭代中进行以下操作，其中n在1到校验和的位数之间：
-控制校验和修改器以通过修改校验和的第n位来创建第n个校验和，
-控制数据字转换器将数据字集合转换为第n个混淆数据字集合，该第n个混淆数据字集合是在数据字集合和第n个校验和之间应用异或操作的结果，
-控制报头模式检测器以检测第n个混淆数据字集合中的报头模式，并且如果没有检测到报头模式，则控制有效载荷插入器以在校验和部分中插入第n个校验和并且在数据块的有效载荷部分中插入第n个混淆数据字集合。
对于支持分段和错误检测的大多数现有编码器，这两种机制独立工作。在本发明中，校验和不仅用于检查和校正数据字，而且还用于混淆数据字，因此还通过在数据字集合和校验和之间执行异或操作并且在报头模式检测器未能检测到异或操作的结果中的报头模式的情况下将异或操作产生的混淆数据字集合与数据字集合一起插入到数据块的有效载荷部分中来对有效载荷部分中的数据字集合中的错误报头模式进行混淆。在报头模式仍然存在的情况下，执行至少另一轮修改校验和的另一位并使用它从原始数据字集合创建另外的混淆数据字集合。
因此，没有出现任何报头模式的混淆数据字集合与在与数据字集合的异或操作中使用的修改后的校验和一起可用于存储/传送。这两个元素允许解码器使用混淆数据字集合和对应的修改后的校验和之间的简单异或操作来重新创建原始数据字集合。
可能存在与要修改的校验和中的位一样多的轮次。只执行获得无报头模式的混淆数据字集合所需数量的轮次，即，操作在异或操作的结果不包含报头模式的情况下以第一值n(比如说N0)停止。然后这个无报头模式的混淆数据字集合被插入到数据块的有效载荷部分中，并且相关联的校验和被插入到数据块的校验和部分中。以这种方式，可以防止发生数据的有效载荷部分中的错误报头模式。
在第二方面，本发明提供了一种用于将数据块转换为数据字集合的解码器，该解码器包括：
-报头检测器，用于在数据块中定位报头；
-校验和提取器，用于从数据块中提取校验和；
-码字转换器，被布置为通过在提取出的校验和与数据块的码字之间应用异或操作来提取数据字集合；
-校验和计算器，被布置为计算提取出的数据字集合的校验和；以及
-校验和验证器，被布置为将计算出的校验和与提取出的校验和进行比较，并基于比较的结果来提供错误指示。
这种解码器有利地将错误检测与分段相结合，并结合使用两个目标的校验和。另外，由于在编码器侧减少了数据块的有效载荷部分中的报头模式的出现，因此解码器具有易于实现的优点，从而显而易见地查看报头开始标记(SOH)来检测数据块的开始。
在另一方面，本发明提供了一种有益地包括所公开的编码器的记录设备。
在另一方面，本发明提供了一种有益地包括所公开的解码器的回放设备。
在另一方面，本发明提供了一种用于将数据字集合转换为数据块的编码方法，该方法包括以下步骤：
-在数据块中插入报头模式；
-计算数据字集合的校验和；
-将数据字集合转换为混淆数据字集合，该混淆数据字集合是在数据字集合和校验和之间应用异或操作的结果；
其中该方法还包括以下步骤：
对于从1到校验和的位数的每个n，并且只要在异或操作的结果中检测到报头模式，就：
-通过修改校验和的第n位来创建第n个校验和；
-将数据字集合转换为第n个混淆数据字集合，该第n个混淆数据字集合是在数据字集合和第n个校验和之间应用异或操作的结果；以及
-检测第n个混淆数据字集合中的报头模式，如果没有检测到报头模式，则在校验和部分中插入第n个校验和，并且在数据块的有效载荷部分中插入第n个混淆数据字集合。
在另一方面，本发明提供了一种用于将数据块转换为数据字集合的解码方法，该方法包括以下步骤：
-在数据块中定位报头；
-从数据块中提取校验和；
-通过在提取出的校验和与数据块的码字之间应用异或操作来提取数据字集合；
-计算提取出的数据字集合的校验和；以及
-将计算出的校验和与提取出的校验和进行比较，并基于比较的结果来提供错误指示。
在从属权利要求和具体实施方式中提供了进一步优选的实施例及其优点。
附图说明
图1图示了编码器的实施例。
图2图示了解码器的实施例。
图3图示了记录设备的实施例。
图4图示了回放设备的实施例。
图5图示了示例数据块。
图6图示了编码处理的实施例。
图7图示了解码处理的实施例。
图8图示了编码过程示例。
具体实施方式
在第一方面，本发明提供了根据权利要求1的编码器。
在编码器的实施例中，校验和的第n位与第n+1位相邻。通过在每次迭代中修改相邻位，可以跟踪已经执行了多少次迭代，因为在每个连续迭代中，修改后的校验和中的相邻位已经被修改。如果非连续位已经被改变，则这指示校验和或有效载荷的传输中的错误。这是因为：在没有发生传输错误的情况下，只可能修改后的校验和具有从0翻转到1或从1翻转到0(即被修改)的相邻位值而不存在散布的(interspersed)非修改位。
在编码器的实施例中，当n＝1时，校验和的最低有效位是将修改的位。这意味着当修改后的校验和的其它位从0变为1或从1变为0但最低有效位没有变时，在校验和或有效载荷的传输期间发生错误。校验和的最低有效位是其值可以与数据字集合的原始校验和相比被翻转的第一位，其它位仅在最低有效位也被翻转时才允许被翻转。这允许对修改后的校验和进行检查。在编码器的替代实施例中，将修改校验和的另一位。例如，当n＝1时，将修改的第一位可以是最高有效位，并且随着n增加，相邻位可以被修改。
在第二方面，本发明提供了如所公开的解码器。解码器可以如下工作。报头检测器在数据流中定位报头，从而使解码器能够定位数据块的开始。这允许从数据块的有效载荷部分提取校验和以及混淆数据字集合。但是校验和可能是修改后的校验和或原始校验和。通过对从数据块的校验和部分提取出的校验和以及从数据块的有效载荷部分提取出的混淆数据字集合应用异或操作来执行提取。这产生原始数据字集合。为了对接收到的数据执行错误检查，校验和计算器通过异或操作的结果来计算校验和。随后将该校验和与提取出的校验和进行比较。如果这个计算出的校验和与提取出的校验和相匹配，则不需要进一步的动作，因为提取出的数据字集合被正确地接收，并且在传输期间校验和没有发生错误。在提取出的校验和与计算出的校验和不同的情况下，检查差异是否限于预期根据编码期间使用的方案(scheme)进行修改的修改后的位。如果是这种情况，则该数据字集合被接受为被正确地接收。
在解码器的实施例中，校验和验证器被布置为通过将提取出的校验与计算出的校验和进行比较来在提取出的校验和中定位修改后的位。如果这个计算出的校验和与提取出的校验和相匹配，则不需要进一步的动作，因为提取出的数据字集合被正确地接收并且在传输期间校验和没有发生错误。在提取出的校验和与计算出的校验和不同的情况下，检查差异是否限于预期根据编码期间使用的方案进行修改的修改后的位。如果是这种情况，则该数据字集合被接受为被正确地接收。
在解码器的另一个实施例中，提取出的校验和中的修改后的位需要是相邻的。在编码器使用仅在连续迭代期间修改相邻位的模式的实施例中，接收到的修改后的校验和可以仅在相邻位中不同，否则在传输期间发生错误。
在解码器的另一个实施例中，如果提取出的校验和的任何位被修改，则需要修改提取出的校验和的最低有效位。当编码器首先修改(如果需要)最低有效位时，如果在计算出的校验和与提取出的校验和之间有任何位不同，则提取出的校验和必须具有与在数据字集合上计算出的校验和相比修改的最低有效位。在替代实施例中，首先修改校验和的另一位。例如，对于n＝1，翻转的第一位可以是最高有效位，并且随着n增加，相邻位可以被翻转。
在另一方面，本发明提供了如所公开的编码方法。用于将数据字集合转换为数据块的编码方法创建具有报头部分、校验和部分以及有效载荷部分的数据块。为实现此目的，在数据块的报头部分中插入报头模式。另外，需要校验和以及有效载荷，并且在将以混淆形式形成有效载荷的数据字集合上计算校验和。然后使用这个计算出的校验和来混淆数据字集合。这是通过将数据字集合转换为混淆数据字集合来完成的，该混淆数据字集合是在数据字集合和校验和之间应用异或操作的结果。如果这导致其中不存在报头模式的混淆数据字集合，则将该混淆数据字集合与数据字集合的校验和一起插入其各自部分中的数据块中。但是，如果找到报头模式，则开始迭代处理，其中对于从1到校验和的位数的每个n，并且只要在异或操作的结果中检测到报头模式，就通过修改校验和的第n位来创建第n个校验和，并将数据字集合转换为第n个混淆数据字集合，第n个混淆数据字集合是在原始数据字集合和第n个校验和之间应用异或操作的结果。每个连续校验和具有更多位被修改，即，在第三次迭代中，校验和的第一、第二和第三位都被修改。
然后执行第n个混淆数据字集合中的报头模式的检测，如果没有检测到报头模式，则将第n个校验和插入到校验和部分中，并将第n个混淆数据字集合插入到数据块的有效载荷部分中。
如果仍然发现报头模式，则执行迭代中的另一轮次，直到不再能检测到报头模式为止。以这种方式，可以防止发生数据的有效载荷部分中的错误报头模式。
在编码方法的实施例中，校验和的第n位与第n+1位相邻。通过在每次迭代中修改相邻位，可以跟踪已经执行了多少次迭代，并且如在每个连续迭代中那样，修改后的校验和中的相邻位已经被修改。如果非连续位已经被改变，则这指示校验和或有效载荷的传输中的错误。这是因为：在没有发生传输错误的情况下，只可能修改后的校验和具有从0翻转到1或从1翻转到0(即被修改)的相邻位值而不存在散布的非修改位。
在编码方法的另一个实施例中，当n＝1时，校验和的最低有效位是将修改的位。这意味着当修改后的校验和的其它位从0变为1或从1变为0但最低有效位没有变时，在校验和或有效载荷的传输期间发生错误。校验和的最低有效位是其值可以与数据字集合的原始校验和相比被翻转的第一位，其它位仅在最低有效位也被翻转时才允许被翻转。这允许对修改后的校验和进行检查。在编码方法的替代实施例中，首先被修改的可以是另一位。例如，当n＝1时，可以首先修改最高有效位，并且随着n增加，相邻位可以被修改。
在另一方面，本发明提供了如所公开的解码方法。该解码方法可以如下工作。报头位于数据流中，这使得能够定位数据块的开始。这允许从数据块的有效载荷部分提取校验和以及混淆数据字集合。但是校验和可能是修改后的校验和或原始校验和。通过对从数据块的校验和部分提取出的校验和以及从数据块的有效载荷部分提取出的混淆数据字集合应用异或操作来执行提取。这产生原始数据字集合。
为了对接收的数据执行错误检查，校验和计算器通过异或操作的结果来计算校验和。随后将该校验和与提取出的校验和进行比较。如果这个计算出的校验和与提取出的校验和相匹配，则不需要进一步的动作，因为提取出的数据字集合被正确地接收，并且在传输期间校验和没有发生错误。在提取出的校验和与计算出的校验和不同的情况下，检查差异是否限于预期根据编码期间使用的方案进行修改的修改后的位。如果是这种情况，则该数据字集合被接受为被正确地接收。
在解码方法的实施例中，该方法包括通过与计算出的校验和进行比较来在提取出的校验和中定位修改后的位的步骤。将计算出的校验和与提取出的校验和进行比较允许解码器识别提取出的校验和的修改的位并将它们的位置与如在用异或操作进行去混淆之后通过提取出的数据字集合计算的计算出的校验和进行比较。如果位置的模式与由编码器使用的模式不匹配，则指示错误。如果模式匹配，则在接收到的/检索到的数据块中很可能没有错误。
在解码方法的实施例中，提取出的校验和中的修改后的位需要是相邻的。由于在编码期间使用的典型模式将导致相邻位被修改，因此在接收侧检查该模式允许检测在传输或存储期间的错误。
在解码方法的另一个实施例中，如果提取出的校验和的任何位被修改，则需要修改提取出的校验和的最低有效位。在修改位时从校验和的最低有效位开始意味着同样在接收侧，如果提取出的校验和与计算出的校验和之间的任何位不同，则最低有效位必须不同(即被修改)，否则其它差异不是由编码期间的修改引起的，而是由传输/检索期间的错误引起的。在解码方法的替代实施例中，可以首先修改另一位。例如，当n＝1时，最高有效位可以首先被修改，而对于增加的n，相邻位可以被修改。
在本发明中，校验和既用于分段(segmentation)的目的，也用于错误检测的目的。作为错误检测手段，原则上可以应用任何校验和算法。在本发明的优选实施例中，校验和是借助于Fletcher校验和算法(诸如Fletcher-16、Fletcher-32或Fletcher-64，其中校验和长度分别为16、32或64位)来计算的。鉴于期望保持解码器尽可能简单，这种类型的校验和算法被认为是有利的选择。在替代实施例中，可以应用例如32位或64位的循环冗余校验算法(CRC)。
在编码器的优选实施例中，编码器包括报头模式消除器，该报头模式消除器被布置为：只要在要检查的数据数组中检测到报头模式，就在n次迭代中进行以下操作，其中n在1到校验和的位数之间：
-控制校验和修改器(8)以通过修改校验和的第n位来创建第n个校验和，
-控制数据字转换器(4)将数据字集合转换为第n个混淆数据字集合，该第n个混淆数据字集合是在数据字集合和第n个校验和之间应用异或操作的结果，以及
-控制报头模式检测器(5)检测要检查的数据数组中的报头模式，并且如果没有检测到报头模式，则控制有效载荷插入器(6)将第n个校验和插入在校验和部分中并且将第n个混淆数据字集合插入在数据块的有效载荷部分中。
因此，要检查的数据数组至少包括第n个校验和，即校验和部分、以及有效载荷部分。因此，有效载荷部分至少包括混淆数据字集合，并且可选地包括数据字集合的长度。在优选实施例中，数据数组包括报头部分、校验和部分以及有效载荷部分的级联(concatenation)。其有利之处在于还可以减轻在编码数据块中在除第一位置之外的任何其它位置处找到报头序列的机会。在另一个实施例中，要检查的数据数组包括报头部分、校验和部分、有效载荷部分和另一个报头部分的级联。这是有利的，因为它允许更严格的检查。实际上，可以以这种方式减轻在“附加”编码数据块的突发中在除相应编码数据块的开始处的任何其它位置处找到报头序列的机会。相关地，在编码方法的各种实施例中，如所指示的那样选择要检查的数据数组。类似地，在记录设备的各种实施例中，如所指示的那样选择要检查的数据数组。
现在将参考示例更详细地描述本发明，这些示例不是限制性的。
示例
示例1：编码器
图1图示了编码器的实施例。编码器1经由输入端2接收数据字集合，并且包括其中发出具有报头部分、校验和部分以及有效载荷部分的数据块的输出端7。
编码器1包括报头插入器6，报头插入器6被布置为在将数据块发送到输出端7之前在数据块中插入报头模式。编码器1还包括报头模式消除器9，用于从有效载荷部分中消除报头模式。
报头模式消除器9包括校验和计算器3、数据字转换器4、报头模式检测器5和校验和修改器8。
校验和计算器3计算数据字集合的校验和，并将该校验和提供给数据字转换器4。数据字转换器还从输入端2接收数据字集合。
数据字转换器4随后通过在从输入端2接收到的数据字集合和从校验和计算器3接收到的校验和之间应用异或操作将数据字集合转换为混淆数据字集合。
数据字转换器4向报头模式检测器5提供异或操作的结果，该报头模式检测器5在异或操作的结果中查找报头模式的出现。如果找到一个或多个报头模式，则报头模式检测器5向校验和修改器8发信号通知这一点，校验和修改器8进而在校验和计算器3中修改校验和。在迭代中，数据字转换器4再次转换数据字集合，但现在使用从校验和计算器3接收到的修改后的校验和。该转换的结果为：混淆数据字集合的另一次迭代由数据字转换器4提供给报头模式检测器5，报头模式检测器5再次在混淆数据集合的这次迭代中检查报头模式的存在或不存在。
如果在迭代之后报头模式检测器5没有找到报头模式，则迭代停止，并且当前修改后的校验和以及当前的混淆数据字集合两者分别由校验和计算器3和数据字转换器4提供给报头插入器6用于插入到数据块中它们相应的部分。
应注意的是，将数据字集合的长度作为参数包括在数据块的有效载荷部分中并且通过异或操作将其包括在混淆中是有益的。这对于避免编码长度中的报头模式也是重要的。在优选实施例中，数据字集合的长度(或者等效地，行程长度(run length))包括字节的序列并且借助于行程长度编码的类型(诸如在示例8中讨论的类型)进行编码。
还应注意的是，由于校验和比数据字集合短，因此在异或操作中使用校验和的若干副本的级联来获得具有等于数据字集合的长度的针对数据字转换器4的输入。
示例2：解码器
图2图示了解码器的实施例。用于将数据块转换为数据字集合的解码器10包括用于在数据块中定位报头的报头检测器12和用于从数据块中提取校验和的校验和提取器13，以及用于从数据块中提取混淆数据字集合的有效载荷提取器14。
提取出的混淆数据字集合和提取出的校验和二者都被提供给数据字转换器15，数据字转换器15对提取出的校验和以及提取出的混淆数据字集合执行异或操作。结果是如最初呈现给编码器的数据字集合。随后由码字转换器15将数据字集合提供给解码器10的输出端16。并行地，数据字集合也由数据字转换器15提供给校验和计算器17。校验和计算器因此计算数据字集合而非混淆数据字集合的校验和，并将这个计算出的校验和提供给校验和验证器18。校验和验证器18将计算出的校验和与从校验和提取器13接收到的提取出的校验和进行比较，并且定位不同的所有位的位置。然后执行检查以验证修改的模式(即，修改后的位的位置)符合预期知道编码器随后修改校验和位的模式的模式。
如果模式相匹配(或者没有修改位)，则已经接收到数据字集合而不存在错误，并且将这一点的指示提供给解码器10的错误指示输出端19。
如果发现违反编码所期望的模式的差异，则提取出的校验和或者提取出的混淆数据字集合中可能出现错误，并且由校验和验证器18将这个效果的指示提供给解码器10的错误指示输出端19。
应注意的是，如果数据字集合的长度被包括在数据块中，则提取数据字集合的长度作为数据块的有效载荷部分中的参数是有益的。在优选实施例中，数据字集合的长度(或者等效地，行程长度)包括字节的序列并且借助于行程长度编码的类型(诸如在示例8中讨论的类型)进行编码。
还应注意的是，由于提取出的校验和比混淆数据字集合短，因此在异或操作中使用提取出的校验和的若干副本的级联来获得具有等于混淆数据字集合的长度的针对数据字转换器15的输入。
示例3：记录设备
图3图示了记录设备的实施例。记录设备30包括用于接收例如音频或视频信号的输入端33。
信号由该输入端33提供给信号编码器31，其中信号例如根据音频或视频压缩标准进行编码。该编码信号然后被提供给编码器1，编码器1如图1所公开那样操作，并如图1的编码器所述那样组装数据块。得到的数据块被提供给传送器32，传送器32进而经由记录设备30的输出端34将得到的传输信号传送到传输信道(未示出)或者存储设备(未示出)。
示例4：回放设备
图4图示了回放设备的实施例。回放设备40包括解码器，例如图2中描述的解码器10的实施例。
回放设备40包括接收部分41，用于从输入端43接收包括数据块的信号。在转换为适合于解码器10的信号之后，接收部分41将该信号提供给解码器10。然后，解码器10如图2中所描述那样操作，并将数据字集合提供给信号处理器42，诸如音频解码器或视频解码器，其中数据块的有效载荷部分用于创建例如音频信号或视频信号，回放设备随后将该音频信号或视频信号提供给其去往其它设备(诸如放大器或显示器)的输出端44。
示例5：数据块
图5图示了数据块示例。数据块50包括报头部分51、校验和部分52和有效载荷部分53。
有效载荷部分53保持混淆数据字集合，并且如果适用的话，则保持指示混淆数据字集合的大小(size)的大小指示。有效载荷部分以混淆形式保存数据。
示例6：编码处理
图6图示了编码处理的实施例。用于将数据字集合转换为数据块的编码方法包括以下步骤：
-在数据块中插入60报头模式，
-计算61数据字集合的校验和
-将数据字集合转换62为混淆数据字集合，该混淆数据字集合是在数据字集合与校验和之间应用异或操作的结果并且对于从1到校验和的最大位数的每个n，并且只要在异或操作的结果中检测到报头模式，就执行以下操作：
-通过修改校验和的第n位来创建64第n个校验和，以及
-将数据字集合转换62为第n个混淆数据字集合，该混淆数据字集合是在数据字集合和第n个校验和之间应用异或操作的结果，
-检测63第n个混淆数据字集合中的报头模式，并且如果没有检测到报头模式，则在校验和部分中插入64第n个校验和，并且在数据块的有效载荷部分中插入第n个混淆数据字集合。其中校验和的第n位与第n+1位相邻。
只要报头模式检测63在去往数据块的有效载荷部分的数据(即，混淆数据字集合，并且如果适用的话，混淆数据字集合的大小指示)中找到报头模式，就进一步通过修改校验和的附加位来修改校验和，从而保持校验和的所有先前修改位被修改。这减少了在另一次迭代之后仍然可以找到报头模式的机会。
一旦在去往有效载荷部分的数据中不再有报头模式，则迭代停止，并且最新/当前的混淆数据字集合和对应的修改后的校验和被插入到数据块中，从而完成数据块并实现创建数据块而不会在有效载荷部分中错误地呈现报头模式的目标。
在迭代处理中，校验和的最低有效位是要修改的第一位，并且随后在下一个较高位权重位置中的位被修改。
示例7：解码处理
图7图示了解码处理的实施例。用于将数据块转换为数据字集合的解码方法包括以下步骤：
-在数据块中定位70报头，以便使得能够提取数据块中的其它数据，因为其需要数据块的开始
-从数据块中提取71校验和，以及
-通过在提取出的校验和与数据块的码字之间应用异或操作来提取72数据字集合。
-计算73提取出的数据字集合的校验和，以及
-将计算出的校验和与提取出的校验和进行比较74，并基于比较的结果提供75错误指示，从而提供76提取出的数据字集合。
提取出的混淆数据字集合和提取出的校验和二者都被提供用于提取步骤72中的数据字提取，该提取步骤72对提取出的校验和以及提取出的混淆数据字集合执行异或操作。结果是如最初呈现给编码器的数据字集合。在通过提取出的数据字集合计算73计算出的校验和之后，该数据字集合随后在码字提取72之后被提供76给解码器10的输出端16。因此，校验和计算73计算数据字集合而非混淆数据字集合的校验和，并提供这个计算出的校验和以进行比较74。比较步骤74将计算出的校验和与从校验和提取步骤71接收到的提取出的校验和进行比较，并定位不同的所有位的位置。然后执行检查以验证修改的模式(即，修改后的位的位置)符合预期知道编码器随后修改校验和位的模式的模式。
如果模式相匹配(或者没有修改位)，则已经接收到数据字集合而不存在错误，并且提供75关于这一点的指示。
如果发现违反编码所期望的模式的差异，则提取出的校验和或者提取出的混淆数据字集合中可能出现错误，并且提供75关于该效果的指示。
比较计算出的校验和以及提取出的校验和的步骤通过与计算出的校验和进行比较来定位提取出的校验和中的修改后的位。可以有利地要求提取出的校验和中的修改后的位相邻。
如果修改了提取出的校验和的任何位，则需要修改提取出的校验和的最低有效位。
示例8：伪代码中的编码过程
该示例考虑了根据本发明的编码器、编码方法和/或记录设备的一个实施例。
在这个示例中，报头部分被称为SOH(报头开始标记)，数据字集合被称为blob(二进制大对象)，并且在整个迭代中使用的第n个校验和(其中n增加)被称为盐(salt)。另外，假设数据块包括指示数据字集合的大小的数据字集合的长度；该长度被称为行程长度。因此，在该示例中的数据块(如例如图5所示)包括SOH，后面跟着盐，然后它后面跟着有效载荷部分，该有效载荷部分包括行程长度，接着是blob。另外，⊕表示按位XOR操作。
在该示例中，行程长度包括字节的序列并且借助于行程长度编码进行编码。因此，每个字节的最高有效位指示是否将到来额外的字节。最后的字节具有等于零的最高有效位，而其它字节的最高有效位被设置为一。利用这种类型的行程长度编码，每个字节的其它7位用于使用大端(big endian)顺序对大小本身进行编码。
在此示例中，借助于具有32位校验和长度的Fletcher-32校验和算法来计算校验和。鉴于期望保持解码器尽可能简单，这种类型的校验和算法是有利的选择。替代地，可以应用32位循环冗余校验算法(CRC)。
图8图示了编码过程示例，其中示意表包括列报头80和行81-84。列报头指示正在被编码的数据块的相应部分，由SOH、盐、大小和blob组成。参考图8，为了对blob进行编码，可以遵循以下步骤：
(01)使用行程长度编码对行程长度85(即，blob大小)进行编码，并将其放置在blob 86之前。这在第一行81中示出。
(02)计算行程长度85和blob 86的级联的校验和87。这在第二行82中示出。
(03)设置迭代计数器n＝0。
(04)对于每次迭代，经由操作盐＝校验和⊕2^n-1来创建盐90，并将其放置在行程长度85和blob 86的级联之前。对于每次迭代，这归结为“翻转”校验和的另一位。这在第三行83中示出。
(05)通过将行程长度85和blob 86的级联与盐90进行异或(xor)来混淆行程长度85和blob 86的级联，以获得混淆的行程长度和blob 91。这在第四行84中示出。
(06)检查是否存在SOH序列。此检查的输入至少应该为盐、行程长度和blob。在优选实施例中，分别对SOH、盐、大小和blob的级联执行该检查。这样，还可以减轻在编码数据块中在除第一位置之外的任何其它位置处找到报头序列的机会。在另一个实施例中，通过对SOH、盐、大小、blob和另一个SOH的级联执行检查甚至可以更“严格地”进行该检查。这样，也可以减轻在“附加”编码数据块的突发中在除相应编码数据块的开始处的任何其它位置处找到报头序列的机会。
(07)如果在除预期数据块的实际开始以外的任何位置处找到SOH并且n≤32，则将n增加1并返回到步骤(04)。
(08)生成编码的数据块作为SOH 89、盐90以及混淆行程长度和blob 91的相应级联。
示例9：伪代码中的解码过程
该示例考虑了根据本发明的解码器、解码方法和/或回放设备的一个实施例。该示例旨在作为示例8中讨论的编码过程的对应物，具有相应的措辞。为了对编码的数据字集合(或者等效地，编码的blob)进行检测和解码，应该运行以下两个处理：
-检测SOH。
-当检测到SOH时对数据进行解码。
在优选实施例中，一旦检测到SOH—即使解码仍在运行—解码也(重新)开始。这具有进一步简化解码过程的优点。
解码由以下组成：
[01]收集盐字节；
[02]使用盐对其它字节进行去混淆；
[03]解码行程长度编码的大小以知道blob大小；
[04]可选地，执行检查以验证盐(即第n个校验和)的修改的模式与基于解码的blob预期的模式相匹配。

Claims (16)

1.一种编码器(1)，用于将数据字集合转换为具有报头部分、校验和部分以及有效载荷部分的数据块；所述编码器(1)包括：
-报头插入器(6)，被布置为在所述数据块中插入报头模式；
-校验和计算器(3)，被布置为计算所述数据字集合的校验和；
-数据字转换器(4)，被布置为将所述数据字集合转换为混淆数据字集合，该混淆数据字集合是在所述数据字集合和所述校验和之间应用异或操作的结果；
其特征在于，所述编码器(1)包括报头模式消除器(9)，该报头模式消除器(9)被布置为：只要在所述异或操作的所述结果中检测到报头模式，就在n次迭代中进行以下操作，其中n在1到所述校验和的位数之间：
-控制校验和修改器(8)以通过修改所述校验和的第n位来创建第n个校验和，
-控制所述数据字转换器(4)将所述数据字集合转换为第n个混淆数据字集合，该第n个混淆数据字集合是在所述数据字集合和第n个校验和之间应用异或操作的结果，以及
-控制报头模式检测器(5)以检测第n个混淆数据字集合中的报头模式，并且如果没有检测到报头模式，则控制有效载荷插入器(6)以在所述校验和部分中插入第n个校验和并且在所述数据块的所述有效载荷部分中插入第n个混淆数据字集合。
2.如权利要求1所述的编码器，其中所述校验和的第n位与第n+1位相邻。
3.如权利要求2所述的编码器，其中当n＝1时，所述校验和的最低有效位是要修改的位。
4.一种用于将数据块转换为数据字集合的解码器，所述解码器包括：
-报头检测器，用于在所述数据块中定位报头；
-校验和提取器，用于从所述数据块中提取校验和；
-码字转换器，被布置为通过在提取出的校验和与所述数据块的码字之间应用异或操作来提取所述数据字集合；
-校验和计算器，被布置为计算提取出的数据字集合的校验和；以及
-校验和验证器，被布置为将计算出的校验和与提取出的校验和进行比较，并基于所述比较的结果来提供错误指示。
5.如权利要求4所述的解码器，其中所述校验和验证器被布置为通过与计算出的校验和进行比较来在提取出的校验和中定位修改后的位。
6.如权利要求5所述的解码器，其中提取出的校验和中的所述修改后的位需要是相邻的。
7.如权利要求6所述的解码器，其中如果提取出的校验和的任何位被修改，则需要修改提取出的校验和的最低有效位。
8.一种记录设备，包括如权利要求1至3中任一项所述的编码器。
9.一种回放设备，包括如权利要求4至7中任一项所述的解码器。
10.一种用于将数据字集合转换为数据块的编码方法，所述方法包括以下步骤：
-在所述数据块中插入报头模式；
-计算所述数据字集合的校验和；
-将所述数据字集合转换为混淆数据字集合，该混淆数据字集合是在所述数据字集合和所述校验和之间应用异或操作的结果；
其特征在于，所述方法还包括以下步骤：
对于从1到所述校验和的位数的每个n，并且只要在所述异或操作的所述结果中检测到报头模式，就执行以下操作：
-通过修改所述校验和的第n位来创建第n个校验和；
-将所述数据字集合转换为第n个混淆数据字集合，该第n个混淆数据字集合是在所述数据字集合和第n个校验和之间应用异或操作的结果；以及
-检测第n个混淆数据字集合中的报头模式，并且如果没有检测到报头模式，则在校验和部分中插入第n个校验和，并且在所述数据块的有效载荷部分中插入第n个混淆数据字集合。
11.如权利要求10所述的编码方法，其中所述校验和的第n位与第n+1位相邻。
12.如权利要求11所述的编码方法，其中所述校验和的最低有效位是要修改的第一位。
13.一种用于将数据块转换为数据字集合的解码方法，所述方法包括以下步骤：
-在所述数据块中定位报头；
-从所述数据块中提取校验和；
-通过在提取出的校验和与所述数据块的码字之间应用异或操作来提取所述数据字集合；
-计算提取出的数据字集合的校验和；以及
-将计算出的校验和与提取出的校验和进行比较，并基于所述比较的结果来提供错误指示。
14.如权利要求13所述的解码方法，其中所述方法包括通过与计算出的校验和进行比较来在提取出的校验和中定位修改后的位的步骤。
15.如权利要求14所述的解码方法，其中提取出的校验和中的所述修改后的位需要是相邻的。
16.如权利要求15所述的解码方法，其中如果提取出的校验和的任何位被修改，则需要修改提取出的校验和的最低有效位。
CN201780073361.0A 2016-10-14 2017-10-16 通过用修改后的有效载荷校验和加扰有效载荷来避免错误同步的记录和回放设备 Active CN109997310B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16002210.9 2016-10-14
EP16002210 2016-10-14
PCT/EP2017/076361 WO2018069550A1 (en) 2016-10-14 2017-10-16 Recording and playback devices with avoidance of missynchronisation by scrambling a payload with a modified payload checksum

Publications (2)

Publication Number Publication Date
CN109997310A true CN109997310A (zh) 2019-07-09
CN109997310B CN109997310B (zh) 2022-12-09

Family

ID=57209134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780073361.0A Active CN109997310B (zh) 2016-10-14 2017-10-16 通过用修改后的有效载荷校验和加扰有效载荷来避免错误同步的记录和回放设备

Country Status (7)

Country Link
US (1) US11398834B2 (zh)
EP (1) EP3526901B1 (zh)
JP (1) JP7189868B2 (zh)
CN (1) CN109997310B (zh)
BE (1) BE1025277B1 (zh)
CA (1) CA3040196A1 (zh)
WO (1) WO2018069550A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7189868B2 (ja) * 2016-10-14 2022-12-14 アウロ テクノロジーズ エンフェー． 改変されたペイロードチェックサムを用いてペイロードをスクランブルすることによって、誤同期を回避する記録デバイス及び再生デバイス
US10728023B2 (en) * 2018-07-31 2020-07-28 EMC IP Holding Company LLC Hash function with content based salt

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502499A (en) * 1993-12-03 1996-03-26 Scientific-Atlanta, Inc. Synchronizing waveform generator
US5692021A (en) * 1993-06-11 1997-11-25 Sgs-Thomson Microelectronics Limited Encoding digital data
US5852664A (en) * 1995-07-10 1998-12-22 Intel Corporation Decode access control for encoded multimedia signals
US6430230B1 (en) * 1998-07-07 2002-08-06 Agilent Technologies, Inc. Methods of encoding payload bits for transmission
CN1418406A (zh) * 2001-01-17 2003-05-14 皇家菲利浦电子有限公司 用于保护数据流无损传输的方法和设备
US20060088060A1 (en) * 2004-10-26 2006-04-27 Spirent Communications, Inc. Signature field in a latency measurement frame
US20060236200A1 (en) * 2005-03-30 2006-10-19 Sanyo Electric Co., Ltd. Image processor
US20080025389A1 (en) * 2003-06-18 2008-01-31 Ivonete Markman Method and Apparatus for False Sync Lock Detection in a Digital Media Receiver
US20090028081A1 (en) * 2007-07-25 2009-01-29 Lg Electronics Inc. Digital broadcasting system and data processing method
US7627121B1 (en) * 2001-02-15 2009-12-01 At&T Mobility Ii Llc Apparatus, system and method for detecting a loss of key stream synchronization in a communication system
US20100303279A1 (en) * 2006-07-18 2010-12-02 Thomson Licensing Method and system for temporal synchronization
US20130107895A1 (en) * 2011-11-02 2013-05-02 Qualcomm Incorporated Systems and methods for compressing headers and payloads
US20160127949A1 (en) * 2014-10-29 2016-05-05 Electronics And Telecommunications Research Institute Frame header transmitting device and method of transmitting frame header using the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6028454B2 (ja) 1980-05-02 1985-07-04 富士通株式会社 スクランブル方式
JPH03119574A (ja) * 1989-10-02 1991-05-21 Sony Corp 記録情報発生方法
JPH05219051A (ja) 1992-02-04 1993-08-27 Nec Eng Ltd スクランブル信号多重化方式
US6912686B1 (en) * 2000-10-18 2005-06-28 Emc Corporation Apparatus and methods for detecting errors in data
US6950517B2 (en) 2002-07-24 2005-09-27 Qualcomm, Inc. Efficient encryption and authentication for data processing systems
US7522689B2 (en) * 2002-09-23 2009-04-21 Telefonaktiebolaget L M Ericsson (Publ) Clock recovery in communication systems
US7292606B2 (en) * 2003-09-30 2007-11-06 Texas Instruments Incorporated Two-stage symbol alignment method for ADSL transmission in the presence of TCM-ISDN interferers
KR20050057698A (ko) * 2003-12-10 2005-06-16 삼성전자주식회사 체크섬을 생성하는 장치 및 방법
JP4612864B2 (ja) * 2005-05-19 2011-01-12 キヤノン株式会社 通信装置、当該装置における受信方法、コーデック、デコーダ、通信モジュール、通信部及びデコード方法
WO2007126195A1 (en) * 2006-04-29 2007-11-08 Lg Electronics Inc. Digital broadcasting system and method of transmitting/receiving data
TWI372539B (en) * 2006-06-23 2012-09-11 Qualcomm Inc Methods and systems for processing overhead reduction for control channel packets
JP2008205899A (ja) * 2007-02-21 2008-09-04 Meidensha Corp 送受信システムの伝送異常回避方法
US20090157748A1 (en) * 2007-12-14 2009-06-18 Mckesson Financial Holding Limited Systems and methods for seekable layer file encoding and decoding
US9491457B2 (en) * 2012-09-28 2016-11-08 Qualcomm Incorporated Signaling of regions of interest and gradual decoding refresh in video coding
EP3155546A4 (en) * 2014-08-01 2018-02-28 Sony Corporation Content format conversion verification
DE102015209201A1 (de) * 2014-09-03 2016-03-03 Robert Bosch Gmbh Verfahren zur seriellen Übertragung eines Rahmens über ein Bussystem von einem Sender zu mindestens einem Empfänger und Teilnehmerstation für ein Bussystem
US10476634B2 (en) * 2016-03-04 2019-11-12 Huawei Technologies Co., Ltd. System and method for polar encoding and decoding
JP2019518397A (ja) * 2016-06-06 2019-06-27 アジャイルピーキュー， インコーポレイテッド データ変換システムおよび方法
JP7189868B2 (ja) * 2016-10-14 2022-12-14 アウロ テクノロジーズ エンフェー． 改変されたペイロードチェックサムを用いてペイロードをスクランブルすることによって、誤同期を回避する記録デバイス及び再生デバイス
RU2674316C1 (ru) * 2017-12-29 2018-12-06 Общество с ограниченной ответственностью "Радио Гигабит" Способ реализации гибридного автоматического запроса на передачу при использовании многоуровневого кодирования данных
KR102006634B1 (ko) * 2019-03-06 2019-08-02 브이에스아이 주식회사 이종의 통신방식들 중 하나로 적응시킴으로써 이종 통신방식의 노드들이 단일 버스를 공유할 수 있게 하는 방법과 그 방법을 위한 기기
US11776328B2 (en) * 2020-08-05 2023-10-03 Samsara Networks Inc. Variable multiplexer for vehicle communication bus compatibility

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5692021A (en) * 1993-06-11 1997-11-25 Sgs-Thomson Microelectronics Limited Encoding digital data
US5502499A (en) * 1993-12-03 1996-03-26 Scientific-Atlanta, Inc. Synchronizing waveform generator
US5852664A (en) * 1995-07-10 1998-12-22 Intel Corporation Decode access control for encoded multimedia signals
US6430230B1 (en) * 1998-07-07 2002-08-06 Agilent Technologies, Inc. Methods of encoding payload bits for transmission
CN1418406A (zh) * 2001-01-17 2003-05-14 皇家菲利浦电子有限公司 用于保护数据流无损传输的方法和设备
US7627121B1 (en) * 2001-02-15 2009-12-01 At&T Mobility Ii Llc Apparatus, system and method for detecting a loss of key stream synchronization in a communication system
US20080025389A1 (en) * 2003-06-18 2008-01-31 Ivonete Markman Method and Apparatus for False Sync Lock Detection in a Digital Media Receiver
US20060088060A1 (en) * 2004-10-26 2006-04-27 Spirent Communications, Inc. Signature field in a latency measurement frame
US20060236200A1 (en) * 2005-03-30 2006-10-19 Sanyo Electric Co., Ltd. Image processor
US20100303279A1 (en) * 2006-07-18 2010-12-02 Thomson Licensing Method and system for temporal synchronization
US20090028081A1 (en) * 2007-07-25 2009-01-29 Lg Electronics Inc. Digital broadcasting system and data processing method
US20130107895A1 (en) * 2011-11-02 2013-05-02 Qualcomm Incorporated Systems and methods for compressing headers and payloads
US20160127949A1 (en) * 2014-10-29 2016-05-05 Electronics And Telecommunications Research Institute Frame header transmitting device and method of transmitting frame header using the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
W. ROZA, D. EL AMIN AND E. N. NASSER: "《"Design and implementation of payload data handling based on field programmable gate array》", 《2014 IEEE NTERNATIONAL CONFERENCE ON AEROSPACE ELECTRONICS AND REMOTE SENSING TECHNOLOGY》 *
马骞: "《EoS中GFP封装与解封装模块的设计》", 《知网》 *

Also Published As

Publication number Publication date
BE1025277A1 (nl) 2019-01-03
CN109997310B (zh) 2022-12-09
BE1025277B1 (nl) 2019-01-07
JP2019537340A (ja) 2019-12-19
EP3526901A1 (en) 2019-08-21
CA3040196A1 (en) 2018-04-19
EP3526901B1 (en) 2020-12-02
US20200044664A1 (en) 2020-02-06
WO2018069550A1 (en) 2018-04-19
JP7189868B2 (ja) 2022-12-14
US11398834B2 (en) 2022-07-26

Similar Documents

Publication Publication Date Title
US10063347B2 (en) Signal segmentation method and CRC attachment method for reducing undetected error
CN108712231A (zh) 一种编译码的方法、装置及系统
CN101002423A (zh) 用于生物统计数据编码及身份控制的方法和装置
JPH09507118A (ja) 巡回冗長検査方法および装置
WO2001082487A1 (fr) Dispositif et procede de codage et de decodage
WO2007069129A2 (en) Remote control with rf protocol
CN107590385B (zh) 一种硬件辅助抗代码复用攻击防御系统及方法
CN108288970B (zh) 一种极化码编译码方法及装置
CN113065169A (zh) 一种文件存证方法、装置及设备
CN109997310A (zh) 通过用修改后的有效载荷校验和加扰有效载荷来避免错误同步的记录和回放设备
JP5246804B2 (ja) 時間同期化のための方法及びシステム
CN114253484B (zh) 一种大数据云存储服务器
US5357527A (en) Validation of RAM-resident software programs
CN113687976B (zh) 面向dna信息存储的编码和解码方法与装置
US6691275B1 (en) Encoder with vector-calculated disparity logic
CN110233629B (zh) 改进的汉明码纠错方法
CN108833057B (zh) 一种基于3gpp 5g-nr极化码的分布式crc处理方法
RU2536384C2 (ru) Способ для приема информации по двум параллельным каналам
CN111865552B (zh) 一种检测分布转化编码器抗编码攻击能力的方法
RU2710911C1 (ru) Способ передачи многоблочных сообщений в комплексах телекодовой связи
CN107565980A (zh) 一种译码方法及译码器
Ayoob et al. Improving system reliability by joint usage of hash function bits and error correction coding
CN117579227A (zh) 基于信道编码的抗误码数游程特征分析信息隐藏方法及系统
Sauter et al. Majority Manchester decoding for active redundant data transmission
CN103959657A (zh) 用于卷积编码的低复杂度解码器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230711

Address after: Hoik, Belgium

Patentee after: Newaro LLC

Address before: Belgian Mohr

Patentee before: AURO TECHNOLOGIES