CN109995370B - 具有多反馈的模数转换器和包括该模数转换器的通信装置 - Google Patents

具有多反馈的模数转换器和包括该模数转换器的通信装置 Download PDF

Info

Publication number
CN109995370B
CN109995370B CN201811432333.6A CN201811432333A CN109995370B CN 109995370 B CN109995370 B CN 109995370B CN 201811432333 A CN201811432333 A CN 201811432333A CN 109995370 B CN109995370 B CN 109995370B
Authority
CN
China
Prior art keywords
analog
digital
signal
digital converter
feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811432333.6A
Other languages
English (en)
Other versions
CN109995370A (zh
Inventor
李相宪
崔炳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180136810A external-priority patent/KR102637729B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109995370A publication Critical patent/CN109995370A/zh
Application granted granted Critical
Publication of CN109995370B publication Critical patent/CN109995370B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
    • H03M3/398—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation among different converter types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/46—Analogue/digital converters using delta-sigma modulation as an intermediate step using a combination of at least one delta-sigma modulator in series with at least one analogue/digital converter of a different type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种具有多反馈的模数转换器和包括该模数转换器的通信装置。模数转换器具有多反馈，并包括：电容数模转换器，包括由数字码驱动的多个开关和分别连接到多个开关的多个电容器，其中，电容数模转换器被配置为基于模拟输入电压和与数字码对应的电压生成残余电压；第一反馈电容器和第二反馈电容器，均存储残余电压；积分器，被配置为通过对残余电压进行积分来生成积分信号；第一比较器和第二比较器，分别被配置为从积分信号生成第一比较信号和第二比较信号；数字逻辑电路，被配置为接收第一比较信号和第二比较信号，并从第一比较信号和第二比较信号生成数字输出信号，其中，第一比较信号和第二比较信号被分别反馈给第一反馈电容器和第二反馈电容器。

Description

具有多反馈的模数转换器和包括该模数转换器的通信装置
本申请要求于2018年1月2日提交到韩国知识产权局的第10-2018-0000268号韩国专利申请的权益，所述韩国专利申请的公开通过引用完整地包含于此。
技术领域
本发明构思涉及一种模数转换器，更具体地讲，涉及一种具有多反馈的模数转换器和包括该模数转换器的通信装置。
背景技术
模数转换器是将模拟输入信号转换为数字输出信号的设备。例如，无线通信系统使用模数转换器将接收的射频(RF)信号转换为模拟基带信号并从模拟基带信号生成数字输出信号。模数转换器的类型包括以奈奎斯特速率操作的闪烁型模数转换器、逐次逼近寄存器(SAR)型模数转换器和以高于奈奎斯特速率的过采样频率操作的德尔塔西格玛(deltasigma)模数转换器，这些模数转换器根据它们的特性用于多个应用领域。
发明内容
根据本发明构思的一方面，提供一种具有多反馈的模数转换器，所述模数转换器包括：电容数模转换器，包括由数字码驱动的多个开关和分别连接到所述多个开关的多个电容器，其中，电容数模转换器被配置为基于模拟输入电压和与所述数字码对应的电压生成残余电压；第一反馈电容器和第二反馈电容器，第一反馈电容器和第二反馈电容器均存储残余电压；积分器，被配置为通过对残余电压进行积分来生成积分信号；第一比较器和第二比较器，分别被配置为从积分信号生成第一比较信号和第二比较信号；数字逻辑电路，被配置为接收第一比较信号和第二比较信号，并从第一比较信号和第二比较信号生成数字输出信号，其中，所述数字输出信号在逐次逼近寄存器(SAR)模数转换间隔期间对应于所述数字码，所述数字输出信号在德尔塔信号模数转换间隔期间对应于第一数字控制信号和第二数字控制信号的平均值，其中，第一比较信号和第二比较信号通过第一数字控制信号和第二数字控制信号被分别反馈给第一反馈电容器和第二反馈电容器。
根据本发明构思的另一方面，提供一种具有多反馈的模数转换器，所述模数转换器包括：电容数模转换器，包括由数字码驱动的多个开关和分别连接到所述多个开关的多个电容器，其中，模数转换器被配置为基于模拟输入电压和与所述数字码对应的电压生成残余电压；第一反馈电容器至第K反馈电容器，第一反馈电容器至第K反馈电容器均存储残余电压；积分器，被配置为通过对残余电压进行积分来生成积分信号；第一比较器至第K比较器，被配置为分别从积分信号生成第一比较信号至第K比较信号，其中，第一比较信号至第K比较信号被分别反馈给第一反馈电容器至第K反馈电容器，第一反馈电容器至第K反馈电容器中的每个的电容与K成反比，其中，K是至少为2的整数。
根据本发明构思的另一方面，提供一种通信装置，包括：模数转换器，具有多反馈并且被配置为基于参考电压将模拟输入信号转换为数字输出信号，其中，从由所述通信装置接收的通信信号产生模拟输入信号；参考电压生成器，将参考电压提供给模数转换器，其中，模数转换器包括：电容数模转换器，被配置为接收参考电压、模拟输入信号和数字码，并基于参考电压、与所述数字码对应的电压和与模拟输入信号对应的电压生成残余电压；第一反馈电容器和第二反馈电容器，第一反馈电容器和第二反馈电容器均存储残余电压；积分器，被配置为通过对残余电压进行积分来生成积分信号；第一比较器和第二比较器，被配置为分别从积分信号生成第一比较信号和第二比较信号，其中，第一比较信号和第二比较信号被分别反馈给第一反馈电容器和第二反馈电容器。
根据本发明构思的另一方面，提供一种模数转换器，包括：电容数模转换器，包括由数字码驱动的多个开关和分别连接到所述多个开关的多个电容器，其中，模数转换器被配置为基于模拟输入电压和与所述数字码对应的电压生成残余电压；反馈电容器，存储残余电压；积分器，被配置为通过对残余电压进行积分来生成积分信号；比较器，被配置为从积分信号生成比较信号；反馈开关，串联连接到反馈电容器，并且响应于与比较信号对应的数字控制信号而连接到地电压端或参考电压端，其中，参考电压被施加到参考电压端；数字逻辑电路，被配置为接收比较信号，并从比较信号生成数字输出信号，其中，所述模数转换器针对模拟输入电压以奈奎斯特频率进行操作。
根据本发明构思的另一方面，提供一种由模数转换器执行的模数转换方法，所述模数转换方法包括：接收模拟输入信号；响应于采样时钟而对模拟输入信号进行采样；通过对采样的模拟输入信号执行逐次逼近寄存器(SAR)模数转换操作来生成残余信号；通过使用多反馈对残余信号执行德尔塔西格玛模数转换操作；根据执行SAR模数转换操作的结果和执行德尔塔西格玛模数转换操作的结果来生成数字输出信号。
根据本发明构思的另一方面，提供一种装置，包括：多个开关，每个开关响应于施加到所述多个开关的数字码而连接到输入电压端、参考电压端和地电压端中的一个，其中，模拟输入电压被施加到输入电压端，参考电压被施加到参考电压端；多个电容器，每个电容器具有连接到所述多个开关中的至少一个的第一端，并且还具有第二端，其中，所述多个电容器的第二端连接到一起以基于模拟输入信号和与所述数字码对应的电压来生成残余电压；第一反馈电容器和第二反馈电容器，第一反馈电容器和第二反馈电容器均存储残余电压；积分器，被配置为通过对残余电压进行积分来生成积分信号；第一比较器和第二比较器，分别被配置为从积分信号生成第一比较信号和第二比较信号，其中，第一比较信号和第二比较信号被分别反馈给第一反馈电容器和第二反馈电容器。
附图说明
通过以下结合附图进行的详细描述，将会更清楚地理解本发明构思的实施例。
图1是模数转换器的实施例的电路图。
图2是示出图1的模数转换器的操作的时序图。
图3是具有多反馈的模数转换器的实施例的电路图。
图4是示出图3的具有多反馈的模数转换器的操作的时序图。
图5是比较多反馈模数转换器的实施例和单反馈模数转换器的表格。
图6是具有多反馈的模数转换器的另一实施例的电路图。
图7是具有多反馈的模数转换器的另一实施例的电路图。
图8是模数转换的方法的实施例的流程图。
图9是半导体设备的实施例的框图。
图10是通信装置的实施例的框图。
图11A和图11B是通信装置的实施例的框图。
图12是物联网(IoT)装置的实施例的框图。
具体实施方式
在下文中，参照附图详细描述本发明构思的一个或多个实施例。
图1是模数转换器10的实施例的电路图。
参照图1，模数转换器10可包括电容数模转换器(DAC)100和德尔塔西格玛(delta-sigma)模数转换器200。这里，电容DAC指的是包括并联电容器网络的DAC，其中，并联电容器网络具有基于输入数字字或数字码通过开关连接或断开的单独的电容器。这里，电容DAC100的并联电容器网络包括通过开关120连接的八个电容器110(C0、C1、……C7)。在其他实施例中，并联电容器网络中的电容器的数量可以是多于八个或少于八个。
模数转换器10可接收模拟输入电压VIN，并通过对模拟输入电压VIN执行模数转换来生成数字输出信号DOUT。根据实施例，模数转换器10可以是以奈奎斯特速率操作的噪声整形逐次逼近寄存器(SAR)模数转换器。在下文中，将描述电容DAC 100和delta-sigma模数转换器200的操作和结构。
电容DAC 100可接收模拟输入电压VIN、参考电压VREF和地电压GND，并在采样间隔或区间(例如，图2的采样间隔221)期间对模拟输入电压VIN进行采样。此外，电容DAC 100可根据数字码DOUT1从参考电压VREF生成内部电压，并通过采样的模拟输入电压VIN和内部电压的计算来生成残余电压VRES。数字码DOUT1可以在SAR模数转换间隔或区间(例如，图2的SAR模数转换间隔222)期间被输入到电容DAC 100。数字码DOUT1可包括多位，并且从高位顺序增大或减小。例如，残余电压VRES可对应于采样的模拟输入电压VIN和内部电压之间的差。
电容DAC 100可包括多个电容器110和多个开关120。此外，电容DAC 100还可包括输入开关SWIN。输入开关SWIN的开关可由采样时钟VSMP控制。根据实施例，模数转换器10可以是异步SAR模数转换器，并且采样时钟VSMP可以从外部源被施加。当采样时钟VSMP处于逻辑高电平时，输入开关SWIN可以接通，并且模拟输入电压VIN可以被采样。
多个电容器110中的每个的第一端可共同连接到第一节点N1，多个电容器110中的每个的第二端可连接到多个开关120。多个开关120中的每个可根据包括在数字码DOUT1中的多个位中的每个位的电平，连接到模拟输入电压VIN、参考电压VREF和地电压GND中的一个。
例如，多个电容器110可包括分别连接到多个开关120的第零电容器C0到第七电容器C7。例如，第一电容器C1的电容可对应于20*C(这里，C表示单位电容)，第二电容器C2的电容可对应于21*C，第三电容器C3的电容可对应于22*C，第四电容器C4的电容可对应于23*C，第五电容器C5的电容可对应于24*C，第六电容器C6的电容可对应于25*C，第七电容器C7的电容可对应于26*C。第零电容器C0的电容可与第一电容器C1的电容相同，即，可对应于20*C，第零电容器C0可被称为虚设电容器。
delta-sigma模数转换器200可接收残余电压VRES，并通过根据数字控制信号DOUT2对残余电压VRES执行delta-sigma模数转换操作来生成数字输出信号DOUT。数字控制信号DOUT2可在delta-sigma模数转换转换间隔或区间(例如，图2的delta-sigma模数转换间隔223)期间被输入到delta-sigma模数转换器200。例如，delta-sigma模数转换器200可包括反馈电容器CF、反馈开关SW、积分器ITG、第一积分电容器CIP和第二积分电容器CIN和比较器CMP。
积分器ITG可通过对残余电压VRES进行积分来生成第一积分信号IGP和第二积分信号IGN。例如，积分器ITG可以被实现为差分积分器，其中，第一积分信号IGP可对应于正积分信号，第二积分信号IGN可对应于负积分信号。第一积分电容器CIP可存储第一积分信号IGP，第二积分电容器CIN可存储第二积分信号IGN。然而，实施例不限于此，积分器ITG可以被实现为单端积分器，在这种情况下，积分器ITG可生成单个积分信号。
比较器CMP可通过第一输入端接收与第一积分信号IGP对应的第一电压，通过第二输入端接收与第二积分信号IGN对应的第二电压，并通过第一电压和第二电压的比较操作来生成数字输出信号DOUT。这里，在SAR模数转换间隔中输出的数字输出信号DOUT可对应于数字码DOUT1，在delta-sigma模数转换间隔中输出的数字输出信号DOUT可对应于数字控制信号DOUT2。
模数转换器10可通过包括电容DAC 100作为SAR模数转换器来操作，并且可被称为SAR模数转换器。在高速操作的一般的SAR模数转换器中，内部时钟信号的频率需要比采样时钟VSMP的频率高很多，以便执行模数转换操作，并且比较器CMP需要具有高带宽以根据内部时钟进行操作。因此，噪声带宽增大，从而比较器噪声增大，比较器噪声的这种增大限制高速操作的一般的SAR模数转换器的分辨率的增加。然而，模数转换器10还可包括将被实现为噪声整形SAR模数转换器的delta-sigma模数转换器200，因此高分辨率可不受比较器噪声的限制来实现。
根据当前实施例，模数转换器10可以按两个阶段进行操作。第一阶段可以是SAR模数转换操作(参见下面图2中的SAR模数转换间隔222)，在SAR模数转换操作中，对模拟输入电压VIN进行采样并将其转换为数字信号，此时，模数转换器10的输出可对应于数字码DOUT1。第二阶段可以是delta-sigma模数转换操作(参见下面图2中的delta-sigma模数转换间隔223)，在delta-sigma模数转换操作中，对残余电压VRES进行积分，此时，模数转换器10的输出可对应于数字控制信号DOUT2。数字输出信号DOUT(即，执行第一阶段和第二阶段的模数转换器10的最终输出)可如等式1来获得。
[等式1]
这里，VIN表示模拟输入电压，VIN(z)表示通过将模拟输入电压VIN变换到z域而生成的信号，H(z)表示根据积分器ITG以及第一积分电容器CIP和第二积分电容器CIN的传递函数，表示噪声传递函数。此外，Q1表示SAR模数转换器的量化噪声，VN,COMP1表示SAR模数转换器的比较器噪声，Q2表示delta-sigma模数转换器的量化噪声，VN,COMP2表示delta-sigma模数转换器的比较器噪声。如等式1所示，SAR模数转换器的噪声(即，量化噪声Q1和比较器噪声VN,COMP1)被去除，并且delta-sigma模数转换器的噪声(即，量化噪声Q2和比较器噪声VN,COMP2)被整形为/>
详细地，在对采样的模拟输入电压VIN执行SAR模数转换操作之后，与量化噪声和比较器噪声对应的残余电压VRES被存储在电容DAC 100的第一节点N1中。残余电压VRES被存储在反馈电容器CF中，并且对存储的残余电压VRES执行delta-sigma模数转换操作以获得输出结果，在输出结果中，量化噪声和比较器噪声被整形。这样的操作被称为噪声整形。这样，即使高速操作，模数转换器10也可实现高分辨率，而不受比较器噪声引起的限制。
图2是示出图1的模数转换器10的操作的时序图。将参照图1和图2来描述模数转换器10的操作。
首先，描述根据比较性示例的以过采样频率操作的模数转换器的操作21。以过采样频率操作的模数转换器可顺序执行多个过采样间隔(即，第一过采样间隔OS1至第八过采样间隔OS8)，以获得一个输出结果。过采样频率可以是比奈奎斯特频率高过采样率的频率。第一过采样间隔OS1可包括采样间隔、SAR模数转换间隔和delta-sigma模数转换间隔(在图2中标号为“存储残余电压”)，其中，在采样间隔中，根据采样时钟VSMP对输入信号进行采样，在SAR模数转换间隔中，根据SAR时钟VSAR执行SAR模数转换操作，在delta-sigma模数转换间隔中，根据delta-sigma时钟VDS执行delta-sigma模数转换操作。这里，因为残余电压可在delta-sigma模数转换间隔中被存储，所以可执行与残余电压被存储的次数那么多的多个过采样间隔。因此，以过采样频率操作的模数转换器会导致用于获得一个输出结果的长的操作时间。
在下文中，描述以奈奎斯特频率操作的模数转换器10的操作22。模数转换器10可以以奈奎斯特频率操作，以减少当高速操作时生成的比较器噪声。奈奎斯特频率或奈奎斯特速率是将数字信号重构为模拟信号所需的最小采样频率，并且可对应于这样的频率，所述频率为输入信号的最高频率的两倍。因此，模数转换器10可包括奈奎斯特间隔NS，以获得一个输出结果，其中，在奈奎斯特间隔NS中，过采样间隔的重复的采样操作和SAR模数转换操作被去除。
奈奎斯特间隔NS可包括采样间隔221、SAR模数转换间隔222(即，图2中的SAR ADC222)和delta-sigma模数转换间隔223(即，图2中的delta sigma ADC 223)，其中，在采样间隔221中，根据采样时钟VSMP对模拟输入电压VIN进行采样，在SAR模数转换间隔222中，根据SAR时钟VSAR执行SAR模数转换操作，在delta-sigma模数转换间隔223中，根据delta-sigma时钟VDS执行delta-sigma模数转换操作。这里，可通过在delta-sigma模数转换间隔223中对残余电压VRES积分N次(例如，8次)来获得一个输出结果。因此，以奈奎斯特频率操作的模数转换器10可具有用于获得一个输出结果的短的操作时间。
图3是具有多反馈的模数转换器30的实施例的电路图。
参照图3，具有多反馈的模数转换器30可包括电容DAC 100和delta-sigma模数转换器300。此外，具有多反馈的模数转换器30还可包括数字逻辑电路400。根据实施例，模数转换器30可以是以奈奎斯特速率操作的噪声整形SAR模数转换器。电容DAC 100可以与图1的电容DAC 100相同地实现，因此不再提供其重复的描述。delta-sigma模数转换器300可具有多反馈结构。在下文中，主要描述delta-sigma模数转换器300。
delta-sigma模数转换器300可包括多个反馈电容器310、多个反馈开关320、积分器330、积分电容器CI、复位开关SWR和多个比较器340。反馈电容器310的数量和反馈开关320的数量可以与比较器340的数量相同。例如，反馈电容器310可包括第一反馈电容器CF1和第二反馈电容器CF2，反馈开关320可包括第一反馈开关SW1和第二反馈开关SW2，比较器340可包括第一比较器341和第二比较器342。然而，实施例不限于此，多个比较器340可包括两个或更多个比较器，因此，反馈电容器310和反馈开关320的数量可以增加。
第一反馈电容器CF1和第二反馈电容器CF2均可存储残余电压VRES。根据实施例，第一反馈电容器CF1的电容和第二反馈电容器CF2的电容可彼此相同。第一反馈电容器CF1和第二反馈电容器CF2的第一端可共同连接到第一节点N1，第一反馈电容器CF1和第二反馈电容器CF2的第二端可分别连接到第一反馈开关SW1和第二反馈开关SW2。第一反馈开关SW1可响应于第一数字控制信号DOUT21而连接到参考电压VREF和地电压GND之一。第二反馈开关SW2可响应于第二数字控制信号DOUT22而连接到参考电压VREF和地电压GND之一。这里，开关120可包括由与数字码DOUT1的最低有效位(LSB)驱动的LSB开关，多个电容器110可包括连接到LSB开关的LSB电容器，第一反馈电容器CF1的第一电容和第二反馈电容器CF2的第二电容可与LSB电容器的电容相同。
积分器330可通过对残余电压VRES进行积分来生成积分信号IG。积分器330的第一输入端可接收残余电压VRES，第二输入端可接收地电压GND，输出端可连接到第二节点N2。积分电容器CI可连接在第二节点N2和地电压端之间，复位开关SWR可以与积分电容器CI并联连接。复位开关SWR可响应于SAR控制信号SSAR而接通或断开，因此，存储在积分电容器CI中的积分信号IG可以被重置。
第一比较器341可从积分信号IG生成第一比较信号CP1。根据实施例，第一比较器341可包括通过连接到第二节点N2来接收积分信号IG的第一输入端以及接收地电压GND的第二输入端。因此，第一比较器341比较积分信号IG和地电压GND，以生成第一比较信号CP1。然而，实施例不限于此，第一比较器341的第二输入端可接收公共电压，而非地电压GND。
第二比较器342可从积分信号IG生成第二比较信号CP2。根据实施例，第二比较器342可包括通过连接到第二节点N2来接收积分信号IG的第一输入端以及接收地电压GND的第二输入端。因此，第二比较器342比较积分信号IG和地电压GND，以生成第二比较信号CP2。然而，实施例不限于此，第二比较器342的第二输入端可接收公共电压，而非地电压GND。
数字逻辑电路400可接收第一比较信号CP1和第二比较信号CP2，并基于接收的第一比较信号CP1和第二比较信号CP2生成数字输出信号DOUT。在执行SAR模数转换操作的SAR模数转换间隔(例如，图4的SAR模数转换间隔42)中，数字逻辑电路400可生成数字码DOUT1，数字输出信号DOUT可等于数字码DOUT1。例如，数字码DOUT1可对应于第一比较信号CP1或第二比较信号CP2。在执行delta-sigma模数转换操作的delta-sigma模数转换间隔(例如，图4的delta-sigma模数转换间隔43)中，数字逻辑电路400可生成第一数字控制信号DOUT21和第二数字控制信号DOUT22，数字输出信号DOUT可等于第一数字控制信号DOUT21和第二数字控制信号DOUT22的平均值。例如，第一控制信号DOUT21可对应于第一比较信号CP1，第二控制信号DOUT22可对应于第二比较信号CP2。
图4是示出图3的具有多反馈的模数转换器30的操作的时序图。在下文中，参照图3和图4描述模数转换器30的操作。
具有多反馈的模数转换器30可以是以奈奎斯特频率操作的噪声整形SAR模数转换器。模数转换器30可在奈奎斯特采样间隔NS期间执行模数转换操作，其中，奈奎斯特采样间隔NS可包括采样间隔41、SAR模数转换间隔42和delta-sigma模数转换间隔43。采样时钟VSMP在采样间隔41中被激活，因此，模拟输入电压VIN被采样。
在SAR模数转换间隔42中，可根据SAR时钟VSAR对采样的模拟输入电压VIN执行SAR模数转换操作。当SAR时钟VSAR被激活时，第一比较器341和第二比较器342可执行比较操作。此外，在SAR模数转换间隔42中，复位开关SWR的开关操作可根据SAR控制信号SSAR来控制。当SAR控制信号SSAR被激活时，复位开关SWR可接通，并且积分信号IG可被重置。
当在SAR模数转换操作期间具有电阻R的电阻器连接到积分器330的输出端时，可根据等式2来计算SAR模数转换偏移VOS,SAR。
[等式2]
这里，VOS1表示积分器偏移，VOS2表示比较器偏移，gm表示积分器330的跨导，R表示在SAR模数转换操作期间连接到积分器330的输出端的电阻器的电阻。此外，当在delta-sigma模数转换操作期间电容器连接到积分器330的输出端时，可根据等式3来计算delta-sigma偏移VOS,DS。
[等式3]
这里，VOS1表示积分器偏移，VOS2表示比较器偏移，gm表示积分器330的跨导，RO表示积分器330的输出阻抗。通常，因为RO的值远大于R的值，所以SAR模数转换偏移VOS,SAR和delta-sigma偏移VOS,DS之间的偏移差可以是
当这样的偏移差大于delta-sigma模数转换器的反馈参考电压时，delta-sigma模数转换器可能无法正常操作。当VREF表示SAR模数转换器的参考电压，N表示SAR模数转换器的分辨率时，delta-sigma模数转换器的反馈参考电压可以是VREF/2N-1。例如，当N是10位并且VREF是1V时，反馈参考电压是2mV，当VOS2是30mV且gmR是6时，偏移差是5mV。这里，因为偏移差大于反馈参考电压，所以delta-sigma模数转换操作无法正常执行。因此，当SAR模数转换器实现7位或更大的分辨率时，SAR模数转换器需要包括校准电路。
然而，根据当前实施例，SAR控制信号SSAR可以在SAR模数转换间隔42中被激活，详细地，在SAR模数转换间隔42中，每当第一比较器341和第二比较器342的比较操作完成，SAR控制信号SSAR都可被激活。因此，每当第一比较器341和第二比较器342的比较操作完成，复位开关SWR都可响应于SAR控制信号SSAR而接通，以重置存储在积分电容器CI中的值。因为SAR控制信号SSAR在delta-sigma模数转换间隔43中不被激活，所以复位开关SWR不在delta-sigma模数转换间隔43中进行操作。因此，SAR模数转换偏移VOS,SAR和delta-sigma偏移VOS,DS可以与等式4相同。
[等式4]
这里，SAR模数转换偏移VOS,SAR和delta-sigma偏移VOS,DS之间的偏移差可以是0。因此，偏移差可以总是小于delta-sigma模数转换器的反馈参考电压，并且delta-sigma模数转换器可以正常操作。因此，模数转换器30可通过仅使用复位开关SWR而不必包括附加的校准电路来克服偏移问题，从而可实现高分辨率。
返回参照图2，在delta-sigma模数转换间隔223中，可根据delta-sigma时钟VDS对残余电压VRES执行delta-sigma模数转换操作。例如，delta-sigma模数转换间隔223可包括M个时钟，其中，M可以是自然数。当SAR模数转换器的分辨率增加时，M可增大，因此，模数转换器30的功耗可增加。此外，当M增大时，内部时钟需要比采样时钟VSMP快很多，因此积分器330以及第一比较器341和第二比较器342需要具有宽的带宽。因此，积分器噪声和比较器噪声可进一步增加。
然而，根据当前实施例，模数转换器30可通过具有多反馈结构而具有低功耗。详细地，模数转换器30可包括第一比较器341和第二比较器342以及第一反馈电容器CF1和第二反馈电容器CF2，并且通过将从第一比较器341输出的第一比较信号CP1和从第二比较器342输出的第二比较信号CP2反馈到第一反馈电容器CF1和第二反馈电容器CF2来降低功耗。
详细地，第一反馈电容器CF1和第二反馈电容器CF2中的每个的电容可对应于包括在具有单反馈结构的模数转换器(例如，图1的模数转换器10)中的单个反馈电容器(例如，图1的反馈电容器CF)的电容的1/2。因此，每个反馈参考电压是VREF/2N，并且可对应于具有单反馈结构的模数转换器的反馈参考电压的1/2。因此，模数转换器30的比较器噪声也可对应于具有单反馈结构的模数转换器的比较器噪声的1/2，并且因为噪声功率与噪声的乘方成比例，所以模数转换器30的噪声功率可对应于具有单反馈结构的模数转换器的噪声功率的1/4。
图5是比较多反馈模数转换器的实施例和单反馈模数转换器的表格。
参照图5，单反馈模数转换器可包括一个比较器，多反馈模数转换器可包括K个比较器。因此，单反馈模数转换器可包括一个反馈电容器，多反馈模数转换器可包括K个反馈电容器。这里，包括在多反馈模数转换器中的K个反馈电容器中的每个的电容可对应于包括在单反馈模数转换器中的反馈电容器的电容的1/K。
这里，单反馈模数转换器的噪声功率可以是VN 2，多反馈模数转换器的噪声功率可以是VN 2/K2。在这方面，VN 2/K2对应于每个比较器的噪声功率。此外，当单反馈模数转换器的功耗为P时，多反馈模数转换器的功耗可以是P/K。在这方面，P/K对应于K个比较器的功耗。SAR模数转换偏移VOS,SAR与delta-sigma偏移VOS,DS之间的偏移差在单反馈模数转换器中为VOS,COMP/gmR，而在多反馈模数转换器中接近于0。这样，多反馈模数转换器具有比单反馈模数转换器明显更低的功耗，并且因为偏移差接近于0，所以delta-sigma模数转换器可以正常操作。
图6是具有多反馈的模数转换器30a的另一实施例的电路图。
参照图6，模数转换器30a可包括电容DAC 100、delta-sigma模数转换器300a和数字逻辑电路400。delta-sigma模数转换器300a可包括多个反馈电容器310、反馈开关320、差分积分器330a、第一积分电容器CI1和第二积分电容器CI2、第一复位开关SWR1和第二复位开关SWR2以及多个比较器340a。多个比较器340a可包括第一比较器341a和第二比较器342a。
差分积分器330a可包括连接到第二节点N2的第一输出端和连接到第三节点N3的第二输出端。差分积分器330a可从第一输出端输出第一积分信号IGP并从第二输出端输出第二积分信号IGN。例如，第一积分信号IGP可以是正积分信号，第二积分信号IGN可以是负积分信号。第一积分电容器CI1可连接在第二节点N2和地电压端之间，第一复位开关SWR1可以与第一积分电容器CI1并联连接。第二积分电容器CI2可连接在第三节点N3和地电压端之间，第二复位开关SWR2可以与第二积分电容器CI2并联连接。
第一比较器341a可包括连接到第二节点N2的第一输入端和连接到第三节点N3的第二输入端。第一比较器341a可通过比较第一积分信号IGP和第二积分信号IGN来生成第一比较信号CP1。第二比较器342a可包括连接到第二节点N2的第一输入端和连接到第三节点N3的第二输入端。第二比较器342a可通过比较第一积分信号IGP和第二积分信号IGN来生成第二比较信号CP2。
图7是根据另一实施例的具有多反馈的模数转换器30b的的电路图。
参照图7，模数转换器30b可包括电容DAC 100、delta-sigma模数转换器300b和数字逻辑电路400。delta-sigma模数转换器300b可包括多个反馈电容器310、反馈开关320、积分器330b、积分电容器CI、复位开关SWR、复用器(MUX)350、前置放大器360和多个比较器340b。多个比较器340b可包括第一比较器341b和第二比较器342b。
积分器330b可包括连接到第一节点N1的第一输入端和接收地电压GND的第二输入端。积分器330b可通过对残余电压VRES进行积分来生成积分信号IG。积分电容器CI可连接在第四节点N4和地电压端之间，复位开关SWR可以与积分电容器CI并联连接。复用器350可接收残余电压VRES和积分信号IG，并对残余电压VRES和积分信号IG执行复用，以生成复用信号MS。
前置放大器360可包括接收复用信号MS的第一输入端和接收地电压GND的第二输入端。此外，前置放大器360可包括连接到第二节点N2的第一输出端和连接到第三节点N3的第二输出端。前置放大器360可放大复用信号MS，以在第一输出端生成第一积分信号IGP并在第二输出端生成第二积分信号IGN。
第一比较器341b可包括连接到第二节点N2的第一输入端和连接到第三节点N3的第二输入端。第一比较器341b可通过比较第一积分信号IGP和第二积分信号IGN来生成第一比较信号CP1。第二比较器342b可包括连接到第二节点N2的第一输入端和连接到第三节点N3的第二输入端。第二比较器342b可通过比较第一积分信号IGP和第二积分信号IGN来生成第二比较信号CP2。
图8是模数转换的方法的实施例的流程图。
参照图8，通过具有多反馈的模数转换器来执行模数转换的方法。以上参照图1至图7描述的细节可应用于当前实施例，并且可不再提供多余的描述。根据当前实施例的模数转换方法可包括例如通过图3的具有多反馈的模数转换器30顺序执行的操作。在下文中，参照图3和图8描述模数转换的方法的实施例。
在操作S110，接收模拟输入信号。例如，模数转换器30可接收模拟输入电压VIN。在操作S120，响应于采样时钟对模拟输入信号进行采样。例如，模数转换器30可响应于采样时钟VSMP对模拟输入电压VIN进行采样。在操作S130，通过对采样的模拟输入信号执行SAR模数转换操作来生成残余信号。例如，模数转换器30可通过根据数字码DOUT1对采样的模拟输入电压VIN执行SAR模数转换操作来生成残余电压VRES。
在操作S140，通过使用多反馈对残余信号执行delta-sigma模数转换操作。例如，模数转换器30可将分别对应于第一比较信号CP1和第二比较信号CP2的第一数字控制信号DOUT21和第二数字控制信号DOUT22反馈给第一反馈电容器CF1和第二反馈电容器CF2，其中，通过第一比较器341和第二比较器342分别生成第一比较信号CP1和第二比较信号CP2。此外，模数转换器30可对存储在第一反馈电容器CF1和第二反馈电容器CF2中的残余电压VRES执行delta-sigma模数转换操作。在操作S150，生成数字输出信号。例如，模数转换器30可根据执行SAR模数转换操作的结果和执行delta-sigma模数转换操作的结果来生成数字输出信号DOUT。
图9是半导体设备40的实施例的框图。
参照图9，半导体设备40可包括信号生成器410、SAR模数转换器420、时钟生成器430和数字信号处理器440。半导体设备40可以是通过使用SAR模数转换器420执行模数转换操作并处理数字输出信号DOUT的半导体设备。半导体设备40可以是集成电路(IC)、中央处理器(CPU)、图形处理器(GPU)、片上系统(SoC)、处理器、应用处理器(AP)、调制解调器芯片或移动装置。
信号生成器410可将模拟输入信号AIN提供给SAR模数转换器420。时钟生成器430可将时钟信号CLK提供给SAR模数转换器420。例如，时钟信号CLK可对应于采样时钟(例如，图4的采样时钟VSMP)。SAR模数转换器420可接收地电压GND、参考电压VREF和时钟信号CLK，并通过对模拟输入信号AIN执行模数转换操作来生成数字输出信号DOUT。SAR模数转换器420可实现为图1的模数转换器10、图3的模数转换器30、图6的模数转换器30a或图7的模数转换器30b。这里，SAR模数转换器420可以是异步SAR模数转换器。数字信号处理器440可以是处理数字输出信号DOUT的电路。
图10是通信装置50的实施例的框图。
参照图10，通信装置50可包括天线510、射频集成芯片(RFIC)520、模数转换器530和参考电压生成器540。根据实施例，通信装置50可以是接收各种类型的信息的接收终端。然而，实施例不限于此，通信装置50可以是发送各种类型的信息的发送终端，或者是执行发送和接收功能的收发器。包括在通信装置50中的各种组件可以以硬件(包括模拟电路和/或数字电路)来实现，或者可以实现为包括由通信装置50的处理器执行的多个指令的软件代码。
RFIC 520可通过天线510接收通信信号(具体地，RF信号IN)，并可通过对接收的RF信号IN执行下变换来生成基带信号。这里，基带信号可被称为模拟输入信号AIN。根据实施例，RFIC 520可通过将RF信号IN直接转换到基带的直接转换技术来生成模拟输入信号AIN。根据实施例，RFIC 520可可将RF信号IN转换为中频(IF)信号，并通过将IF信号转换为基带信号的两阶段下变换来生成模拟输入信号AIN。
模数转换器530可接收模拟输入信号AIN，并将接收的模拟输入信号AIN转换为数字输出信号DOUT。根据当前实施例，模数转换器530可实现为图1的模数转换器10、图3的模数转换器30、图6的模数转换器30a或图7的模数转换器30b。参考电压生成器540可生成参考电压VREF，并将生成的参考电压VREF提供给模数转换器530。
图11A和图11B是通信装置的实施例的框图。
参照图11A，通信装置1000a可包括天线1100a、RFIC 1200a、模数转换器1300a和调制解调器1400a。根据实施例的RFIC 1200a可通过天线1100a接收无线信号，将无线信号的频率降低到基带，并将模拟数据信号DATA SIGNAL_a提供给模数转换器1300a。模数转换器1300a可将模拟数据信号DATA SIGNAL_a转换为数字数据信号，调制解调器1400a可将数字数据信号转换为可由AP处理的数据信号。根据实施例，模数转换器1300a和调制解调器1400a可实现在单个芯片中。包括模数转换器1300a和调制解调器1400a的单个芯片可通过多条模拟信号线连接到RFIC 1200a。因此，实施例可以是调制解调器芯片。
参照图11B，与图11A不同，RFIC 1200b和模数转换器1300b可实现在单个芯片中。包括RFIC 1200b和模数转换器1300b的单个芯片可将数字输入信号DATA SIGNAL_b发送到调制解调器1400b。调制解调器1400b可将数字输入信号DATA SIGNAL_b转换为可由AP处理的数据信号。包括RFIC 1200b和模数转换器1300b的单个芯片可通过多条数字信号线连接到调制解调器1400b。因此，实施例可以是RF芯片。
当图11B的RFIC 1200b和模数转换器1300b实现在单个芯片中时，用于将数字输入信号DATA SIGNAL_b发送到调制解调器1400b的信号线的数量可少于图11A的用于发送模拟输入信号DATA SIGNAL_a的信号线的数量。然而，实施例不限于此，RFIC 1200b、模数转换器1300b和调制解调器1400b都可实现在单个芯片中，此外，RFIC 1200b、模数转换器1300b、调制解调器1400b和AP都可实现在单个芯片中。
图12是物联网(IoT)装置2000的实施例的框图。
参照图12，根据一个或多个实施例的模数转换器可包括在IoT装置2000中。IoT可表示使用有线/无线通信的物体之间的网络。IoT装置2000可包括这样的装置，所述装置具有可访问的有线或无线接口，通过所述有线或无线接口与至少一个另一装置通信，并且接收或发送数据。可访问的有线或无线接口的示例包括可访问例如3G、4G或长期演进(LTE)的移动蜂窝网的局域网(LAN)接口、例如Wi-FI接口的无线局域网(WLAN)接口、例如蓝牙接口的无线个域网(WPAN)接口、无线通用串行总线(USB)接口、ZigBee接口、近场通信(NFC)接口、射频识别(RFID)接口、电力线通信(PLC)接口和调制解调器接口。这里，蓝牙接口可支持低功耗蓝牙(BLE)。
例如，IoT装置2000可包括用于与外部装置通信的通信接口2200。通信接口2200可以是可访问诸如3G或LTE的移动通信网络的LAN接口、例如蓝牙、Wi-Fi或ZigBee接口的WLAN接口、PLC接口或调制解调器通信接口。通信接口2200可包括收发器和/或接收器。IoT装置2000可通过收发器和/或接收器将信息发送到接入点或网关和/或从接入点或网关接收信息。此外，IoT装置2000可通过与用户装置或另一IoT装置通信来发送IoT装置2000的控制信息或数据和/或接收IoT装置2000的控制信息或数据。
根据当前实施例，包括在通信接口2200中的接收器可包括可基于图1至图11B实现的模数转换器。例如，模数转换器可以是图1的模数转换器10、图3的模数转换器30、图6的模数转换器30a或图7的模数转换器30b。详细地，包括在通信接口2200中的接收器可包括模数转换器。
IoT装置2000还可包括执行计算和/过其他操作的处理器或AP 2100。IoT装置2000还可包括嵌入用于内部供电的电池或从外部源接收电力的电源单元(未示出)。此外，IoT装置2000可包括用于显示内部状态或数据的显示器2400。用户可通过显示器2400(可以是触摸屏显示器)的用户接口(UI)来控制IoT装置2000，并且在一些实施例中通过输入/输出(I/O)单元2500来控制IoT装置2000。IoT装置2000可通过收发器发送内部状态和/或数据，并通过接收器接收控制命令和/或数据。
存储器2300可存储用于控制IoT装置2000的控制指令代码、控制数据或用户数据。存储器2300可包括易失性存储器和非易失性存储器中的至少一个。非易失性存储器可包括各种存储器(诸如只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)和铁电RAM(FRAM))中的至少一个。易失性存储器可包括各种存储器(诸如动态RAM(DRAM)、静态RAM(SRAM)和同步DRAM(SDRAM))中的至少一个。
IoT装置2000还可包括存储装置(未示出)。存储装置可以是非易失性介质，诸如硬盘驱动器(HDD)、固态盘(SSD)、嵌入式多媒体卡(eMMC)或通用闪存存储(UFS)。存储装置可存储通过输入/输出(I/O)单元2500提供的用户的信息以及通过传感器2600收集的感测信息。
尽管已经参照本发明构思的实施例具体示出并描述了本发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可对其做出形式和细节上的各种改变。

Claims (20)

1.一种具有多反馈的模数转换器，所述模数转换器包括：
电容数模转换器，包括由数字码驱动的多个开关和分别连接到所述多个开关的多个电容器，其中，电容数模转换器被配置为基于模拟输入电压和与所述数字码对应的电压生成残余电压；
第一反馈电容器和第二反馈电容器，第一反馈电容器和第二反馈电容器均存储残余电压；
积分器，被配置为通过对残余电压进行积分来生成积分信号；
第一比较器和第二比较器，分别被配置为从积分信号生成第一比较信号和第二比较信号；
数字逻辑电路，被配置为接收第一比较信号和第二比较信号，并从第一比较信号和第二比较信号生成数字输出信号，其中，所述数字输出信号在逐次逼近寄存器SAR模数转换间隔期间对应于所述数字码，所述数字输出信号在德尔塔西格玛模数转换间隔期间对应于第一数字控制信号和第二数字控制信号的平均值，
其中，第一比较信号和第二比较信号通过第一数字控制信号和第二数字控制信号被分别反馈给第一反馈电容器和第二反馈电容器。
2.如权利要求1所述的模数转换器，还包括：
第一反馈开关，串联连接到第一反馈电容器，并且由与第一比较信号对应的第一数字控制信号驱动；
第二反馈开关，串联连接到第二反馈电容器，并且由与第二比较信号对应的第二数字控制信号驱动。
3.如权利要求2所述的模数转换器，其中，第一反馈开关响应于第一数字控制信号而连接到地电压端或参考电压端，其中，参考电压被施加到参考电压端；
第二反馈开关响应于第二数字控制信号而连接到地电压端或参考电压端。
4.如权利要求1所述的模数转换器，还包括：
积分电容器，连接在积分器的输出端和地电压端之间；
复位开关，与积分电容器并联连接。
5.如权利要求4所述的模数转换器，其中，复位开关由逐次逼近寄存器SAR控制信号驱动，其中，在SAR模数转换间隔期间，每当第一比较器和第二比较器的比较操作完成时，SAR控制信号被激活。
6.如权利要求1所述的模数转换器，其中，第一反馈电容器的第一电容和第二反馈电容器的第二电容彼此相同。
7.如权利要求6所述的模数转换器，其中，所述多个开关包括由所述数字码的最低有效位LSB驱动的LSB开关，所述多个电容器包括连接到LSB开关的LSB电容器，第一反馈电容器的第一电容和第二反馈电容器的第二电容与LSB电容器的电容相同。
8.如权利要求1所述的模数转换器，还包括：
第一积分电容器，连接在积分器的第一输出端和地电压端之间；
第一复位开关，与第一积分电容器并联连接；
第二积分电容器，连接在积分器的第二输出端和地电压端之间；
第二复位开关，与第二积分电容器并联连接。
9.如权利要求8所述的模数转换器，其中，第一复位开关和第二复位开关由逐次逼近寄存器SAR控制信号驱动，其中，在SAR模数转换间隔期间，每当第一比较器和第二比较器的比较操作完成时，SAR控制信号被激活。
10.如权利要求1所述的模数转换器，其中，所述多个开关中的每个在SAR模数转换间隔期间响应于所述数字码而连接到输入电压端、参考电压端或地电压端，其中，模拟输入电压被施加到输入电压端，参考电压被施加到参考电压端。
11.如权利要求1所述的模数转换器，其中，所述模数转换器针对模拟输入电压以奈奎斯特速率进行操作。
12.一种通信装置，包括：
模数转换器，具有多反馈并且被配置为基于参考电压将模拟输入信号转换为数字输出信号，其中，从由所述通信装置接收的通信信号产生模拟输入信号；
参考电压生成器，将参考电压提供给模数转换器，
其中，模数转换器包括：
电容数模转换器，被配置为接收参考电压、模拟输入信号和数字码，并基于参考电压、与所述数字码对应的第一电压和与模拟输入信号对应的第二电压生成残余电压；
第一反馈电容器和第二反馈电容器，第一反馈电容器和第二反馈电容器均存储残余电压；
积分器，被配置为通过对残余电压进行积分来生成积分信号；
第一比较器和第二比较器，被配置为分别从积分信号生成第一比较信号和第二比较信号，
其中，第一比较信号和第二比较信号被分别反馈给第一反馈电容器和第二反馈电容器。
13.如权利要求12所述的通信装置，还包括：数字逻辑，被配置为接收第一比较信号和第二比较信号，在逐次逼近寄存器SAR模数转换间隔中生成所述数字码，并且在德尔塔西格玛模数转换间隔中生成分别与第一比较信号和第二比较信号对应的第一数字控制信号和第二数字控制信号。
14.如权利要求13所述的通信装置，其中，电容数模转换器包括：
多个开关，每个开关在SAR模数转换间隔中响应于所述数字码而连接到输入电压端、参考电压端或地电压端，其中，模拟输入信号被施加到输入电压端，参考电压被施加到参考电压端；
多个电容器，分别串联连接到所述多个开关。
15.如权利要求13所述的通信装置，其中，模数转换器包括：
第一反馈开关，串联连接到第一反馈电容器，并且由第一数字控制信号驱动；
第二反馈开关，串联连接到第二反馈电容器，并且由第二数字控制信号驱动。
16.如权利要求12所述的通信装置，其中，模数转换器针对第二电压以奈奎斯特速率进行操作。
17.一种模数转换器，包括：
多个开关，每个开关响应于提供给所述多个开关的数字码而连接到输入电压端、参考电压端和地电压端中的一个，其中，模拟输入电压被施加到输入电压端，参考电压被施加到参考电压端；
多个电容器，每个电容器具有连接到所述多个开关中的至少一个的第一端，并且还具有第二端，其中，所述多个电容器的第二端连接到一起以基于模拟输入信号和与所述数字码对应的电压来生成残余电压；
第一反馈电容器和第二反馈电容器，第一反馈电容器和第二反馈电容器均存储残余电压；
积分器，被配置为通过对残余电压进行积分来生成积分信号；
第一比较器和第二比较器，分别被配置为从积分信号生成第一比较信号和第二比较信号，
其中，第一比较信号和第二比较信号被分别反馈给第一反馈电容器和第二反馈电容器。
18.如权利要求17所述的模数转换器，还包括：
第一积分电容器，连接在积分器的第一输出端和地电压端之间；
第一复位开关，与第一积分电容器并联连接；
第二积分电容器，连接在积分器的第二输出端和地电压端之间；
第二复位开关，与第二积分电容器并联连接。
19.如权利要求18所述的模数转换器，还包括：
复用器，被配置为接收残余电压和积分信号，并通过对残余电压和积分信号进行复用来输出复用信号；
前置放大器，具有第一输入端、第二输入端、第一输出端和第二输出端，其中，第一输入端连接为接收复用信号，第二输入端连接到地电压端，第一输出端连接到第一比较器和第二比较器中的每个的第一输入端，第二输出端连接到第一比较器和第二比较器中的每个的第二输入端。
20.如权利要求17所述的模数转换器，其中，模数转换器被配置为针对模拟输入信号以奈奎斯特速率进行操作。
CN201811432333.6A 2018-01-02 2018-11-28 具有多反馈的模数转换器和包括该模数转换器的通信装置 Active CN109995370B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2018-0000268 2018-01-02
KR20180000268 2018-01-02
KR1020180136810A KR102637729B1 (ko) 2018-01-02 2018-11-08 멀티플 피드백을 갖는 아날로그-디지털 변환기 및 상기 아날로그-디지털 변환기를 포함하는 통신 장치
KR10-2018-0136810 2018-11-08

Publications (2)

Publication Number Publication Date
CN109995370A CN109995370A (zh) 2019-07-09
CN109995370B true CN109995370B (zh) 2023-08-29

Family

ID=67060029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811432333.6A Active CN109995370B (zh) 2018-01-02 2018-11-28 具有多反馈的模数转换器和包括该模数转换器的通信装置

Country Status (2)

Country Link
US (1) US10547322B2 (zh)
CN (1) CN109995370B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840932B2 (en) * 2018-10-12 2020-11-17 Mediatek Inc. Analog-to-digital converter
TWI707547B (zh) * 2019-09-27 2020-10-11 瑞昱半導體股份有限公司 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統
FR3105897B1 (fr) * 2019-12-26 2023-10-27 Thales Sa Dispositif de conversion analogique-numérique comprenant deux étages cascadés de conversion analogique-numérique avec registre à approximations successives et mise en forme du bruit, et capteur électronique associé
CN111162787B (zh) * 2019-12-27 2022-01-04 清华大学 无源噪声整形的逐次逼近型模数转换器
CN111147076B (zh) * 2019-12-31 2021-10-29 清华大学 可抵消采样噪声的模数转换器
CN111953348B (zh) * 2020-07-15 2024-03-22 矽力杰半导体技术(杭州)有限公司 积分器和模数转换器
US11387837B1 (en) * 2020-12-30 2022-07-12 Texas Instruments Incorporated Successive approximation register analog to digital converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1761158A (zh) * 2004-10-11 2006-04-19 沃福森微电子股份有限公司 模数转换器
CN103262417A (zh) * 2010-09-14 2013-08-21 高端硅公司 一种用于电容式触摸应用的电路
JP2016025552A (ja) * 2014-07-23 2016-02-08 旭化成エレクトロニクス株式会社 逐次比較ａｄ変換器及び逐次比較ａｄ変換方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012247A (en) * 1988-11-21 1991-04-30 Hewlett-Packard Company Switched-capacitor analog-to-digital converter with autocalibration
US5638072A (en) * 1994-12-07 1997-06-10 Sipex Corporation Multiple channel analog to digital converter
US7151475B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Minimized differential SAR-type column-wide ADC for CMOS image sensors
US8044837B2 (en) * 2007-03-26 2011-10-25 Freescale Semiconductor, Inc. Analogue to digital converters
EP2180599B1 (en) 2008-10-24 2014-12-17 Advanced Silicon SA X-ray imaging readout and system
US8102292B1 (en) * 2009-08-26 2012-01-24 Cypress Semiconductor Corporation Analog-to-digital converter (ADC) having a successive-approximation register digital to-analog converter (SARDAC)
US7924194B2 (en) * 2009-08-27 2011-04-12 Texas Instruments Incorporated Use of three phase clock in sigma delta modulator to mitigate the quantization noise folding
US8175757B2 (en) * 2009-09-10 2012-05-08 Avaya Inc. Self-cleaning chassis
US8547260B2 (en) 2011-09-16 2013-10-01 Texas Instruments Incorporated Compressive sense based reconstruction algorithm for non-uniform sampling based data converter
US8547270B1 (en) * 2011-09-16 2013-10-01 Maxim Integrated Products, Inc. Systems for sub digital-to-analog converter gain trim in successive-approximation-register analog-to-digital converters
JP5792644B2 (ja) 2012-01-13 2015-10-14 株式会社東芝 残差信号発生回路、逐次比較型ａｄ変換器、パイプライン型ａｄ変換器および無線受信機
KR101435978B1 (ko) 2012-11-16 2014-09-02 서강대학교산학협력단 이중채널 ｓａｒ 및 플래쉬 ａｄｃ를 이용한 하이브리드 파이프라인 ａｄｃ
JP6111662B2 (ja) * 2012-12-28 2017-04-12 富士通株式会社 アナログ／デジタル変換器
US8947285B2 (en) 2013-03-12 2015-02-03 Infineon Technologies Ag ADC with noise-shaping SAR
KR102103933B1 (ko) * 2013-09-04 2020-04-24 삼성전자주식회사 연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법
US9197240B1 (en) 2014-07-10 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and circuit for noise shaping SAR analog-to-digital converter
CN106209104A (zh) * 2015-05-27 2016-12-07 松下知识产权经营株式会社 模数转换器
US9425818B1 (en) 2015-05-28 2016-08-23 Qualcomm Incorporated Noise shaping successive approximation register analog-to-digital converter
US9654132B2 (en) 2015-07-08 2017-05-16 Marvell World Trade Ltd. Hybrid charge-sharing charge-redistribution DAC for successive approximation analog-to-digital converters
KR20170010515A (ko) 2015-07-20 2017-02-01 삼성전자주식회사 적분기 및 sar adc를 포함하는 반도체 장치
US20170126239A1 (en) * 2015-11-04 2017-05-04 Board Of Regents, The University Of Texas System Noise-shaping successive-approximation-register analog-to-digital converter
US10284213B2 (en) * 2017-04-21 2019-05-07 Analog Devices, Inc. Analog-to-digital converter reusing comparator for residue amplifier for noise shaping

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1761158A (zh) * 2004-10-11 2006-04-19 沃福森微电子股份有限公司 模数转换器
CN103262417A (zh) * 2010-09-14 2013-08-21 高端硅公司 一种用于电容式触摸应用的电路
JP2016025552A (ja) * 2014-07-23 2016-02-08 旭化成エレクトロニクス株式会社 逐次比較ａｄ変換器及び逐次比較ａｄ変換方法

Also Published As

Publication number Publication date
CN109995370A (zh) 2019-07-09
US10547322B2 (en) 2020-01-28
US20190207620A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
CN109995370B (zh) 具有多反馈的模数转换器和包括该模数转换器的通信装置
KR102103933B1 (ko) 연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법
US6967611B2 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
US8508399B2 (en) Successive approximation analog to digital converter and method of analog to digital conversion
US9432046B1 (en) Successive approximation analog-to-digital converter
US9774345B1 (en) Successive approximation register analog-to-digital converter
US10778239B2 (en) Electronic circuit for implementing modulator configured to perform noise shaping in digital domain
CN103152049A (zh) 一种逐次逼近寄存器型模数转换器
CN105811986B (zh) 一种高速转换的逐次逼近adc电路
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
US10312926B2 (en) Noise-shaping analog-to-digital converter
JP2007500473A (ja) スペース効率の良い低電力循環型ａ／ｄ変換器
US20070194964A1 (en) Digital-to-analog converter using capacitors and operational amplifier
Harpe et al. Low-power SAR ADCs: trends, examples and future
US10439636B2 (en) Delta modulator with variable feedback gain, analog-to-digital converter including the delta modulator, and communication device including the delta modulator
KR102637729B1 (ko) 멀티플 피드백을 갖는 아날로그-디지털 변환기 및 상기 아날로그-디지털 변환기를 포함하는 통신 장치
CN112187265A (zh) 用于电力专用通信网的混合型模数转换器及信号收发装置
US11984907B2 (en) Analog-to-digital converting circuit receiving reference voltage from alternatively switched reference voltage generators and reference voltage capacitors and operating method thereof
JP2014090308A (ja) 逐次比較型ａ／ｄ変換器及びそれを用いたマルチビットデルタシグマ変調器
CN115483931A (zh) 分裂反相器、电容器型数模转换器和sar型模数转换器
US9806728B1 (en) Amplifier circuit
US11916565B2 (en) Analog-to-digital converter
TW202329617A (zh) 放大器及包含其的電子系統
KR20220106648A (ko) 복수의 기준 전압 생성기와 기준 전압 커패시터를 교차 연결하여 기준 전압을 제공받는 아날로그-디지털 변환 회로 및 이의 동작 방법
KR20210110992A (ko) 회로 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
OR01 Other related matters
OR01 Other related matters