CN109994446A - 具有金属凸块的半导体装置和制造该半导体装置的方法 - Google Patents

具有金属凸块的半导体装置和制造该半导体装置的方法 Download PDF

Info

Publication number
CN109994446A
CN109994446A CN201811390527.4A CN201811390527A CN109994446A CN 109994446 A CN109994446 A CN 109994446A CN 201811390527 A CN201811390527 A CN 201811390527A CN 109994446 A CN109994446 A CN 109994446A
Authority
CN
China
Prior art keywords
metal wire
metal
passivation layer
semiconductor device
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811390527.4A
Other languages
English (en)
Other versions
CN109994446B (zh
Inventor
安镇燦
金原永
李燦浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109994446A publication Critical patent/CN109994446A/zh
Application granted granted Critical
Publication of CN109994446B publication Critical patent/CN109994446B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14517—Bump connectors having different functions including bump connectors providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了一种具有金属凸块的半导体装置和制造该半导体装置的方法。该半导体装置包括位于半导体基底上的金属线层以及位于金属线层上的金属端子。金属线层包括金属线和钝化层，钝化层具有非平坦的顶表面，非平坦的顶表面包括位于金属线上的平坦表面和位于金属线之间的凹表面。金属端子设置在钝化层上。金属端子的彼此面对的相对的侧表面设置在钝化层的平坦表面上。

Description

具有金属凸块的半导体装置和制造该半导体装置的方法
该专利申请要求于2018年1月3日在韩国知识产权局提交的第10-2018-0000774号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本发明构思涉及一种半导体装置和制造该半导体装置的方法，更具体地，涉及一种具有金属凸块的半导体装置和制造该半导体装置的方法。
背景技术
半导体装置通常使用金属凸块作为电连接端子或虚设端子。金属凸块的形状异常会导致良率下降或工艺失败，因此也会导致半导体装置具有较差的电特性。因此，在制造半导体装置时形成没有形状异常的金属凸块会是有必要的。
发明内容
本发明构思的示例性实施例提供一种包括没有形状异常的金属凸块的半导体装置和制造该半导体装置的方法。提供的方法可以简化制造工艺，并且可以提高良率和生产率，同时提供的半导体装置可以具有优异的电特性。
根据本发明构思的示例性实施例，半导体装置可以包括：金属线层，位于半导体基底上；以及金属端子，位于金属线层上。金属线层可以包括：金属线；以及钝化层，具有非平坦的顶表面，非平坦的顶表面包括位于金属线上的平坦表面和位于金属线之间的凹表面。金属端子可以设置在钝化层上。金属端子的彼此面对的相对的侧表面设置在钝化层的平坦表面上。
根据本发明构思的示例性实施例，半导体装置可以包括：半导体基底；电路层，设置在半导体基底上并包括电路图案和覆盖电路图案的层间介电层；金属线层，设置在电路层上并包括金属线和覆盖金属线的钝化层；以及金属端子，设置在钝化层上。钝化层可以具有非平坦的顶表面，非平坦的顶表面包括位于金属线上的平坦表面和位于金属线之间的凹表面。金属端子可以包括设置在钝化层的平坦表面上的面对的相对的侧表面。
根据本发明构思的示例性实施例，制造半导体装置的方法可以包括：提供半导体基底；在半导体基底上形成金属线；形成覆盖金属线的钝化层，钝化层具有非平坦的顶表面，非平坦的顶表面包括位于金属线上的平坦表面和位于金属线之间的凹表面；以及在钝化层上形成金属端子。金属端子包括设置在钝化层的平坦表面上的彼此面对的相对的侧表面。
附图说明
从下面结合附图的详细描述中，将更清楚地理解本发明构思的示例性实施例，在附图中：
图1A是示出根据本发明构思的示例性实施例的半导体装置的剖视图；
图1B是示出图1A的半导体装置的平面图；
图1C是示出图1A的半导体装置的平面图；
图1D是示出图1B的其它示例的平面图；
图1E是示出图1B的其它示例的平面图；
图2A是示出根据对比示例的半导体装置的剖视图；
图2B是示出图2A的半导体装置的平面图；
图3A是示出根据本发明构思的示例性实施例的半导体装置的剖视图；
图3B是示出图3A的半导体装置的平面图；
图3C是示出图3A的半导体装置的平面图；
图4A和图4B是示出根据本发明构思的示例性实施例的半导体装置的剖视图；
图5A是示出根据本发明构思的示例性实施例的半导体装置的剖视图；
图5B是示出根据本发明构思的示例性实施例的包括半导体装置的半导体封装件的剖视图；
图6A至图6G是示出根据本发明构思的示例性实施例的制造半导体装置的方法的剖视图；以及
图7A和图7B是示出根据对比示例的制造半导体装置的方法的剖视图。
由于图1A至图7B中的附图意在用于说明性的目的，因此附图中的元件不必按比例绘制。例如，为了清楚的目的，可以放大或夸大一些元件。
具体实施方式
在下文中，将结合附图详细描述根据本发明构思的示例性实施例的具有金属凸块的半导体装置和制造该半导体装置的方法。
图1A是示出根据本发明构思的示例性实施例的半导体装置的剖视图。图1B和图1C是示出图1A的半导体装置的平面图。图1D和图1E是示出图1B的其它示例的平面图。
参照图1A，半导体装置10可以包括半导体基底100、设置在半导体基底100上的电路层110、设置在电路层110上的金属线层130和设置在金属线层130上的一个或更多个金属端子150。例如，电路层110、金属线层130和金属端子150可以顺序地堆叠在半导体基底100上。
电路层110可以包括设置在半导体基底100上的电路图案102和覆盖电路图案102的层间介电层104。半导体基底100可以包括例如硅(Si)晶圆、锗(Ge)晶圆、硅-锗(Si-Ge)晶圆或第III族-第V族化合物半导体晶圆。第III族-第V族化合物半导体晶圆可以包括例如作为第III族元素的铝(Al)、镓(Ga)和铟(In)中的至少一种，以及例如作为第V族元素的磷(P)、砷(As)和锑(Sb)中的至少一种。电路图案102可以是例如存储器电路、逻辑电路或其组合，任何这些电路可以包括一个或更多个晶体管。
金属线层130可以是单层结构。在本发明构思的示例性实施例中，金属线层130可以包括设置在层间介电层104上的金属线122a、122b和122c以及覆盖金属线122a、122b和122c的钝化层124。在本发明构思的示例性实施例中，金属线层130可以是多层结构。例如，金属线层130还可以包括位于钝化层124与层间介电层104之间的金属线112和覆盖金属线112的金属间介电层114。
金属端子150可以包括金属凸块，该金属凸块包括设置在钝化层124上的金属柱152和设置在金属柱152上的盖层154。金属柱152可以与钝化层124直接接触。金属端子150可以用作既不电连接到电路层110也不电连接到金属线层130的虚设端子。可选择地，金属端子150可以用作电连接到电路层110和/或金属线层130的电连接端子。不止一个金属端子150可以设置在金属线层130上，金属端子150可以包括虚设端子和电连接端子中的一者或两者。
金属线122a、122b和122c可以包括顺序地布置在金属端子150下面的第一金属线122a、第二金属线122b和第三金属线122c。第一金属线122a、第二金属线122b和第三金属线122c可以以线和间隔(line-and-space)方式布置(见图1B)。第一金属线122a、第二金属线122b和第三金属线122c中的每条可以具有第一厚度T1。例如，第一金属线122a、第二金属线122b和第三金属线122c中的每条的第一厚度T1可以等于或大于约1μm。
参照图1B，第一金属线122a、第二金属线122b和第三金属线122c可以具有相同的宽度WD，并且可以以相同的节距P布置。第一金属线122a、第二金属线122b和第三金属线122c中的每条可以具有在一个方向上延伸的条形形状。
第一金属线122a、第二金属线122b和第三金属线122c可以具有不同的宽度。例如，如图1D中所示，第一金属线122a和第三金属线122c可以具有相同的第一宽度WD1，第二金属线122b可以具有比第一宽度WD1大的第二宽度WD2。第一金属线122a和第二金属线122b可以以第一节距P1布置，第二金属线122b和第三金属线122c可以以比第一节距P1大的第二节距P2布置，第一金属线122a和第三金属线122c可以以比第二节距P2大的第三节距P3布置。第一节距P1可以包括第一金属线122a的第一宽度WD1和第一金属线122a与第二金属线122b之间的间隙宽度。第二节距P2可以包括第二金属线122b的第二宽度WD2和第二金属线122b与第三金属线122c之间的间隙宽度。第三节距P3可以包括第三金属线122c的第一宽度WD1和第三金属线122c与第一金属线122a之间的间隙宽度。第一金属线122a、第二金属线122b和第三金属线122c中的每条可以具有在一个方向上延伸的条形形状。
第一金属线122a、第二金属线122b和第三金属线122c可以不都具有条形形状。例如，如图1E中所示，第一金属线122a、第二金属线122b和第三金属线122c可以具有相同的宽度WD。第一金属线122a和第二金属线122b可以以第一节距P1布置，第二金属线122b和第三金属线122c可以以与第一节距P1相同的第二节距P2布置，第一金属线122a和第三金属线122c可以以比第二节距P2大的第三节距P3布置。第二金属线122b可以具有在一个方向上延伸的条形形状。相反，第一金属线122a和第三金属线122c中的每条在金属柱152下面可以具有弯曲的形状。
返回参照图1A，钝化层124可以具有非平坦的顶表面124s。例如，钝化层124的顶表面124s可以具有在第一金属线122a、第二金属线122b和第三金属线122c中的每条上的相对平整的表面124sa(也称为平坦表面)，以及具有在第一金属线122a、第二金属线122b和第三金属线122c之间的间隙上方朝向半导体基底100凹陷的弯曲表面124sb(也称为凹表面)。例如，凹表面124sb可以形成在第一金属线122a与第二金属线122b之间以及第二金属线122b与第三金属线122c之间。钝化层124可以具有比第一厚度T1大的第二厚度T2。例如，钝化层124的第二厚度T2可以在约6μm至约7μm的范围内。钝化层124的第二厚度T2可以被定义为指金属间介电层114的顶表面与平坦表面124sa之间的距离。平坦表面124sa可以可选择地包括凸表面。
金属端子150可以与第一金属线122a、第二金属线122b和第三金属线122c竖直叠置。例如，金属柱152可以在第一金属线122a与第三金属线122c之间设置在钝化层124上，并且可以具有设置在钝化层124的顶表面124s的平坦表面124sa上的相对面对的侧表面152s。金属柱152的相对面对的侧表面152s可以指在与第一金属线122a和第三金属线122c延伸的方向相同的方向上延伸的两个侧表面。例如，金属柱152可以与在第一金属线122a与第三金属线122c之间的凹表面124sb直接接触、可以与在第一金属线122a与第三金属线122c之间的平坦表面124sa(诸如在第二金属线122b上的平坦表面)直接接触，并且可以与在第一金属线122a和第三金属线122c中的每条上的平坦表面124sa的一部分直接接触。例如，金属柱152的相对的侧表面152s可以分别设置在钝化层124的位于第一金属线122a和第三金属线122c上的平坦表面124sa上。
参照图1A和图1B，当金属柱152在平面图中具有矩形的形状时，金属柱152的相对的侧表面152s可以设置在第一金属线122a和第三金属线122c上。第一金属线122a可以具有面对第二金属线122b的内侧表面122as，类似地，第三金属线122c可以具有面对第二金属线122b的内侧表面122cs。第一金属线122a和第三金属线122c的面对的内侧表面122as和内侧表面122cs可以比金属柱152的相对的侧表面152s更靠近于第二金属线122b。在这样的构造中，金属柱152可以跨越钝化层124与第一金属线122a和第三金属线122c中的每条的一部分以及第二金属线122b竖直叠置。换言之，金属柱152可以与第一金属线122a和第三金属线122c中的每条的一部分以及第二金属线122b以钝化层124置于其间的方式竖直叠置。金属柱152与第一金属线122a之间的叠置区域170和金属柱152与第三金属线122c之间的叠置区域170中的每个可以具有等于或大于约1μm的宽度WT。
可以通过焊料电镀和焊料回流来形成盖层154。例如，可以通过在金属柱152上电镀焊料，然后将等于或大于焊料的熔点的热量提供给焊料来形成盖层154。因此，当在如图1C中示出的平面图中观看时，盖层154可以在具有矩形形状的金属柱152上具有例如圆形形状、准圆形形状或圆角矩形形状。例如，盖层154的宽可以是约40μm，长可以是约40μm。金属支柱152的宽可以小于约40μm，长可以小于约40μm。
图2A是示出根据对比示例的半导体装置的剖视图。图2B是示出图2A的半导体装置的平面图。
参照图2A和2B，与金属端子150设置在钝化层124的顶表面124s的平坦表面124sa上的半导体装置10(如图1中所示)不同，对比的半导体装置10p可以具有金属柱152p设置在钝化层124的顶表面124s的凹表面124sb上的结构。在这种情况下，金属柱152p和/或盖层154p会具有异常的形状。例如，当金属柱152p形成为具有设置在凹表面124sb上的相对的侧表面152ps的时候，金属柱152p会具有其宽度随着与钝化层124的距离增大而增大的形状，和/或盖层154p会具有沿着金属柱152p的侧表面152ps朝向钝化层124向下流挂的形状。因此，对比的半导体装置10p的金属凸块会具有异常的形状。
如图2B中所示，盖层154p可以具有朝向第一金属线122a和第三金属线122c延伸的椭圆形状。当盖层154p具有椭圆形状时，相邻的金属端子150p会很有可能彼此接触。当金属端子150p是电连接端子时，由于相邻的金属端子150p之间的直接接触，会发生电气短路。
根据本发明构思的示例性实施例，如图1A中所示，即使金属端子150设置在具有非平坦的顶表面124s的钝化层124上，当金属柱152设置在钝化层124的顶表面124s的平坦表面124sa上时，也可以防止金属端子150异常地形成。由于金属端子150未异常地形成，因此用作电连接端子的异常形成的相邻金属端子(诸如图2B中示出的150p)之间的可能的直接接触所导致的电气短路问题也可以减轻。这将参照图6A至图6G来清楚地理解。
图3A是示出根据本发明构思的示例性实施例的半导体装置的剖视图。图3B和图3C是示出图3A的半导体装置的平面图。
参照图3A，金属端子150可以与第二金属线122b竖直叠置，并且可以在侧表面处与第一金属线122a和第三金属线122c竖直对齐。例如，如图3B和图3C中所示，金属柱152可以既不与第一金属线122a叠置，也不与第三金属线122c叠置，金属柱152的相对的侧表面152s可以与第一金属线122a的内侧表面122as和第三金属线122c的内侧表面122cs两者对齐。例如，金属柱152的相对的侧表面152s可以设置在钝化层124的位于第一金属线122a的内侧表面122as和第三金属线122c的内侧表面122cs上的平坦表面124sa上。当金属柱152设置在钝化层124的顶表面124s的平坦表面124sa上时，可以防止金属端子150异常地形成。由于金属端子150未异常地形成，因此用作电连接端子的异常形成的相邻金属端子(诸如图2B中示出的150p)之间的可能的直接接触所导致的电气短路问题也可以减轻。
图4A和图4B是示出根据本发明构思的示例性实施例的半导体装置的剖视图。
参照图4A，图1A的第二金属线122b可以不设置在金属端子150的下面。金属端子150可以具有金属柱152与第一金属线122a和第三金属线122c中的每条的一部分竖直叠置的结构。例如，金属柱152与第一金属线122a的叠置区域和金属柱152与第三金属线122c的叠置区域可以具有等于或者大于约1μm的宽度WT。金属柱152的相对的侧表面152s可以设置在第一金属线122a和第三金属线122c上。例如，金属柱152的相对的侧表面152s可以设置在钝化层124的位于第一金属线122a和第三金属线122c上的平坦表面124sa上。当金属柱152设置在钝化层124的顶表面124s的平坦表面124sa上时，可以防止金属端子150异常地形成。
参照图4B，图1A的第二金属线122b可以不设置在金属端子150的下面。金属端子150可以具有金属柱152在侧表面处与第一金属线122a和第三金属线122c两者竖直对齐的结构。例如，金属柱152可以既不与第一金属线122a叠置，也不与第三金属线122c叠置，金属柱152的相对的侧表面152s可以与第一金属线122a和第三金属线122c的面对的内侧表面122as和内侧表面122cs对齐。例如，金属柱152的相对的侧表面152s可以包括第一侧表面和第二侧表面，其中，第一侧表面可以与第一金属线122a的内侧表面122as对齐，第二侧表面可以与第三金属线122c的内侧表面122cs对齐。例如，金属柱152的相对的侧表面152s可以设置在钝化层124的位于第一金属线122a的内侧表面122as和第三金属线122c的内侧表面122cs上的平坦表面124sa上。当金属柱152设置在钝化层124的顶表面124s的平坦表面124sa上时，可以防止金属端子150异常地形成。
图5A是示出根据本发明构思的示例性实施例的半导体装置的剖视图。图5B是示出根据本发明构思的示例性实施例的包括半导体装置的半导体封装件的剖视图。
参照图5A和图5B，封装基底90可以是其上倒装结合有半导体装置10的倒装芯片，其中，该半导体装置10从上面讨论的那些半导体装置中任意地选择并且具有面对封装基底90的有效表面10a，因此上述构造可以构成半导体封装件1000。半导体装置10可以被设置在封装基底90上的成型层95封装。半导体封装件1000可以通过设置在封装基底90上的一个或更多个外部端子97电连接到外部电气装置。
设置在半导体装置10的有效表面10a上的金属端子150可以用作在封装基底90上机械地支撑半导体装置10的虚设端子。半导体装置10还可以包括将封装基底90和半导体装置10彼此电连接的金属端子155。例如，金属端子155可以沿着半导体装置10的中心被布置成一行或更多行。金属端子150可以沿着半导体装置10的相对的边缘被布置成一行或更多行。可选择地，金属端子150的一个或更多个可以是类似金属端子155的电连接端子。尽管如图5A中的水平剖视图中所示，沿着半导体装置10的中心布置两行金属端子155，沿着半导体装置10的相对的边缘中的每个布置两行金属端子150，但是本发明构思不限于此。
图6A至图6G是示出根据本发明构思的示例性实施例的制造半导体装置的方法的剖视图。
参照图6A，可以在半导体基底100上形成电路层110层。半导体基底100可以是例如硅(Si)晶圆、锗(Ge)晶圆、硅-锗(Si-Ge)晶圆或第III族-第V族化合物半导体晶圆。第III族-第V族化合物半导体晶圆可以包括例如作为第III族元素的铝(Al)、镓(Ga)和铟(In)中的至少一种，以及例如作为第V族元素的磷(P)、砷(As)和锑(Sb)中的至少一种。电路层110的形成可以包括在半导体基底100上形成具有一个或更多个晶体管的电路图案102，并且形成覆盖电路图案102的层间介电层104。电路图案102可以是例如存储器芯片、逻辑芯片或其组合。可以通过在半导体基底100上沉积诸如以氧化硅(SiO2)或氮化硅(Si3N4)为例的绝缘材料以覆盖电路图案102来形成层间介电层104。
参照图6B，可以在电路层110上设置金属线112(也称为下金属线)和覆盖下金属线112的金属间介电层114。下金属线112可以包括诸如以铜(Cu)或铝(Al)为例的金属。可以通过在电路层110上沉积诸如以氧化硅(SiO2)或氮化硅(Si3N4)为例的绝缘材料以覆盖下金属线112来形成金属间介电层114。
参照图6C，可以在金属间介电层114上形成金属线122(也称为上金属线)。上金属线122可以包括诸如以铜(Cu)或铝(Al)为例的金属。上金属线122可以包括第一金属线122a、第二金属线122b和第三金属线122c。
第一金属线122a、第二金属线122b和第三金属线122c中的每条可以具有第一厚度T1。例如，第一厚度T1可以等于或大于约1μm。第一金属线122a、第二金属线122b和第三金属线122c可以以相同或不同的节距来布置同时具有相同或不同的宽度。例如，如图1B中所示，可以以线和间隔(line-and-space)方式来形成第一金属线122a、第二金属线122b和第三金属线122c。可选择地，第一金属线122a、第二金属线122b和第三金属线122c可以形成为具有与图1D或图1E中示出的布置相同或相似的布置。
参照图6D，可以在金属间介电层114上形成钝化层124以覆盖第一金属线122a、第二金属线122b和第三金属线122c。可以通过在金属间介电层114上沉积诸如以氧化硅(SiO2)、氮化硅(Si3N4)或光敏聚酰亚胺(PSPI)为例的绝缘材料来形成钝化层124。因此，金属线层130可以形成为具有下金属线112和上金属线122。
在本发明构思的示例性实施例中，可以不形成图6B的下金属线112。例如，金属线层130可以具有包括覆盖形成在层间介电层104上的第一金属线122a、第二金属线122b和第三金属线122c的钝化层124的单层结构。
可以通过沉积绝缘材料而不执行平坦化工艺来形成钝化层124。因为未执行平坦化工艺，所以钝化层124可以具有非平坦的顶表面124s。例如，钝化层124的顶表面124s可以具有在第一金属线122a、第二金属线122b和第三金属线122c中的每条上相对平整的表面124sa(也称为平坦表面)，以及具有在第一金属线122a、第二金属线122b和第三金属线122c之间的间隙中的每个上方朝向半导体基底100凹陷的弯曲表面124sb(也称为凹表面)。可以交替且重复地布置平坦表面124sa和凹表面124sb以形成钝化层124的非平坦的顶表面124s。平坦表面124sa可以可选择地包括凸表面。因此，钝化层124可以具有非平坦的顶表面124s，该非平坦的顶表面124s可以包括位于上金属线122上(例如，位于第一金属线122a、第二金属线122b和第三金属线122c上)的平坦表面124sa，以及位于上金属线122之间(例如，位于第一金属线122a与第二金属线122b之间和第二金属线122b与第三金属线122c之间)的凹表面124sb。
钝化层124可以形成为具有足以充分覆盖第一金属线122a、第二金属线122b和第三金属线122c的第二厚度T2。例如，第二厚度T2可以在约6μm至约7μm的范围内。第二厚度T2可以表示金属间介电层114的顶表面与平坦表面124sa之间的距离。
参照图6E，可以在钝化层124上形成掩模图案140。例如，可以由对钝化层124表现出蚀刻选择性的光致抗蚀剂或绝缘材料形成掩模图案140。掩模图案140可以包括由光刻工艺限定的开口142。开口142在平面图中可以具有例如圆形形状、矩形形状或多边形形状。
开口142可以露出第一金属线122a与第二金属线122b之间和第二金属线122b与第三金属线122c之间的凹表面124sb。开口142也可以露出在第二金属线122b上的平坦表面124sa。此外，开口142可以露出位于第一金属线122a和第三金属线122c中的每条上的平坦表面124sa的至少一部分。
开口142可以在第一金属线122a和第三金属线122c上具有面对的内侧壁142s。例如，开口142的内侧壁142s可以设置在钝化层124的位于第一金属线122a和第三金属线122c上的平坦表面124sa上。可选择地，开口142的内侧壁142s可以与第一金属线122a和第三金属线122c的面对第二金属线122b的内侧表面(见图1B的122as和122cs)对齐。例如，开口142的内侧壁142s可以设置在钝化层124的位于第一金属线122a的内侧表面122a和第三金属线122c的内侧表面122cs上的平坦表面124sa上。
参照图6F，可以执行电镀工艺或者沉积工艺以在掩模图案140的开口142中形成金属柱152和盖层154。可以通过在开口142中沉积或者电镀铜(Cu)来形成金属柱152。可以通过在开口中的金属柱152上电镀或者沉积焊料来形成盖层154。当执行电镀工艺时，可以在开口142中形成包括金属的种子层。当执行电镀工艺来形成金属柱152时，种子层可以构成金属柱152的一部分，并且可以形成在开口142中的钝化层124上。因此，金属柱152可以与暴露于开口142的钝化层124直接接触。
金属柱152可以既不电连接到电路层110中的电路图案102，也不电连接到金属线层130中的金属线112和金属线122a至122c。可选择地，金属柱152可以电连接到电路图案102和金属线112以及金属线122a至122c中的一个或更多个。
参照图6G，可以去除掩模图案140，然后可以执行回流工艺。回流工艺可以使盖层154具有基本上球形的形状。盖层154可以在平面图(见图1C)中具有例如圆形形状、准圆形形状或圆角矩形形状。可以通过上述的工艺制造如图1A中示出的半导体装置10。可以通过执行与上述工艺相同或相似的工艺来制造如图3A、图4A或图4B中示出的半导体装置10。
图7A和图7B是示出根据对比示例的制造半导体装置的方法的剖视图。
如图7A中所示，可以形成掩模图案140p以使开口142p的内侧壁142ps设置在钝化层124的顶表面124s的凹表面124sb上。在这种情况下，当执行光刻工艺形成开口142p时，会在凹表面124sb上不规则地反射光。不规则的光反射会迫使开口142p的内侧壁142ps从凹表面124sb向外倾斜。例如，开口142p会具有随着与钝化层124的距离增大而增大的宽度。
如图7B中所示，当在其宽度随着与钝化层124的距离增大而增大的开口142p中形成金属柱152p和盖层154p，然后对该盖层154p执行回流工艺时，如图2A和2B中所示，会形成具有异常形状的金属端子150p。
如图6E中所示，根据本发明构思的示例性实施例，可以把掩模图案140形成为具有开口142，该开口的内侧壁142s设置在钝化层124的顶表面124s的平坦表面124sa上。例如，开口142的内侧壁142s可以从其上不会发生或者最低限度地发生不规则的光反射的平坦表面124sa竖直地或几乎竖直地延伸，然后可以把开口142形成为具有均匀厚度。结果，金属柱152和盖层154可以不具有参照图2A和图2B描述的形状异常。另外，如上参照图6D所述，由于未对钝化层124执行平坦化工艺，所以可以简化工艺并提高生产率。
根据本发明构思的上述的示例性实施例，虽然未对钝化层执行平坦化工艺，但是可以把半导体装置制造成具有无形状异常的金属凸块。本发明构思可以允许在半导体装置的制造中减少工艺步骤的数量并简化工艺，从而提供制造具有金属凸块的半导体装置的优异方法。另外，工艺步骤的数量的减少可以使制造成本降低以及使良率和生产率提高。
本发明构思的详细描述不应被理解为限于这里阐述的特定的示例性实施例，并且在不脱离如权利要求限定的本发明构思的精神和范围的情况下，意在覆盖上述示例性实施例的各种组合、修改和变化以及其它实施例。

Claims (25)

1.一种半导体装置，所述半导体装置包括：
金属线层，位于半导体基底上；以及
金属端子，位于金属线层上，
其中，金属线层包括：金属线；以及钝化层，具有非平坦的顶表面，非平坦的顶表面包括位于金属线上的平坦表面和位于金属线之间的凹表面，
金属端子设置在钝化层上，并且
金属端子的彼此面对的相对的侧表面设置在钝化层的平坦表面上。
2.根据权利要求1所述的半导体装置，其中，
金属线包括第一金属线和第二金属线，并且
金属端子与第一金属线和第二金属线中的每条的一部分叠置。
3.根据权利要求2所述的半导体装置，其中，金属端子的相对的侧表面设置在钝化层的位于第一金属线和第二金属线上的平坦表面上。
4.根据权利要求1所述的半导体装置，其中：
金属线包括第一金属线和第二金属线，第一金属线具有面对第二金属线的内侧表面，并且第二金属线具有面对第一金属线的内侧表面，并且
金属端子的相对的侧表面包括：
第一侧表面，与第一金属线的内侧表面对齐；以及
第二侧表面，与第二金属线的内侧表面对齐。
5.根据权利要求4所述的半导体装置，其中：
金属端子的第一侧表面设置在钝化层的位于第一金属线的内侧表面上的平坦表面上，并且
金属端子的第二侧表面设置在钝化层的位于第二金属线的内侧表面上的平坦表面上。
6.根据权利要求1所述的半导体装置，其中：
金属线包括第一金属线、第二金属线和第三金属线，第一金属线、第二金属线和第三金属线顺序地布置在金属端子下面，并且
金属端子与第一金属线和第三金属线中的每条的一部分以及第二金属线叠置。
7.根据权利要求1所述的半导体装置，其中：
金属线包括第一金属线、第二金属线和第三金属线，第一金属线、第二金属线和第三金属线顺序地布置在金属端子下面，并且
金属端子与第二金属线叠置，并且金属端子的相对的侧表面分别与第一金属线和第三金属线的内侧表面竖直对齐。
8.根据权利要求1所述的半导体装置，其中，金属端子包括：
金属柱，位于钝化层上；以及
盖层，位于金属柱上，
其中，金属柱与钝化层直接接触。
9.根据权利要求1所述的半导体装置，所述半导体装置还包括设置在半导体基底与金属线层之间的电路层，
其中，金属端子包括以下一者：
既不电连接到电路层也不电连接到金属线层的虚设端子；以及
电连接到电路层和金属线层中的至少一个的电连接端子。
10.根据权利要求1所述的半导体装置，其中，每条金属线具有等于或大于1μm的厚度。
11.根据权利要求1所述的半导体装置，其中，钝化层具有6μm至7μm范围的厚度。
12.一种半导体装置，所述半导体装置包括：
半导体基底；
电路层，设置在半导体基底上并包括电路图案和覆盖电路图案的层间介电层；
金属线层，设置在电路层上并包括金属线和覆盖金属线的钝化层；以及
金属端子，设置在钝化层上，
其中，钝化层具有非平坦的顶表面，非平坦的顶表面包括位于金属线上的平坦表面和位于金属线之间的凹表面，并且
金属端子包括设置在钝化层的平坦表面上的面对的相对的侧表面。
13.根据权利要求12所述的半导体装置，其中：
金属线包括第一金属线和第二金属线，并且
金属端子与第一金属线和第二金属线中的每条跨越钝化层彼此部分叠置。
14.根据权利要求13所述的半导体装置，其中：
金属线还包括设置在第一金属线与第二金属线之间的第三金属线，并且
金属端子跨越钝化层与第三金属线叠置。
15.根据权利要求12所述的半导体装置，其中：
金属线包括第一金属线和第二金属线，
金属端子的面对的相对的侧表面分别与第一金属线和第二金属线的内侧表面跨越钝化层彼此竖直对齐，并且
金属端子与第一金属线和第二金属线中的每条不相互叠置。
16.根据权利要求15所述的半导体装置，其中：
金属线还包括设置在第一金属线与第二金属线之间的第三金属线，并且
金属端子跨越钝化层与第三金属线叠置。
17.根据权利要求12所述的半导体装置，其中：
每条金属线具有等于或大于1μm的厚度，并且钝化层具有6μm至7μm范围的厚度。
18.一种制造半导体装置的方法，所述方法包括：
提供半导体基底；
在半导体基底上形成金属线；
形成覆盖金属线的钝化层，钝化层具有非平坦的顶表面，非平坦的顶表面包括位于金属线上的平坦表面和位于金属线之间的凹表面；以及
在钝化层上形成金属端子，
其中，金属端子包括设置在钝化层的平坦表面上的彼此面对的相对的侧表面。
19.根据权利要求18所述的方法，其中，形成钝化层的步骤包括在半导体基底上沉积绝缘材料，
其中，沉积的绝缘材料是未被平坦化的。
20.根据权利要求18所述的方法，其中，形成金属端子的步骤包括：
在钝化层上形成具有开口的掩模图案；
电镀顺序地填充开口的金属柱和盖层；
去除掩模图案；以及
回流盖层，
其中，开口具有设置在钝化层的平坦表面上的面对的内侧壁。
21.根据权利要求18所述的方法，在形成金属线之前，所述方法还包括：
在半导体基底上形成电路图案；以及
形成覆盖电路图案的层间介电层，
其中，金属端子包括既不电连接到电路图案也不电连接到金属线的虚设端子。
22.根据权利要求18所述的方法，其中，形成金属线的步骤包括在半导体基底上形成第一金属线和第二金属线，
其中，金属端子与第一金属线和第二金属线中的每条跨越钝化层彼此部分叠置。
23.根据权利要求18所述的方法，其中，形成金属线的步骤包括在半导体基底上形成第一金属线和第二金属线，
其中，金属端子的相对的侧表面分别与第一金属线和第二金属线的内侧表面跨越钝化层彼此竖直对齐，并且
金属端子与第一金属线和第二金属线中的每条不相互叠置。
24.根据权利要求18所述的方法，其中，形成金属线的步骤包括在半导体基底上形成第一金属线和第二金属线，
其中，钝化层的顶表面包括：
平坦表面，形成在第一金属线和第二金属线上；以及
凹表面，形成在第一金属线与第二金属线之间。
25.根据权利要求18所述的方法，其中，
每条金属线形成为等于或大于1μm的厚度，并且
钝化层形成为6μm至7μm范围的厚度。
CN201811390527.4A 2018-01-03 2018-11-21 具有金属凸块的半导体装置和制造该半导体装置的方法 Active CN109994446B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180000774A KR102500170B1 (ko) 2018-01-03 2018-01-03 금속 범프를 갖는 반도체 소자 및 그 제조방법
KR10-2018-0000774 2018-01-03

Publications (2)

Publication Number Publication Date
CN109994446A true CN109994446A (zh) 2019-07-09
CN109994446B CN109994446B (zh) 2024-03-08

Family

ID=67059887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811390527.4A Active CN109994446B (zh) 2018-01-03 2018-11-21 具有金属凸块的半导体装置和制造该半导体装置的方法

Country Status (3)

Country Link
US (2) US10714438B2 (zh)
KR (1) KR102500170B1 (zh)
CN (1) CN109994446B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530879A (zh) * 2019-08-29 2021-03-19 美光科技公司 微电子装置和微电子装置制造

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102500170B1 (ko) 2018-01-03 2023-02-16 삼성전자주식회사 금속 범프를 갖는 반도체 소자 및 그 제조방법
KR102704110B1 (ko) * 2019-08-09 2024-09-06 삼성전자주식회사 두꺼운 금속층 및 범프를 갖는 반도체 소자들

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100221889A1 (en) * 2009-02-27 2010-09-02 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device having capacitor under bit line structure
JP2010199103A (ja) * 2009-02-21 2010-09-09 New Japan Radio Co Ltd 半導体装置の製造方法
US20110079926A1 (en) * 2009-10-01 2011-04-07 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
US20140329382A1 (en) * 2013-05-02 2014-11-06 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device having bump
CN106856194A (zh) * 2015-12-09 2017-06-16 三星电子株式会社 半导体芯片及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5759029B2 (zh) 1974-01-30 1982-12-13 Sansha Electric Mfg Co Ltd
JP3181406B2 (ja) * 1992-02-18 2001-07-03 松下電器産業株式会社 半導体記憶装置
KR20040023311A (ko) 2002-09-11 2004-03-18 주식회사 하이닉스반도체 반도체 소자의 패드 형성 방법
JP3767821B2 (ja) 2003-01-22 2006-04-19 松下電器産業株式会社 半導体装置の設計方法
JP2006066505A (ja) 2004-08-25 2006-03-09 Fujikura Ltd 半導体装置およびこれを備えた電子機器
JP4663510B2 (ja) 2005-12-21 2011-04-06 パナソニック株式会社 半導体装置
KR100772920B1 (ko) 2006-02-20 2007-11-02 주식회사 네패스 솔더 범프가 형성된 반도체 칩 및 제조 방법
US7985671B2 (en) 2008-12-29 2011-07-26 International Business Machines Corporation Structures and methods for improving solder bump connections in semiconductor devices
US9305856B2 (en) 2012-02-10 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure AMD method of forming same
KR20130096990A (ko) * 2012-02-23 2013-09-02 삼성전자주식회사 반도체 장치
JP5759029B2 (ja) 2014-01-23 2015-08-05 ルネサスエレクトロニクス株式会社 半導体装置
KR102500170B1 (ko) 2018-01-03 2023-02-16 삼성전자주식회사 금속 범프를 갖는 반도체 소자 및 그 제조방법
KR102495582B1 (ko) * 2018-02-08 2023-02-06 삼성전자주식회사 평탄화된 보호막을 갖는 반도체 소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199103A (ja) * 2009-02-21 2010-09-09 New Japan Radio Co Ltd 半導体装置の製造方法
US20100221889A1 (en) * 2009-02-27 2010-09-02 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device having capacitor under bit line structure
US20110079926A1 (en) * 2009-10-01 2011-04-07 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
US20140329382A1 (en) * 2013-05-02 2014-11-06 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device having bump
CN106856194A (zh) * 2015-12-09 2017-06-16 三星电子株式会社 半导体芯片及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530879A (zh) * 2019-08-29 2021-03-19 美光科技公司 微电子装置和微电子装置制造
CN112530879B (zh) * 2019-08-29 2022-04-29 美光科技公司 微电子装置和微电子装置制造
US11769738B2 (en) 2019-08-29 2023-09-26 Micron Technology, Inc. Apparatuses exhibiting enhanced stress resistance and planarity, and related microelectronic devices and memory devices

Also Published As

Publication number Publication date
US20190206816A1 (en) 2019-07-04
US20200343204A1 (en) 2020-10-29
US10714438B2 (en) 2020-07-14
KR102500170B1 (ko) 2023-02-16
KR20190083170A (ko) 2019-07-11
US11037894B2 (en) 2021-06-15
CN109994446B (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
US10083928B2 (en) Metal bump joint structure
US10074584B2 (en) Method of forming a semiconductor component comprising a second passivation layer having a first opening exposing a bond pad and a plurality of second openings exposing a top surface of an underlying first passivation layer
CN101290930B (zh) 包含半导体芯片叠层的半导体器件及其制造方法
US11769746B2 (en) Semiconductor package
CN100397601C (zh) 半导体装置的制造方法及半导体装置
CN109994446A (zh) 具有金属凸块的半导体装置和制造该半导体装置的方法
KR20020044590A (ko) 솔더링형 패드 및 와이어 본딩형 패드를 가진 금속 재분배층
US20130087917A1 (en) Semiconductor package
CN101770962A (zh) 改善半导体器件中的焊料凸块连接的结构和方法
US20140361433A1 (en) Semiconductor device
US7071561B2 (en) Semiconductor device and method of manufacture thereof with two or more bond pad connections for each input/output cell
US8173539B1 (en) Method for fabricating metal redistribution layer
CN105762128A (zh) 用于半导体器件的伸长凸块结构
JP5716415B2 (ja) 半導体装置の製造方法
US10249583B1 (en) Semiconductor die bond pad with insulating separator
CN105990483A (zh) 半导体发光元件
US20070035022A1 (en) Semiconductor device and method of manufacturing the same
US20240203855A1 (en) Semiconductor packages and methods for fabricating the same
US20230245965A1 (en) Surface finish structure of multi-layer substrate
US20240006362A1 (en) Semiconductor device
US20070145607A1 (en) System to wirebond power signals to flip-chip core
KR100808586B1 (ko) 적층형 패키지
CN113921492A (zh) 用于半导体元件电连接的复合结构及其制作方法与半导体元件
KR20080019962A (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant