CN109994426A - 阵列基板及其制备方法 - Google Patents
阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN109994426A CN109994426A CN201910277585.4A CN201910277585A CN109994426A CN 109994426 A CN109994426 A CN 109994426A CN 201910277585 A CN201910277585 A CN 201910277585A CN 109994426 A CN109994426 A CN 109994426A
- Authority
- CN
- China
- Prior art keywords
- area
- substrate
- electric conductivity
- grid
- predeterminable area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 87
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 105
- 239000004065 semiconductor Substances 0.000 claims abstract description 80
- 239000010409 thin film Substances 0.000 claims abstract description 49
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 110
- 238000012360 testing method Methods 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 42
- 239000011241 protective layer Substances 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 15
- 239000010408 film Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 8
- 238000009826 distribution Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 230000004224 protection Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 5
- 238000011161 development Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 abstract description 3
- 230000008859 change Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 150000001768 cations Chemical class 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XJVBHCCEUWWHMI-UHFFFAOYSA-N argon(.1+) Chemical compound [Ar+] XJVBHCCEUWWHMI-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板及其制备方法，属于显示技术领域，其可至少部分解决现有的基板中的形成的有源层导电性不均匀而造成的不同薄膜晶体管的阈值电压不同的问题。本发明的一种阵列基板的制备方法，包括：在衬底上形成半导体材料层，半导体材料层包括多个相互间隔的、分别对应各薄膜晶体管的有源区的预设区域；根据各预设区域的导电性分布数据，在半导体材料层远离衬底的一侧形成与各预设区域一一对应的多个栅极，栅极的位置对应薄膜晶体管的沟道区，其中，对应导电性不同的预设区域的栅极，在至少一个平行于衬底的方向上的尺寸不同。
Description
技术领域
本发明属于显示技术领域，具体涉及一种阵列基板及其制备方法。
背景技术
薄膜晶体管为有机发光二极管显示(OLED)装置中重要的结构。薄膜晶体管中的有源层(Active)由半导体材料形成。其中，现有技术的薄膜晶体管中的有源层的一种形成方法为磁控溅射沉积方式，其工作原理是指电子在电场的作用下，在飞向衬底过程中与原子(如氩原子)发生碰撞，使其电离产生出一正离子(如氩正离子)和新的电子；新电子飞向衬底，正离子在电场作用下加速飞向阴极靶，并以高能量轰击靶材表面，使靶材发生溅射。在溅射粒子中，中性的靶原子或分子(例如氧化物原子或者氧化物分子)沉积在衬底上形成有源层。该方法具有设备简单、易于控制、镀膜面积大和附着力强等优点。
然而，由于磁控溅射设备中的靶材厚度不均匀，正离子分布不均匀、靶原子或分子分布不均匀以及阴极靶位置等问题，会造成氧化物的半导体材料的氧空位分布不均，从而导致其导电性不均匀，进而使得形成的不同薄膜晶体管的阈值电压(Vth)不同，其形成的显示基板宏观表现为出现靶材云纹缺陷(Target Mura)。
发明内容
本发明至少部分解决现有的基板中的形成的有源层导电性不均匀而造成的不同薄膜晶体管的阈值电压不同的问题，提供一种导电性均匀的有源层的制备方法。
解决本发明技术问题所采用的技术方案是一种阵列基板的制备方法，包括：
在衬底上形成半导体材料层，所述半导体材料层包括多个相互间隔的、分别对应各薄膜晶体管的有源区的预设区域；
根据各所述预设区域的导电性分布数据，在所述半导体材料层远离所述衬底的一侧形成与各所述预设区域一一对应的多个栅极，所述栅极的位置对应薄膜晶体管的沟道区，其中，对应导电性不同的所述预设区域的所述栅极，在至少一个平行于所述衬底的方向上的尺寸不同。
进一步优选的是，每个所述预设区域包括间隔设置的、分别用于与所述薄膜晶体管的第一极和第二极连接的第一区和第二区，以及位于所述第一区和所述第二区之间的中间区，从所述第一区指向所述第二区的方向为第一方向；所述栅极形成在对应所述中间区的位置；对任意两导电性不同的所述预设区域，对应导电性较好的所述预设区域的所述栅极在所述第一方向的尺寸大于对应导电性较差的所述预设区域的所述栅极在第一方向的尺寸；形成所述栅极后，还包括：以所述栅极为掩膜，对未与所述栅极对应的所述中间区域进行导体化处理。
进一步优选的是，每个所述预设区域包括间隔设置的、分别用于与所述薄膜晶体管的第一极和第二极连接的第一区和第二区，以及位于所述第一区和所述第二区之间的中间区，垂直于从所述第一区指向所述第二区的方向的方向为第二方向；所述栅极形成在对应所述中间区的位置；对任意两导电性不同的所述预设区域，对应导电性较好的所述预设区域的所述栅极在所述第二方向的尺寸小于对应导电性较差的所述预设区域的所述栅极在所述第二方向的尺寸。
进一步优选的是，所述在所述半导体材料层远离所述衬底的一侧形成与各所述预设区域一一对应的多个栅极包括：在所述半导体材料层远离所述衬底的一侧形成栅极材料层；在所述栅极材料层远离所述衬底的一侧形成与所述薄膜晶体管的沟道区对应的多个所述保护层，其中，对应导电性不同的所述预设区域的所述保护层，在至少一个平行于所述衬底的方向上的尺寸不同；在所述保护层的保护下对所述栅极材料层刻蚀，形成所述栅极。
进一步优选的是，所述在所述栅极材料层远离所述衬底的一侧形成与所述薄膜晶体管的沟道区对应的多个所述保护层包括：
在所述栅极材料层远离所述衬底的一侧形成保护材料层；采用构图工艺根据所述半导体材料层的导电性分布数据对所述保护材料层进行曝光和显影，以形成多个所述保护层；其中，对应导电性不同的所述预设区域的所述保护材料层的曝光量不同。
进一步优选的是，所述在所述半导体材料层远离所述衬底的一侧形成与各所述预设区域一一对应的多个栅极之前还包括：在测试衬底上形成半导体测试层，所述半导体测试层的形成材料和工艺与所述半导体材料层的形成材料和工艺一致；对所述半导体测试层的导电性分布进行测试，得出所述导电性分布数据。
进一步优选的是，所述对所述半导体测试层的导电性分布进行测试包括：采用光电导衰退方式对所述半导体测试层的载流子浓度分布进行测试，以得出所述半导体测试层的导电性分布。
进一步优选的是，所述在测试衬底上形成半导体测试层包括：在没有其它结构的所述测试衬底上形成所述半导体测试层。
进一步优选的是，所述在衬底上形成半导体材料层包括：采用磁控溅射的沉积方式形成所述半导体材料层。
进一步优选的是，所述在衬底上形成半导体材料层之后还包括：采用构图工艺对所述半导体材料层的除所述预设区域之外的区域进行刻蚀。
解决本发明技术问题所采用的技术方案是一种阵列基板，包括由上述方法形成的所述阵列基板。
附图说明
图1为本发明的实施例的一种阵列基板的制备方法的流程示意图；
图2为本发明的实施例的一种阵列基板的制备方法的流程示意图；
图3为本发明的实施例的一种阵列基板的制备方法的结构示意图；
图4为本发明的实施例的一种阵列基板的制备方法的形成保护层的示意图；
其中，附图标记为：10衬底；20有源区；21第一区；22第二区；23中间区；24沟道区；30栅极；40保护层；40a保护材料层；50栅极绝缘层；60光照单元。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
在本发明中，两结构“同层设置”是指二者是由同一个材料层形成的，故它们在层叠关系上处于相同层中，但并不代表它们与基底间的距离相等，也不代表它们与基底间的其它层结构完全相同。
在本发明中，“构图工艺”是指形成具有特定的图形的结构的步骤，其可为光刻工艺，光刻工艺包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步；当然，“构图工艺”也可为压印工艺、喷墨打印工艺等其它工艺。
实施例1：
如图1至图4所示，本实施例提供一种阵列基板的制备方法，包括：
S11、在衬底10上形成半导体材料层，半导体材料层包括多个相互间隔的、分别对应各薄膜晶体管的有源区20的预设区域。
其中，也就是说该半导体材料层是用于形成阵列基板中的各个薄膜晶体管的有源区20的，并且每一个预设区域对应一个之后形成的薄膜晶体管的有源区20。
S12、根据各预设区域的导电性分布数据，在半导体材料层远离衬底10的一侧形成与各预设区域一一对应的多个栅极30，栅极30的位置对应薄膜晶体管的沟道区24，其中，对应导电性不同的预设区域的栅极30，在至少一个平行于衬底10的方向上的尺寸不同。
其中，也就是说所形成的半导体材料层的不同位置处其导电性是不同的，从而使得不同的预设区域的导电性能也不同，并且导电性分布数据可以表示各个预设区域的导电情况。每一个栅极30对应一个预设区域，导电性能不同的预设区域的栅极30的尺寸也不同。又由于每个栅极30对应每个薄膜晶体管的沟道区24，因此导电性能不同的预设区域对应的沟道区24尺寸也不同。
本实施例的阵列基板的制备方法中，通过改变导电性能不同的预设区域的对应栅极30的尺寸，以改变形成的薄膜晶体管的沟道区24的尺寸，这样可以使得原本导电性能不同的预设区域形成的薄膜晶体管的沟道区24的导电性能相同，从而使得形成的薄膜晶体管的阈值电压(Vth)相同，避免显示基板出现靶材云纹缺陷(Target Mura)等缺陷，提高该显示基板的显示性能。
实施例2：
如图1至图4所示，本实施例提供一种阵列基板的制备方法，包括：
S21、在测试衬底10上形成半导体测试层，半导体测试层的形成材料和工艺与半导体材料层的形成材料和工艺一致。
具体的，在专用的测试衬底10上采用磁控溅射的沉积方式形成半导体测试层。该半导体测试层为可以是氧化物的半导体测试层，例如由铟镓锌氧化物、铟锡锌氧化物、铟锌氧化物中的任意之一的材料形成。该半导体测试层仅用于测试，而不用于产生实际的半导体层产品。
其中，在测试衬底10上形成半导体测试层包括：在没有其它结构的测试衬底10上形成半导体测试层。这主要是为了避免其它结构对半导体测试层的影响，在之后能够准确的测试出该半导体测试层的载流子浓度分布数据。
S22、对半导体测试层的导电性分布进行测试，得出导电性分布数据。
具体的，采用光电导衰退方式(photo conductivity decay，PCD)对半导体测试层各位置的载流子浓度分布进行测试，以得出半导体测试层各位置的导电性分布。光电导衰退方式是指通过电容将高频振荡信号耦合到半导体测试层上，在光脉冲照射下，测量信号振幅衰减的时间常数，确定半导体测试层中载流子浓度分布(Peak值分布趋势图)的技术。
S23、在衬底10上形成半导体材料层，半导体材料层包括多个相互间隔的、分别对应各薄膜晶体管的有源区20的预设区域。
其中，也就是说不同于以上的半导体测试层，该半导体材料层是用于实际形成阵列基板中的各个薄膜晶体管的有源区20的，并且每一个预设区域对应一个之后形成的薄膜晶体管的有源区20。当然，该半导体材料层的形成材料和工艺与半导体测试层的形成材料和工艺一致。
S24、采用构图工艺对半导体材料层除预设区域之外的区域进行刻蚀。
其中，也就是说经过刻蚀后的半导体材料层的各个预设区域之间不连接，从而之后可以形成多个薄膜晶体管的有源区20。
当然，本步骤也可在其它的时刻进行，例如在形成栅极30之后进行，只要最终产品中能形成多个独立的有源区20即可。
S25、形成覆盖有源区20的栅极绝缘层50。
S26、根据各预设区域的导电性分布数据，在半导体材料层远离衬底10的一侧形成与各预设区域一一对应的多个栅极30，栅极30的位置对应薄膜晶体管的沟道区24，其中，对应导电性不同的预设区域的栅极30，在至少一个平行于衬底10的方向上的尺寸不同。
其中，也就是说所形成的半导体材料层的不同位置处其导电性是不同的，从而使得不同的预设区域的导电性能也不同，并且导电性分布数据可以表示各个预设区域的导电情况。每一个栅极30对应一个预设区域，导电性能不同的预设区域的栅极30的尺寸也不同。又由于每个栅极30对应每个薄膜晶体管的沟道区24，因此导电性能不同的预设区域的对应的沟道区24也不同。
具体的，导电性强的预设区域的载流子浓度大于导电性弱的预设区域的载流子浓度。
本实施例的阵列基板的制备方法中，通过改变导电性能不同的预设区域的对应栅极30的尺寸，以改变形成的薄膜晶体管的沟道区24的尺寸，这样可以使得原本导电性能不同的预设区域形成的薄膜晶体管的沟道区24的导电性能相同，从而使得形成的薄膜晶体管的阈值电压(Vth)相同，避免显示基板出现靶材云纹缺陷(Target Mura)等缺陷，提高该显示基板的显示性能。
具体的，对于各个栅极30的尺寸的一种情况如下，即各个栅极30的长度(L)不同：
每个预设区域包括间隔设置的、分别用于与薄膜晶体管的第一极和第二极连接的第一区21和第二区22，以及位于第一区21和第二区22之间的中间区23，从第一区21指向第二区22的方向为第一方向；栅极30形成在对应中间区23的位置；
对任意两导电性不同的预设区域，对应导电性较好的预设区域的栅极30在第一方向的尺寸大于对应导电性较差的预设区域的栅极30在第一方向的尺寸。
并且形成栅极30后，还包括：
以栅极30为掩膜，对未与栅极30对应的中间区23域进行导体化处理。
具体的，如图3所示，每个预设区域包括第一区21、第二区22以及中间区23，其中，第一区21和第二区22是用于连接薄膜晶体管的第一极和第二极，因此第一区21和第二区22由导体化的半导体材料形成；而的至少部分中间区23与栅极30对应(即栅极30覆盖中间区23的至少部分)，中间区23的至少部分用于形成薄膜晶体管的沟道区24。
当以栅极30为掩膜对未与栅极30对应的中间区23进行导体化处理时，未被栅极30覆盖的中间区23变成导体，而被栅极30覆盖的中间区23域仍为半导体(即形成的薄膜晶体管有源区20的沟道区24)。
通过改变栅极30在第一方向上的尺寸，来改变薄膜晶体管有源区20的沟道区24在第一方向上的尺寸。当中间区23的导电性较好时，可通过栅极30使得薄膜晶体管有源区20的沟道区24在第一方向上的尺寸变大一些；中间区23的导电性较差时，可通过栅极30使得薄膜晶体管有源区20的沟道区24在第一方向上的尺寸变小一些，从而使得不同的薄膜晶体管阈值电压相同。
其中，第一极、第二极(即薄膜晶体管的源漏极)的位置是不变的，即第一区21和第二区22之间的中间区23的尺寸固定，故若只是改变栅极30长度，则可能导致部分中间区23未被栅极30覆盖，从而会导致对栅极30加电压后第一极、第二极之间无法导通；因此，需要将未被栅极30覆盖的中间区23全部导体化，即保证以上工艺只影响非沟道区的尺寸，而不影响薄膜晶体管的正常导通。
当然，对于各个栅极30的尺寸的另一种情况如下，即各个栅极30的宽度(W)不同：
每个预设区域包括间隔设置的、分别用于与薄膜晶体管的第一极和第二极连接的第一区21和第二区22，以及位于第一区21和第二区22之间的中间区23，垂直于从第一区21指向第二区22的方向的方向为第二方向；栅极30形成在对应中间区23的位置；
对任意两导电性不同的预设区域，对应导电性较好的预设区域的栅极30在第二方向的尺寸小于对应导电性较差的预设区域的栅极30在第二方向的尺寸。
具体的，也就是说每个预设区域包括第一区21、第二区22以及中间区23，其中，第一区21和第二区22是用于连接薄膜晶体管的第一极和第二极，因此第一区21和第二区22由导体材料形成；而的至少部分中间区23与栅极30对应(即栅极30覆盖中间区23的至少部分)，中间区23的至少部分用于形成薄膜晶体管的沟道区24。
通过改变栅极30在第二方向上的尺寸，来改变薄膜晶体管有源区20的沟道区24在第二方向上的尺寸。当中间区23的导电性较好时，可通过栅极30使得薄膜晶体管有源区20的沟道区24在第二方向上的尺寸变小一些；中间区23的导电性较差时，可通过栅极30使得薄膜晶体管有源区20的沟道区24在第二方向上的尺寸变大一些，从而使得不同的薄膜晶体管阈值电压相同。
优选的，在半导体材料层远离衬底10的一侧形成与各预设区域一一对应的多个栅极30包括：
在半导体材料层远离衬底10的一侧形成栅极材料层；
在栅极材料层远离衬底10的一侧形成与薄膜晶体管的沟道区24对应的多个保护层40(DICD)，其中，对应导电性不同的预设区域的保护层40，在至少一个平行于衬底10的方向上的尺寸不同；
在保护层40的保护下对栅极材料层刻蚀，形成栅极30。
当然，如图3所示，也可将栅极绝缘层50与栅极材料层一起刻蚀。
优选的，在栅极材料层远离衬底10的一侧形成与薄膜晶体管的沟道区24对应的多个保护层40包括：
在栅极材料层远离衬底10的一侧形成保护材料层40a；
采用构图工艺根据半导体材料层的导电性分布数据对保护材料层40a进行曝光和显影，以形成多个保护层40；其中，对应导电性不同的预设区域的保护材料层40a的曝光量(Dose)不同。
其中，也就是说在掩膜版的作用下对栅极材料层上的保护材料层40a进行曝光和显影，掩膜版的非开口区对应形成的保护层40。根据预设区域的导电性分布数据调整曝光量，使得最终形成的对应导电性不同的预设区域的保护层40，在至少一个平行于衬底10的方向上的尺寸不同。这样由保护层40作为掩膜形成的栅极30的对应导电性不同的预设区域区尺寸不同。
可见，以上各个栅极30分布的形式实际与掩膜版形式(如其中开口的尺寸、位置等)对应，但不同种类的阵列基板的半导体材料层的导电性分布数据是不一样的，故所需栅极30形式也不一样。但在实际生产的不同的制备中，根据每种阵列基板的栅极30形式设置对应一个掩膜版是很难实现的。故本实施例中可采用统一的掩膜版，但对于不同种类的阵列基板的曝光量的分布不同(如光强、曝光时间等)，便于形成不同种类的阵列基板的保护层40。
具体的，如图4所示，对保护材料层40a进行曝光和显影的设备包括光照单元60以及控制单元。
光照单元60可以从一端开始照射至保护材料层40a的另一端，以形成保护层。
在任意位置，控制单元可以调节光照单元60的出光量，使对应导电性不同的预设区域的保护材料层40a的曝光量不同，形成保护层。
S27、继续形成薄膜晶体管的层间绝缘层、第一极、第二极等其它结构。
实施例3：
本实施例提供一种阵列基板，包括由上述方法形成的阵列基板。
具体的，该显示阵列基板形成的显示装置可为液晶显示面板、有机发光二极管(OLED)显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其它要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (11)
1.一种阵列基板的制备方法，其特征在于，包括：
在衬底上形成半导体材料层，所述半导体材料层包括多个相互间隔的、分别对应各薄膜晶体管的有源区的预设区域；
根据各所述预设区域的导电性分布数据，在所述半导体材料层远离所述衬底的一侧形成与各所述预设区域一一对应的多个栅极，所述栅极的位置对应薄膜晶体管的沟道区，其中，对应导电性不同的所述预设区域的所述栅极，在至少一个平行于所述衬底的方向上的尺寸不同。
2.根据权利要求1所述的方法，其特征在于，每个所述预设区域包括间隔设置的、分别用于与所述薄膜晶体管的第一极和第二极连接的第一区和第二区，以及位于所述第一区和所述第二区之间的中间区，从所述第一区指向所述第二区的方向为第一方向；所述栅极形成在对应所述中间区的位置；
对任意两导电性不同的所述预设区域，对应导电性较好的所述预设区域的所述栅极在所述第一方向的尺寸大于对应导电性较差的所述预设区域的所述栅极在第一方向的尺寸；
形成所述栅极后，还包括：
以所述栅极为掩膜，对未与所述栅极对应的所述中间区域进行导体化处理。
3.根据权利要求1所述的方法，其特征在于，每个所述预设区域包括间隔设置的、分别用于与所述薄膜晶体管的第一极和第二极连接的第一区和第二区，以及位于所述第一区和所述第二区之间的中间区，垂直于从所述第一区指向所述第二区的方向的方向为第二方向；所述栅极形成在对应所述中间区的位置；
对任意两导电性不同的所述预设区域，对应导电性较好的所述预设区域的所述栅极在所述第二方向的尺寸小于对应导电性较差的所述预设区域的所述栅极在所述第二方向的尺寸。
4.根据权利要求1所述的方法，其特征在于，所述在所述半导体材料层远离所述衬底的一侧形成与各所述预设区域一一对应的多个栅极包括：
在所述半导体材料层远离所述衬底的一侧形成栅极材料层；
在所述栅极材料层远离所述衬底的一侧形成与所述薄膜晶体管的沟道区对应的多个所述保护层，其中，对应导电性不同的所述预设区域的所述保护层，在至少一个平行于所述衬底的方向上的尺寸不同；
在所述保护层的保护下对所述栅极材料层刻蚀，形成所述栅极。
5.根据权利要求4所述的方法，其特征在于，所述在所述栅极材料层远离所述衬底的一侧形成与所述薄膜晶体管的沟道区对应的多个所述保护层包括：
在所述栅极材料层远离所述衬底的一侧形成保护材料层；
采用构图工艺根据所述半导体材料层的导电性分布数据对所述保护材料层进行曝光和显影，以形成多个所述保护层；其中，对应导电性不同的所述预设区域的所述保护材料层的曝光量不同。
6.根据权利要求1所述的方法，其特征在于，所述在所述半导体材料层远离所述衬底的一侧形成与各所述预设区域一一对应的多个栅极之前还包括：
在测试衬底上形成半导体测试层，所述半导体测试层的形成材料和工艺与所述半导体材料层的形成材料和工艺一致；
对所述半导体测试层的导电性分布进行测试，得出所述导电性分布数据。
7.根据权利要求6所述的方法，其特征在于，所述对所述半导体测试层的导电性分布进行测试包括：
采用光电导衰退方式对所述半导体测试层的载流子浓度分布进行测试，以得出所述半导体测试层的导电性分布。
8.根据权利要求6所述的方法，其特征在于，所述在测试衬底上形成半导体测试层包括：
在没有其它结构的所述测试衬底上形成所述半导体测试层。
9.根据权利要求1所述的方法，其特征在于，所述在衬底上形成半导体材料层包括：
采用磁控溅射的沉积方式形成所述半导体材料层。
10.根据权利要求1所述的方法，其特征在于，所述在衬底上形成半导体材料层之后还包括：
采用构图工艺对所述半导体材料层除所述预设区域之外的区域进行刻蚀。
11.一种阵列基板，其特征在于，包括由权利要求1至10中任意一种的所述方法形成的所述阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910277585.4A CN109994426B (zh) | 2019-04-08 | 2019-04-08 | 阵列基板及其制备方法 |
| PCT/CN2020/079479 WO2020207198A1 (zh) | 2019-04-08 | 2020-03-16 | 阵列基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910277585.4A CN109994426B (zh) | 2019-04-08 | 2019-04-08 | 阵列基板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109994426A true CN109994426A (zh) | 2019-07-09 |
| CN109994426B CN109994426B (zh) | 2021-02-09 |
Family
ID=67131309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910277585.4A Active CN109994426B (zh) | 2019-04-08 | 2019-04-08 | 阵列基板及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109994426B (zh) |
| WO (1) | WO2020207198A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020207198A1 (zh) * | 2019-04-08 | 2020-10-15 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5918126A (en) * | 1997-02-25 | 1999-06-29 | Advanced Micro Devices, Inc. | Method of fabricating an integrated circuit having devices arranged with different device densities using a bias differential to form devices with a uniform size |
| CN1577018A (zh) * | 2003-07-22 | 2005-02-09 | 东芝松下显示技术有限公司 | 电路阵列基板及其制造方法 |
| CN1905165A (zh) * | 2005-07-29 | 2007-01-31 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| CN1913176A (zh) * | 2005-06-21 | 2007-02-14 | 三菱电机株式会社 | 薄膜晶体管 |
| US20140151751A1 (en) * | 2012-11-30 | 2014-06-05 | Taiwan Semiconductor Manufacturing Company Limited | Density gradient cell array |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332400A (ja) * | 2005-05-27 | 2006-12-07 | Nec Corp | 薄膜半導体装置およびその製造方法 |
| US8581260B2 (en) * | 2007-02-22 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a memory |
| CN102543997B (zh) * | 2008-09-19 | 2015-03-11 | 友达光电股份有限公司 | 薄膜晶体管阵列基板 |
| CN106504994A (zh) * | 2016-11-08 | 2017-03-15 | 信利（惠州）智能显示有限公司 | 多晶硅薄膜晶体管的生产方法 |
| CN109994426B (zh) * | 2019-04-08 | 2021-02-09 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制备方法 |
-
2019
- 2019-04-08 CN CN201910277585.4A patent/CN109994426B/zh active Active
-
2020
- 2020-03-16 WO PCT/CN2020/079479 patent/WO2020207198A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5918126A (en) * | 1997-02-25 | 1999-06-29 | Advanced Micro Devices, Inc. | Method of fabricating an integrated circuit having devices arranged with different device densities using a bias differential to form devices with a uniform size |
| CN1577018A (zh) * | 2003-07-22 | 2005-02-09 | 东芝松下显示技术有限公司 | 电路阵列基板及其制造方法 |
| CN1913176A (zh) * | 2005-06-21 | 2007-02-14 | 三菱电机株式会社 | 薄膜晶体管 |
| CN1905165A (zh) * | 2005-07-29 | 2007-01-31 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| US20140151751A1 (en) * | 2012-11-30 | 2014-06-05 | Taiwan Semiconductor Manufacturing Company Limited | Density gradient cell array |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020207198A1 (zh) * | 2019-04-08 | 2020-10-15 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020207198A1 (zh) | 2020-10-15 |
| CN109994426B (zh) | 2021-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1284037C (zh) | 液晶显示装置的阵列面板及其制造方法 | |
| JP5847061B2 (ja) | アレイ基板及びその製造方法 | |
| US10466820B2 (en) | OLED array substrate, manufacturing method thereof and touch display device | |
| CN104681567B (zh) | 具有金属氧化物半导体的薄膜晶体管基板及其制造方法 | |
| CN104317097A (zh) | 一种coa基板及其制作方法和显示装置 | |
| US10204936B2 (en) | Array substrate and method for manufacturing the same, display device | |
| CN108831914B (zh) | 一种有机发光显示面板、其制作方法及显示装置 | |
| EP2953165A1 (en) | Oxide film transistor array substrate and manufacturing method therefor, and display panel | |
| US10908331B2 (en) | Display substrate, manufacturing method thereof and display panel | |
| GB2561117A (en) | Array substrate used in liquid crystal panel and method for manufacturing same | |
| JP7036710B2 (ja) | アレイ基板及びその製作方法 | |
| CN108493216A (zh) | 一种tft阵列基板、显示装置及tft阵列基板的制备方法 | |
| US20180151749A1 (en) | Thin Film Transistor, Array Substrate and Methods for Manufacturing and Driving the same and Display Device | |
| CN105259722A (zh) | 一种测试元件组及其制作方法、阵列基板及显示装置 | |
| CN109994426A (zh) | 阵列基板及其制备方法 | |
| CN106531766A (zh) | 一种像素bank结构及制备方法 | |
| CN105093760A (zh) | Coa基板及其制备方法、显示装置 | |
| US9891495B2 (en) | Array substrate and fabricating method thereof, and display panel | |
| CN109767975A (zh) | 半导体层的制备方法及装置、显示基板制备方法 | |
| KR20140000103A (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| CN106940507B (zh) | 阵列基板及其制备方法、显示面板 | |
| CN106684036B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN109166911A (zh) | 薄膜晶体管、阵列基板以及显示装置 | |
| CN106205492B (zh) | Amoled驱动电路结构及其制作方法 | |
| CN104810312B (zh) | 栅极层上的对位标记的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |