CN109983697A - 并联反向导通igbt和宽带隙开关的切换 - Google Patents

并联反向导通igbt和宽带隙开关的切换 Download PDF

Info

Publication number
CN109983697A
CN109983697A CN201780070375.7A CN201780070375A CN109983697A CN 109983697 A CN109983697 A CN 109983697A CN 201780070375 A CN201780070375 A CN 201780070375A CN 109983697 A CN109983697 A CN 109983697A
Authority
CN
China
Prior art keywords
reverse
conducting
broad
band gap
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780070375.7A
Other languages
English (en)
Other versions
CN109983697B (zh
Inventor
U.韦姆拉帕蒂
U.施拉普巴赫
M.拉希莫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Technology AG filed Critical ABB Technology AG
Publication of CN109983697A publication Critical patent/CN109983697A/zh
Application granted granted Critical
Publication of CN109983697B publication Critical patent/CN109983697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半导体模块（56）包括与宽带隙MOSFET（32）并联连接的反向导通IGBT（10、10'），其中，反向导通IGBT（10、10'）和宽带隙MOSFET（32）中的每个包括内部反并联二极管（30、48）。一种用于利用包括以下步骤的方法来操作半导体模块（56）的方法：确定反向导通开始时间（tS），在所述反向导通开始时间（tS）半导体模块（56）开始在相反方向上导通电流（IR），所述相反方向是内部反并联二极管（30、48）的导通方向；在反向导通开始时间（tS）之后将正栅极信号（VGS）施加到宽带隙MOSFET（32）；基于反向导通开始时间（tS）确定反向导通结束时间（tE），在所述反向导通结束时间（tE）半导体模块（56）结束在相反方向上导通电流（IR）；以及在反向导通结束时间（tE）之前的消隐时间间隔（tb），将减小的栅极信号（VGS）施加到宽带隙MOSFET（32），减小的栅极信号（VGS）适合于将宽带隙MOSFET（32）切换成阻塞状态。

Description

并联反向导通IGBT和宽带隙开关的切换
技术领域
本发明涉及宽带隙半导体开关的领域。具体来说，本发明涉及用于操作具有此类器件的半导体模块的方法、半导体模块以及半桥。
背景技术
并联连接Si基半导体开关和宽带隙半导体开关以用于形成混合开关可具有若干优势。例如，相比具有相同电流和/或电压额定值的全宽带隙半导体开关或全硅开关，此类混合开关可具有更好的性能和更低的成本。此外，Si基IGBT或反向导通IGBT与宽带隙电压控制的单极半导体开关（诸如SiC MOSFET）的并联布置可提供更好的热性能、传导性能（即，更低的传导损耗）、切换性能（更低的切换损耗、更高的切换软性（switching softness））和故障性能（诸如改进的浪涌和短路耐受能力）。另外，因为可使用最小数量的宽带隙半导体开关，同时可保持由这些开关提供的性能优势，混合开关组合通常减小成本。
对于BIGT（双模式IGBT，即，在一个芯片上与常规IGBT组合的反向导通IGBT），已知所谓的MOS栅极控制技术改进所谓的二极管模式中的半导体开关的性能。二极管模式可被看作下述工作模式：在该工作模式中，反向导通IGBT的内部反并联二极管正在导通，即，电流在相对于IGBT的常规导通方向（即，电流从集电极到发射极流动）的相反方向上（即，电流从发射极到集电极流动）通过反向导通IGBT流动。
BIGT被公开在US 8212283B2中，该文件应当通过引用被结合以用于BIGT的设计。
US2014/184303A1示出具有反并联二极管的MOSFET，其与IGBT并联连接。MOSFET可以是宽带隙器件，并且IGBT可以是反向导通IGBT。利用相同的栅极信号来控制MOSFET开关和IGBT开关两者。
US2013/257177A1示出并联连接到IGBT的MOSFET，利用不同的栅极信号来控制该IGBT和该MOSFET。
Hoffmann等人的“High Frequency Power Switch – Improved Performance byMOSFETs and IGBTs connected in parallel”（Power Electronics and applications，2005 European Conference on Dresden, Germany，2005年9月11日至14日；Piscataway，NJ，USA 2005年9月11日第1-11页）涉及由MOSFET和IGBT构成的混合开关，其可用不同的方式来切换。
发明内容
通常，承载Si基半导体开关和宽带隙半导体开关两者的半导体模块包括栅极驱动器，其生成用于混合开关组合的栅极信号。因此，在MOS栅极控制中，用于Si基半导体开关的栅极信号也被施加到宽带隙半导体开关。然而，宽带隙半导体开关可具有如Si基半导体器件的另一种行为。
本发明的目的是提供一种在二极管工作模式下具有高切换性能和/或具有低传导损耗的半导体模块。
此目的由独立权利要求的主题来实现。从从属权利要求和以下描述，另外的示范性实施例是显而易见的。
本发明的方面涉及半导体模块以及用于操作半导体模块的方法。半导体模块可以是将半导体芯片与衬底电互连、提供用于电连接芯片的端子和/或机械支撑芯片的任何器件。
具体来说，半导体模块包括反向导通IGBT和宽带隙MOSFET，所述反向导通IGBT包括在相反方向上导通电流的内部反并联二极管，所述宽带隙MOSFET也包括内部反并联二极管。将反向导通IGBT和宽带隙MOSFET并联连接。
反向导通IGBT和宽带隙MOSFET可以接合到半导体模块的衬底，其也可承载栅极控制器，即栅极驱动器，以用于为反向导通IGBT和宽带隙MOSFET提供栅极信号。
反向导通IGBT包括栅极、集电极和发射极。当正栅极信号被施加到栅极时，集电极和发射极之间的电流路径变为导通。由于反向导通IGBT的内部反并联二极管，使得发射极和集电极之间的反向电流路径始终导通。例如，反向导通IGBT是Si基的和/或可以是具有组合在一个芯片中的（常规）IGBT和反向导通IGBT的BIGT。
一般来说，宽带隙开关可基于SiC或GaN，在芯片衬底上提供大于2eV的带隙。例如，宽带隙开关可以是具有栅极、漏极和源极的MOSFET。当正栅极信号被施加到栅极时，漏极和源极之间的电流路径变为导通。由于MOSFET的内部反并联体二极管，使得源极和漏极之间的反向电流路径始终导通。宽带隙开关被并联连接到反向导通IGBT和/或被反并联连接到反向导通IGBT的二极管。
必须注意，半导体模块可以是功率半导体模块，即，反向导通IGBT和宽带隙MOSFET可适合于处理大于10A的电流和/或高于100V的电压。
根据本发明的实施例，方法包括以下步骤：确定和/或预测反向导通开始时间，在所述反向导通开始时间半导体模块开始在相反方向上导通电流，所述相反方向是内部反并联二极管的导通方向；在反向导通开始时间之后将正栅极信号施加到宽带隙MOSFET（即，在此期间，利用高于阈值电压的正栅极电压，MOSFET在电压电流图的第三象限中作为整流器工作）；基于反向导通开始时间确定和/或预测反向导通结束时间，在所述反向导通结束时间半导体模块结束在相反方向上导通电流；以及在反向导通结束时间之前的消隐时间间隔，将减小的栅极信号施加到宽带隙MOSFET，减小的栅极信号适合于将宽带隙MOSFET切换成阻塞状态。
在可从反向导通开始时间直接或间接地确定反向导通结束时间的这种意义上，反向导通结束时间是基于反向导通开始时间。例如，可基于半导体模块的反向导通开始时间和当前切换频率来确定反向导通结束时间。这可以通过向反向导通开始时间添加与切换频率相关的偏移来进行。一般来说，可基于半导体模块的反向导通开始时间以及可选地另外的参数来预测反向导通结束时间。基本上，已经发现，诸如SiC基或GaN基MOSFET的宽带隙MOSFET显示出与Si基反向导通IGBT相反的行为。即，当栅极电压变得更高时，在二极管模式中源极和漏极之间的电压降变得更小。以这种方式，为了进一步减小二极管模式中的传导损耗，宽带隙MOSFET应当与反向导通IGBT以不同方式来切换，和/或具体来说，当宽带隙MOSFET处于二极管模式时，更高的栅极电压应当被施加到宽带隙MOSFET。
当电流通过反向导通IGBT的内部反并联二极管和/或宽带隙MOSFET的内部反并联二极管流动时，半导体模块的二极管模式的开始时间（即，反向导通开始时间）和结束时间（即，反向导通结束时间）可由栅极控制器和/或外部控制器来确定，例如，所述栅极控制器和/或外部控制器还为半导体模块提供切换信号，栅极控制器依据所述切换信号生成栅极信号。
作为另外的示例，开始时间和结束时间的确定可基于跨模块的电流的测量。通过将这些测量推测到未来，可确定电流的未来的零交叉点（zero crossing）。此外，可由控制器确定通过半导体模块的电流，所述控制器生成切换信号，所述控制器也可能必须预测通过半导体模块的未来电流。控制器还可从与并联连接的反向导通IGBT和宽带隙MOSFET互连的另外的半导体开关的切换时间来确定反向导通开始时间。此切换时间可以是在开通另外的半导体开关时的时间。反向导通结束时间可由控制器从通过添加偏移的反向导通开始时间来确定，所述偏移可取决于切换频率。
一般来说，当通过半导体模块的电流为负时，半导体模块可处于二极管模式。在电流已经变为负之后不久，例如在电流的零交叉点之后的预定义时间间隔，宽带隙MOSFET的栅极信号可被升高到正栅极信号（即，正栅极电压）。在零交叉点之前不久，例如在零交叉点之前的消隐时间间隔，在电流变为正之前，用于宽带隙MOSFET的栅极信号可被降低到减小的栅极信号（即，低于正栅极电压的电压）。
一般来说，正栅极信号可具有高于正阈值电压的电压。减小的栅极信号可具有低于正栅极信号的电压，例如低于正阈值电压。例如，减小的栅极信号可大体上为0V或甚至可具有负电压。宽带隙MOSFET的减小的栅极信号相对于宽带隙MOSFET的正栅极信号被减小。减小的栅极信号适合于将宽带隙MOSFET切换成阻塞状态和/或进入关断状态。宽带隙MOSFET的正栅极信号适合于将宽带隙MOSFET切换成导通状态和/或接通状态。
必须注意，栅极信号的电压可被分别确定为栅极和源极之间的以及栅极和发射极之间的电压。
此外，用于反向导通IGBT的栅极信号可以是成形的，使得在二极管模式期间使反向导通IGBT的传导损耗最小化。具体来说，在二极管模式的所有时间或某些时间期间，反向导通IGBT的栅极信号可保持或设置为降低的电压。
根据本发明的实施例，在反向导通开始时间之后的消隐时间间隔，正栅极信号被施加到宽带隙MOSFET。此消隐时间间隔可与反向导通结束时间之前的消隐时间间隔具有相同的长度。正栅极信号可大体上在下述整个时间被施加到宽带隙MOSFET：在所述时间中，电流通过宽带隙MOSFET的反并联沟道二极管流动。即，在此期间，利用正栅极信号，MOSFET在电流电压图的第三象限中作为整流器工作。电流经由反型沟道（inversion channel）和n基极从源极流动到漏极。
根据本发明的实施例，在反向导通开始时间和反向导通结束时间之间，用于反向导通IGBT的减小的栅极信号被保持。第一种可能性是在二极管模式期间将用于反向导通IGBT的栅极信号保持在低电压，使得传导损耗被减小。
反向导通IGBT的减小的栅极信号是相对于反向导通IGBT的正栅极信号被减小。减小的栅极信号适合于将反向导通IGBT切换成阻塞状态和/或关断状态。反向导通IGBT的正栅极信号适合于将反向导通IGBT切换成导通状态和/或接通状态。
根据本发明的实施例，方法还包括：在反向导通结束时间之前的消隐时间间隔前的提取时间间隔，将正栅极信号施加到反向导通IGBT。在反向导通结束时间之前的消隐时间间隔，减小的栅极信号被施加到反向导通IGBT。备选地，在二极管模式结束时，用于反向导通IGBT的栅极信号可恰好在二极管的反向恢复之前被升高到正电压。这可导致二极管（或二极管模式中的反向导通IGBT）的反向恢复损耗的减小。正栅极信号可有助于减小二极管中的等离子体（电子-空穴对），因为电子具有经由反型沟道到发射极接触的低电阻路径，这导致反向恢复损耗的降低。
消隐时间和提取时间两者都可约为几十微秒。
根据本发明的实施例，消隐时间间隔低于14μs，诸如14μs。消隐时间间隔可用于防止半导体模块的半导体开关与另外的半导体模块的半导体开关的短路（shortcut）。
根据本发明的实施例，提取时间间隔在10μs到90μs之间。例如，对于高压器件（其可适合于处理高于3.3kV的电压），提取时间间隔可在60μs和80μs之间。提取时间间隔可基于取决于IGBT的电流和电压等级的、IGBT的n基极中的电荷载流子（等离子体）的量来确定。
根据本发明的实施例，反向导通IGBT的正栅极信号具有高于反向导通IGBT的正阈值电压的电压。用于将反向导通IGBT切换成它的导通状态的栅极信号和在提取时间间隔期间提供的栅极信号可具有诸如+15V的相同的值。
根据本发明的实施例，宽带隙MOSFET的正栅极信号具有高于宽带隙MOSFET的正阈值电压的电压。用于将宽带隙MOSFET切换成它的导通状态的栅极信号和在大部分二极管模式期间提供的栅极信号可具有相同的值，诸如+15V或更高，诸如+20V。
一般来说，被施加到反向导通IGBT的正栅极信号和被施加到宽带隙MOSFET的正栅极信号可具有相同的电压。但是，它们也可具有不同的电压值。
根据本发明的实施例，反向导通IGBT的减小的栅极信号是小于或等于0V的电压和/或是低于反向导通IGBT的阈值电压的电压。例如，减小的栅极信号可以是-15V。
根据本发明的实施例，宽带隙MOSFET的减小的栅极信号是小于或等于0V的电压和/或低于宽带隙MOSFET的阈值电压的电压。例如，减小的栅极信号可以是-15V。
一般来说，被施加到反向导通IGBT的减小的栅极信号和被施加到宽带隙MOSFET的减小的栅极信号可具有相同的电压。但是，它们也可具有不同的电压值。
根据本发明的实施例，半导体模块包括：反向导通IGBT、被并联连接到反向导通IGBT的宽带隙MOSFET以及用于为反向导通IGBT提供栅极信号并且为宽带隙MOSFET提供不同栅极信号的栅极控制器。不同的栅极信号可以是在特定时间点具有不同电压的信号。这些不同的栅极信号可以由栅极控制器（即，可包括用于每个半导体芯片的额外电路的栅极驱动器）提供。
根据本发明的实施例，半导体模块并且具体来说是栅极控制器，可适合于执行如上文中和下文中所描述的方法。例如，栅极控制器可确定反向导通开始时间和反向导通结束时间和/或可基于这些时间和消隐时间间隔（以及可选地，提取时间间隔）生成用于反向导通IGBT和宽带隙开关的切换信号，其可被编码到栅极控制器中。
本发明的另外的方面涉及一种半桥，其包括如上文中和下文中所描述的两个半导体模块，其是被串联连接的。例如，这种半桥可以是具有针对切换信号的快速响应时间和低切换损耗的逆变器的一部分。半桥可以是包括两个开关的半导体模块，其中，每个开关由并联连接的反向导通IGBT和宽带隙MOSFET构成。这两个构成的开关可被串联连接。
开关中的一个开关的反向导通开始时间和/或反向导通结束时间可从另一个开关的切换时间来确定。
根据本发明的实施例，反向导通开始时间基于另一个开关的切换时间，另一个开关诸如反向导通IGBT和宽带隙MOSFET的另外的并联构成。例如，反向导通开始时间可等于另一个开关的切换时间。
根据本发明的实施例，反向导通结束时间通过向对于反向导通IGBT和宽带隙MOSFET的反向导通开始时间添加偏移来确定。此偏移可从半导体模块的切换频率来确定。
根据本发明的实施例，由反向导通IGBT和宽带隙MOSFET构成的第一开关的反向导通结束时间由另一个、第二开关的切换时间来确定，所述第二开关也可由与第一开关的反向导通IGBT和宽带隙MOSFET串联连接的反向导通IGBT和宽带隙MOSFET构成。例如，第一开关的反向导通结束时间可等于第二开关的反向导通开始时间。
要理解，如上文中和下文中所描述的方法的特征可以是如上文中和下文中所描述的半导体模块、栅极控制器和/或半桥的特征，并且反之亦然。
参考下文描述的实施例，本发明的这些方面和其它方面会显而易见并且得以阐明。
附图说明
在下面的文本中，将参考附图中说明的示范性实施例，更详细地解释本发明的主题。
图1示意性地示出反向导通IGBT的单元的透视图。
图2示意性地示出SiC MOSFET的单元的透视图。
图3示意性地示出透过BIGT的截面。
图4示意性地示出根据本发明的实施例的半桥。
图5示出根据本发明的实施例的具有栅极信号的图。
图6示出根据本发明的另外的实施例的具有栅极信号的图。
图7示出根据本发明的另外的实施例的具有栅极信号的图。
图8示出具有反向导通IGBT或BIGT的特性曲线的图。
图9示出具有SiC MOSFET的特性曲线的图。
附图中使用的参考符号以及它们的含义，在参考符号的列表中以总结形式列出。原则上，在附图中相同的部分被提供有相同的参考符号。
具体实施方式
图1示出反向导通IGBT（绝缘栅双极晶体管）10的单元。反向导通IGBT 10由全部在一个芯片衬底中提供的多个这些单元构成。
在第一端（集电极侧）上，反向导通IGBT 10包括采取第一平面端子形式的集电极12，并且在与第一端相对的第二端（发射极侧）上，反向导通IGBT 10包括采取第二平面端子形式的发射极14。此外，反向导通IGBT 10包括用于控制反向导通IGBT 10的栅极16，其与第二平面端子相邻。邻近于栅极16布置采取源极层的形式的n+掺杂区18和采取井层（welllayer）的形式的p掺杂区20，所述n+掺杂区18和p掺杂区20至少部分地嵌入n掺杂的基极层22中。n基极层22靠近n+更高掺杂的缓冲层24，其又靠近n缓冲层24和第一平面端子12之间布置的p掺杂区26（集电极层）和n掺杂区28（短路），形成集电极12和发射极14之间的内部集成二极管30，以在相反方向上（即，从发射极14到集电极12）导通电流。
图2示出SiC MOSFET 32的单元。SiC MOSFET 32由全部在一个芯片衬底中提供的多个这些单元构成。
SiC MOSFET 32在第一端上包括采取第一平面端子34形式的漏极34，并且在与第一端相对的第二端上包括采取第二平面端子36形式的源极36。用于控制SiC MOSFET 32的栅极38与第二平面端子36相邻。邻近于栅极38，SiC MOSFET 32包括n+掺杂区40和p掺杂区42，所述n+掺杂区40和p掺杂区42至少部分地嵌入n基极层44中。在n基极层44和第一平面端子34之间布置n+掺杂层或n+掺杂衬底46。
SiC MOSFET 32包括由源极和漏极之间的层形成的内部体二极管48。
图3示出透过BIGT（双模式IGBT）10'的截面，所述BIGT 10'由反向导通IGBT区50和常规IGBT区52构成（在集电极侧上装置的中心部分中具有大的引导p掺杂区26）。反向导通IGBT区50由如图1中所示的单元构成（具有交替的n和p掺杂区28、26）。区52由如不具有n掺杂区28（即，仅具有p掺杂区26）的图1的单元的单元构成。示范性地，常规IGBT区52由交替的较小p掺杂区26和n掺杂区28围绕。
图4示出由串联连接的两个半导体模块或更一般的半导体开关56构成的半桥54。半导体模块56中的每个提供可控开关以用于将半导体模块56之间的中点58与电压源60（诸如DC链路）的正或负电压连接。
半导体模块56中的每个包括与SiC MOSFET 32并联连接的反向导通IGBT 10或BIGT 10'。此处和下文中，SiC MOSFET 32可以用基于其它宽带隙半导体衬底（诸如GaN）的其它宽带隙MOSFET器件来代替。半导体开关10、10'、32用它们的集电极12和漏极34提供用于相应的半导体模块56的上部输出，并且用它们的发射极14和源极36提供用于相应的半导体模块56的下部输出。由于内部反并联二极管30、48，使得不需要单独的续流二极管。
将栅极16、38与用于相应的半导体模块56的栅极控制器62连接，所述栅极控制器62适合于为半导体开关10、10'、32提供不同的栅极信号。例如，栅极控制器62可机械地附连到两个半导体开关10、10'、32所接合到的相同衬底。
栅极控制器62可从上级控制器64接收切换信号，所述上级控制器64例如控制逆变器，半桥是该逆变器的一部分。控制器64的切换信号可由栅极控制器62转换成用于半导体开关10、10'、32的栅极信号。
图5、6和7示出具有可能的栅极信号VGE和VGS的三个图，所述栅极信号VGE和VGS可被施加到反向导通IGBT 10、10'和宽带隙MOSFET 32。
图的上部分示出半导体模块56的输出处的电压UR，其可以被看作跨二极管30、48的反向电压。在反向导通开始时间tS之前，因为二极管30、48两者都是阻塞的，所以电压UR是正的（电压对于二极管30、48是反向的）。此处，通过半导体模块56流动的，即，在从半导体模块56的下部输出（开关10、10'和32的发射极和源极处）到上部输出（集电极和漏极处）的方向上的反向电流IR是0。在将电压反向施加到半导体模块56之后，因为二极管30、48变为导通并且电流IR在相反方向上通过半导体模块56流动，所以电压UR大体上变为0。
这大体上保持相同，直到被施加到半导体模块56的电压在反向导通结束时间tE再次改变方向。在反向导通结束时间tE之后，因为二极管30、48再次阻塞，所以电压UR变为被施加到半导体模块56的电压。在短时间内，由于开关10、10'、32的n基极或漂移区中存储的电荷载流子的耗尽或提取，使得反向电流IR变为负。在那之后，反向电流IR变为0，即，没有电流通过半导体模块56流动。
反向导通开始时间tS和反向导通结束时间tE可以由栅极控制器62利用半导体模块56内的测量来确定，例如通过测量和推测跨半导体模块56的电压。因为跨模块的电压取决于半桥中所有半导体模块56的切换状态，所以还可以可能的是：通过栅极控制器62和/或控制器64从来自另一半导体模块56的切换信号来确定时间tS和tE。
例如，当上部模块或开关56被切换成接通状态时，图4的下部模块或开关56的反向导通开始时间tS可以是切换时间。类似地，当上部模块或开关56被切换成关断状态时，图4的下部模块或开关56的反向导通结束时间tE可以是切换时间。图4的下部模块或开关56的反向导通结束时间tE可以是图4的上部模块或开关56的反向导通开始时间tS，并且反之亦然。必须注意，如本文所描述的在反向导通开始时间tS和反向导通结束时间tE之间所应用的方法被应用于关断状态下的模块或开关56。另外，必须注意，利用该方法，反向导通IGBT 10或BIGT 10'和/或SiC MOSFET 32可以在导通状态下，尽管由它们构成的模块或开关56在关断状态下，并且反之亦然。
在用于操作图5、6和7中描绘的半导体模块56的所有三种方法中，宽带隙MOSFET32的栅极信号在反向导通开始时间tS和反向导通结束时间tE之间的大体整个时间间隔内被切换到正电压。
在反向导通开始时间tS之后，具体来说，是在反向导通开始时间tS之后的消隐时间tb1间隔，正栅极信号VGS被施加到宽带隙MOSFET 32。在反向导通结束时间tE之前，具体来说，是在反向导通开始时间tS之后的消隐时间tbl间隔，保持正栅极信号VGS。在那之后，在反向导通结束时间tE之前的消隐时间间隔tbl，减小的栅极信号VGS被施加到宽带隙MOSFET 32。
可具有相同或不同长度的消隐时间间隔tbl可具有几μs的长度，诸如大约10μs，和/或可用于防止不同半导体模块56之间的相短路和/或击穿。
可由宽带隙MOSFET 32的栅极和源极之间的电压定义的正栅极信号VGS可高于用于切换宽带隙MOSFET 32的正阈值电压，诸如+15 V。
减小的栅极信号VGS可以大体上是0 V或更小，例如小于宽带隙MOSFET 32的正阈值电压，诸如-15 V。
宽带隙MOSFET 32以这种方式的切换具有以下优点：宽带隙MOSFET 32及其内部二极管48的传导损耗被减小。这将针对图9更详细地来解释。
如图5中所示，可以可能的是：反向导通IGBT 10、10'与宽带隙MOSFET 32类似地被切换。
在反向导通开始时间tS之后，具体来说，是在反向导通开始时间tS之后的消隐时间tbl间隔，正栅极信号VGE被施加到反向导通IGBT 10、10'。在反向导通结束时间tE之前，具体来说，是在反向导通开始时间tS之后的消隐时间tbl间隔，保持正栅极信号VGE。在那之后，在反向导通结束时间tE之前的消隐时间间隔tb1，减小的栅极信号VGE被施加到反向导通IGBT10、10'。
可由反向导通IGBT 10、10'的栅极和发射极之间的电压定义的正栅极信号VGE可高于用于切换反向导通IGBT 10、10'的正阈值电压，诸如+15 V。
减小的栅极信号VGE可以大体上是0 V或更小，例如小于反向导通IGBT 10、10'的正阈值电压，诸如-15 V。
反向导通IGBT 10、10'的控制可称为标准控制，然而，由于通过反型沟道的电子的提取并因此装置内更少的等离子体，使得该标准控制可引起内部二极管30的高接通状态电压降。将针对图8更详细地解释此行为。
与此形成对照，在所谓的MOS栅极控制中，如图6中所示，在tS和tE之间的大部分时间间隔期间，施加减小的栅极信号VGE，这通常导致内部二极管30的低接通状态电压降。将针对图8更详细地解释此行为。
减小的栅极信号VGE可被保持直到反向导通结束时间tE之前的消隐时间间隔tbl和提取时间间隔te。
在反向导通结束时间tE之前的消隐时间间隔tbl和提取时间间隔te，正栅极信号VGE被施加到反向导通IGBT 10、10'。在反向导通结束时间tE之前的消隐时间tbl间隔，减小的栅极信号VGE被再次施加到反向导通IGBT 10、10'。
因此，在反向导通结束时间tE之前不久，在相对短的时间间隔te期间，反向导通IGBT被提供有正栅极信号VGE。这对传导损耗没有太多贡献（使传导损耗略微增加），但是，在内部二极管30的断开（或反向恢复）期间这可显著减小反向恢复损耗。提取时间间隔可具有几十μs的长度。
如图7中所示，可能的是，对于反向导通IGBT 10、10'可完全忽略提取时间间隔te和/或可保持被施加到反向导通IGBT 10、10'的减小的栅极信号VGE。以这种方式，如果反向导通IGBT 10、10'的内部二极管30的电压降在满载电流下可保持低于2.5 V，则可完全抑制消隐时间间隔期间的宽带隙MOSFET 32的内部体二极管48的导通。在结束时间tE之前，即，在消隐时间tbl期间，由于低于正阈值电压的所施加的栅极信号VGS，使得宽带隙MOSFET 32的沟道二极管（即，MOSFET工作在第三象限，这意味着电流通过反型沟道从源极到漏极流动）被关断，并且所有负载电流将通过反向导通IGBT 10、10'流动。因此，可以改进宽带隙MOSFET 32的可靠性，这是因为抑制了内部体二极管效应并且因此不会发生双极退化（bipolar degradation）。
图8示出在二极管模式中，即，在反并联二极管导通期间，BIGT 10'（1.82cm 2有源区域）的特性曲线的示例。从右到左描绘电压降，从顶部到底部描绘通过BIGT 10'（即，通过内部二极管30）的电流。已在125℃的温度进行测量。
相比在VGE=15V（点划线，MOS-沟道接通）处，在VGE=0V（连续线，MOS沟道关断）处，电压降更小。在62.5A的BIGT 10'的额定电流且温度为125℃，与VGE=15V相比，在VGE=0V的情况下，电压降以及因此传导损耗可被降低33％。
图9示出对于在125℃的温度在二极管模式中的SiC MOSFET 32（0.3cm2有源区域）的与图8类似的图。点划线对应于VGS=+15 V，连续线对应于VGS=0 V，并且虚线对应于VGS=-15V。在VGS=0 V处，最初MOS-沟道被关断，但由于体偏置效应，MOS沟道在VDS> -1.5 V处开通。在VGS=-15V处，MOS沟道被关断，并且内部体二极管导通。可以看出，相比在VGE=0 V处，在VGS=15V（MOS-沟道开通）处接通状态电压降更小。在20 A的额定电流并且在125℃，相比VGE=0 V，在VGE=15 V的情况下，接通状态电压降可被降低50％。
一般来说，反向导通IGBT 10、10'对于正栅极信号具有更高的传导损耗，而就宽带隙MOSFET 32而言对于减小的栅极信号具有更高的传导损耗。
为了提高二极管模式中，即，主要在二极管导通期间反向导通IGBT 10、10'的性能，栅极信号VGE可以是0 V或负的（诸如-15V或0V），这相比正栅极信号（诸如VGE =15 V）可实现传导损耗的33％减小，而对于二极管模式中的宽带隙MOSFET 32，栅极信号VGS可以是正的（诸如+15 V），这相比0 V或负栅极信号（诸如VGS =0 V或-15 V）可以实现传导损耗的50％减小。
虽然已经在附图和前面的描述中详细说明和描述本发明，但此类说明和描述要被认为是说明性的或示范性的而非限制性的；本发明不限于所公开的实施例。由本领域技术人员和实践所要求保护的发明的人员通过研究附图、公开和所附权利要求可理解和实现对所公开实施例的其它改变。在权利要求中，词语“包括”不排除其它元素或步骤，并且不定冠词“一个”或“某个”不排除复数个。单个处理器或控制器或其它单元可满足权利要求中记载的若干项的功能。在相互不同的从属权利要求中记载某些措施的这一事实并不表明这些措施的组合不能被有利使用。权利要求中的任何参考标记不应被解释为限制范围。
参考符号列表
10 反向导通IGBT
10' BIGT
12 集电极、第一平面端子
14 发射极、第二平面端子
16 栅极
18 n +掺杂区
20 p掺杂区
22 n基极层
24 n缓冲层
26 p掺杂区
28 n掺杂区
30 反向导通二极管、内部反并联二极管
32 SiC MOSFET
34 漏极、第一平面端子
36 源极、第二平面端子
38 栅极
40 n +掺杂区
42 p掺杂区
44 n基极层
46 n +掺杂层
48 反向导通二极管、内部反并联二极管、内部体二极管
50 反向导通IGBT区
52 常规IGBT区
54 半桥
56 半导体模块/构成的半导体开关
58 中点
60 电压源
62 栅极控制器
64 上级控制器
UR 反向模块电压
IR 反向模块电流
tS 反向导通开始时间
tE 反向导通结束时间
VGE 用于反向导通IGBT的栅极信号
VGS 用于宽带隙MOSFET的栅极信号
tbl 消隐时间间隔
te 提取时间间隔。

Claims (15)

1.一种用于操作半导体模块（56）的方法，所述半导体模块（56）具有与宽带隙MOSFET（32）并联连接的反向导通IGBT（10、10'），其中，所述反向导通IGBT（10、10'）和所述宽带隙MOSFET（32）中的每个包括内部反并联二极管（30、48），所述方法包括以下步骤：
确定反向导通开始时间（tS），在所述反向导通开始时间（tS）所述半导体模块（56）开始在相反方向上导通电流（IR），所述相反方向是所述内部反并联二极管（30、48）的导通方向；
在所述反向导通开始时间（tS）之后将正栅极信号（VGS）施加到所述宽带隙MOSFET（32）；
基于所述反向导通开始时间（tS）确定反向导通结束时间（tE），在所述反向导通结束时间（tE）所述半导体模块（56）结束在所述相反方向上导通电流（IR）；
在所述反向导通结束时间（tE）之前的消隐时间间隔（tb），将减小的栅极信号（VGS）施加到所述宽带隙MOSFET（32），所述减小的栅极信号（VGS）适合于将所述宽带隙MOSFET（32）切换成阻塞状态。
2.如权利要求1所述的方法，
其中，在所述反向导通开始时间（tS）之后的消隐时间间隔（tb），将所述正栅极信号（VGS）施加到所述宽带隙MOSFET（32）。
3.如权利要求1或2所述的方法，
其中，在所述反向导通开始时间（tS）和所述反向导通结束时间（tE）之间保持用于所述反向导通IGBT（10、10'）的减小的栅极信号（VGE），所述减小的栅极信号（VGE）适合于将所述反向导通IGBT（10、10'）切换成阻塞状态。
4.如权利要求1或2所述的方法，还包括：
在所述反向导通结束时间（tE）之前的所述消隐时间间隔（tb）前的提取时间间隔（te），将正栅极信号（VGE）施加到所述反向导通IGBT（10、10'）；
在所述反向导通结束时间（tE）之前的所述消隐时间间隔（tb），将减小的栅极信号（VGE）施加到所述反向导通IGBT（10、10'）。
5.如前述权利要求其中之一所述的方法，
其中，所述消隐时间间隔（tb）低于14μs。
6.如前述权利要求其中之一所述的方法，
其中，所述提取时间间隔（te）在10μs和90μs之间。
7.如前述权利要求其中之一所述的方法，
其中，所述反向导通IGBT（10、10'）的所述正栅极信号（VGE）具有高于所述反向导通IGBT（10、10'）的阈值电压的电压。
8.如前述权利要求其中之一所述的方法，
其中，所述宽带隙MOSFET（32）的所述正栅极信号（VGS）具有高于所述宽带隙MOSFET（32）的阈值电压的电压。
9.如前述权利要求其中之一所述的方法，
其中，所述反向导通IGBT（10、10'）的减小的栅极信号（VGE）是下列各项中的至少一项：
小于或等于0 V的电压以及
低于所述反向导通IGBT（10、10'）的阈值电压的电压。
10.如前述权利要求其中之一所述的方法，
其中，所述宽带隙MOSFET（32）的所述减小的栅极信号（VGE）是下列各项中的至少一项：
小于或等于0 V的电压以及
低于所述宽带隙MOSFET（32）的阈值电压的电压。
11.如前述权利要求其中之一所述的方法，
其中，所述反向导通IGBT是Si基BIGT（10'），所述Si基BIGT（10'）具有组合在一个芯片中的IGBT（52）和反向导通IGBT（50）。
12.如前述权利要求其中之一所述的方法，
其中，所述宽带隙MOSFET（32）是基于SiC或GaN。
13.如前述权利要求其中之一所述的方法，
其中，所述反向导通结束时间（tE）通过下列各项中的至少一项来确定：
向对于所述反向导通IGBT（10、10'）和所述宽带隙MOSFET（32）的所述反向导通开始时间（tS）添加偏移；
与所述反向导通IGBT（10、10'）和所述宽带隙MOSFET（32）串联连接的另一半导体开关的切换时间。
14.一种半导体模块（56），包括：
具有内部反并联二极管（30）的反向导通IGBT（10、10'）；
与所述反向导通IGBT（10、10'）并联连接的宽带隙MOSFET（32），所述宽带隙MOSFET（32）具有内部反并联二极管（48）；
控制器（62），所述控制器（62）用于为所述反向导通IGBT（10、10'）提供栅极信号（VGE），并且为所述宽带隙MOSFET（32）提供不同的栅极信号（VGS）；
其中，所述半导体模块适合于执行如权利要求1到13其中之一所述的方法。
15.一种半桥（54），所述半桥（54）包括根据权利要求13的、串联连接的两个半导体模块（56）。
CN201780070375.7A 2016-11-14 2017-11-14 并联反向导通igbt和宽带隙开关的切换 Active CN109983697B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16198704 2016-11-14
EP16198704.5 2016-11-14
PCT/EP2017/079125 WO2018087374A1 (en) 2016-11-14 2017-11-14 Switching of paralleled reverse conducting igbt and wide bandgap switch

Publications (2)

Publication Number Publication Date
CN109983697A true CN109983697A (zh) 2019-07-05
CN109983697B CN109983697B (zh) 2023-03-21

Family

ID=57321184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780070375.7A Active CN109983697B (zh) 2016-11-14 2017-11-14 并联反向导通igbt和宽带隙开关的切换

Country Status (5)

Country Link
US (1) US11043943B2 (zh)
EP (1) EP3539215B1 (zh)
JP (1) JP7078619B2 (zh)
CN (1) CN109983697B (zh)
WO (1) WO2018087374A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019107112B3 (de) * 2019-03-20 2020-07-09 Lisa Dräxlmaier GmbH Schaltvorrichtung, Spannungsversorgungssystem, Verfahren zum Betreiben einer Schaltvorrichtung und Herstellverfahren
US11519954B2 (en) 2019-08-27 2022-12-06 Analog Devices International Unlimited Company Apparatus and method to achieve fast-fault detection on power semiconductor devices
CN113114061B (zh) * 2021-03-26 2022-06-24 台达电子企业管理（上海）有限公司 变换器及抑制变换器的环流干扰的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006271158A (ja) * 2005-03-25 2006-10-05 Aisin Seiki Co Ltd アクチュエータ駆動システム
JP2006344779A (ja) * 2005-06-09 2006-12-21 Toyota Motor Corp 半導体装置および半導体装置の制御方法
US20130257177A1 (en) * 2012-03-27 2013-10-03 Raytheon Company Adaptive gate drive control method and circuit for composite power switch
US20140184303A1 (en) * 2012-12-28 2014-07-03 Mitsubishi Electric Corporation Power semiconductor device
EP3012977A1 (en) * 2014-10-24 2016-04-27 ABB Technology AG Method for switching a semiconductor module, semiconductor module and half-bridge

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5030844A (en) * 1990-06-25 1991-07-09 Motorola, Inc. DC power switch with inrush prevention
GB2277215B (en) * 1993-04-16 1997-04-23 Marconi Gec Ltd A power control switch
US5602897A (en) * 1995-06-29 1997-02-11 Picker International, Inc. High-voltage power supply for x-ray tubes
DE19741655A1 (de) * 1997-03-12 1999-03-25 Ascom Frako Gmbh Schaltung zur stufenlosen direkten oder indirekten Variation des durch einen von einer Netz-Gleich- oder -Wechselspannung oder einer beliebigen Kombination derselben betriebenen Verbraucher fließenden Gleich- und/oder Wechselstroms
CN1174542C (zh) * 1999-09-16 2004-11-03 Tdk股份有限公司 电力变换装置的开关电路
JP2004334030A (ja) * 2003-05-09 2004-11-25 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
KR100589363B1 (ko) * 2003-10-16 2006-06-14 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 스위칭 소자
US7417409B2 (en) * 2005-03-07 2008-08-26 One More Time Llc Power losses reduction in switching power converters
US7741883B2 (en) * 2008-05-21 2010-06-22 Honeywell International Inc. Method of switching and switching device for solid state power controller applications
DK2249392T3 (da) 2009-04-29 2020-08-17 Abb Power Grids Switzerland Ag Omvendt ledende halvlederenhed
US8582331B2 (en) * 2009-07-20 2013-11-12 Vincotech Holdings S.à.r.l. Inverter topologies usable with reactive power
CN102859858B (zh) * 2010-02-05 2015-04-15 松下电器产业株式会社 电力变换装置
US8400123B2 (en) * 2010-06-28 2013-03-19 Infineon Technologies Austria Ag Voltage converter and voltage conversion method
US8830711B2 (en) * 2010-08-10 2014-09-09 Virginia Tech Intellectual Properties, Inc. Hybrid switch for resonant power converters
JP5776843B2 (ja) * 2012-04-06 2015-09-09 三菱電機株式会社 複合半導体スイッチ装置
JP5863599B2 (ja) * 2012-08-21 2016-02-16 三菱電機株式会社 パワーモジュール
CN105324939B (zh) * 2013-04-05 2018-04-24 Abb技术有限公司 Rc-igbt开关脉冲控制
US9276401B2 (en) * 2013-06-28 2016-03-01 Hamilton Sundstrand Corporation Solid state circuit-breaker switch devices
WO2016000840A1 (en) * 2014-07-04 2016-01-07 Abb Technology Ag Power semiconductor module
DE102014226475B3 (de) * 2014-12-18 2016-05-12 Airbus Defence and Space GmbH Gleichstromschaltvorrichtung und Verfahren zur Steuerung
JP6601086B2 (ja) * 2015-09-16 2019-11-06 富士電機株式会社 半導体装置及びその製造方法
GB201522651D0 (en) * 2015-12-22 2016-02-03 Rolls Royce Controls & Data Services Ltd Solid state power control
DE102016111127A1 (de) * 2016-06-17 2017-12-21 Infineon Technologies Ag Elektrische Baugruppe, die eine bipolare Transistorvorrichtung mit isoliertem Gate und eine Transistorvorrichtung mit breiter Bandlücke enthält

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006271158A (ja) * 2005-03-25 2006-10-05 Aisin Seiki Co Ltd アクチュエータ駆動システム
JP2006344779A (ja) * 2005-06-09 2006-12-21 Toyota Motor Corp 半導体装置および半導体装置の制御方法
US20130257177A1 (en) * 2012-03-27 2013-10-03 Raytheon Company Adaptive gate drive control method and circuit for composite power switch
US20140184303A1 (en) * 2012-12-28 2014-07-03 Mitsubishi Electric Corporation Power semiconductor device
EP3012977A1 (en) * 2014-10-24 2016-04-27 ABB Technology AG Method for switching a semiconductor module, semiconductor module and half-bridge

Also Published As

Publication number Publication date
US20190273493A1 (en) 2019-09-05
CN109983697B (zh) 2023-03-21
EP3539215A1 (en) 2019-09-18
JP7078619B2 (ja) 2022-05-31
WO2018087374A1 (en) 2018-05-17
EP3539215B1 (en) 2020-01-22
US11043943B2 (en) 2021-06-22
JP2019536407A (ja) 2019-12-12

Similar Documents

Publication Publication Date Title
US12003231B2 (en) Double gate transistor device and method of operating
US9595602B2 (en) Switching device for power conversion and power conversion device
EP2188842B1 (en) Iii-nitride bidirectional switches
US8299737B2 (en) Motor driving circuit
US10050512B2 (en) Power conversion apparatus
US5852559A (en) Power application circuits utilizing bidirectional insulated gate bipolar transistor
CN109962699A (zh) 用于控制mosfet开关模块的方法和装置
JP6535451B2 (ja) 半導体モジュールおよびこのようなモジュール上で逆導電トランジスタを切り換える方法
JP2016162855A (ja) 半導体装置およびそれを用いた電力変換装置
US5793064A (en) Bidirectional lateral insulated gate bipolar transistor
US11043943B2 (en) Switching of paralleled reverse conducting IGBT and wide bandgap switch
US20160343838A1 (en) Semiconductor Element Drive Apparatus and Power Conversion Apparatus Using Same
CN111971884A (zh) 栅极驱动电路和栅极驱动方法
CN109314509A (zh) 驱动装置
US20180083615A1 (en) Semiconductor device and method for controlling semiconductor device
US20110062490A1 (en) Mos gate power semiconductor device
EP3012977A1 (en) Method for switching a semiconductor module, semiconductor module and half-bridge
WO2014128950A1 (ja) 半導体装置および半導体回路の駆動装置ならびに電力変換装置
US10027218B2 (en) Power semiconductor element driving circuit
US8767426B2 (en) Matrix converter controlling apparatus
WO2024057598A1 (ja) 半導体スイッチング素子のゲート駆動回路、電動機制御システムおよび半導体装置
CN115803883A (zh) 半导体装置以及电力变换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200508

Address after: Baden, Switzerland

Applicant after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Applicant before: ABB Switzerland Co.,Ltd.

TA01 Transfer of patent application right
CB02 Change of applicant information

Address after: Swiss Baden

Applicant after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Applicant before: ABB grid Switzerland AG

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240104

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG

TR01 Transfer of patent right