CN1099822C - 在频谱扩展通信中用于软过区切换的装置 - Google Patents

Abstract

本发明的目的在于提供一种可以高速处理的用于软过区切换的装置。本发明的装置是由模拟型的取样保持电路保持接收信号，通过由多路转换器将其分支为+1或-1系列的电路实现乘法的，因而，可以以小规模及省电的电路实现极大规模的乘法和累积运算。

Description

在频谱扩展通信中用于软过区切换的装置

本发明涉及在频谱扩展通信中用于软过区切换(soft handoff)的装置。

所谓蜂窝式移动体通信是指：移动台通常经由一个基地台和其它用户通信。随着移动台的移动，能够切换到别的基地台进行通信。这时在移动台中，比较接收到的来自多个基地台的信号的强度，选择信号强度更强的基地台。例如，在美国专利第5,101,501号(特别是第10栏，第1段)中，揭示了由搜索器、接收器测定来自多个基地台的导频信号的强度，选择信号强度最高的基地台的装置。

以往，为了实现这种构成，使用DSP(数字信号处理机)、其它的数字电路，但是在考虑到移动电台的小型化、消耗电力、价格时，内置大规模电路是困难的。因此，涉及信号的同步及搜索，使用了以小规模电路可以实现的滑动相关器等的比较低速的电路。

本发明就是为了解决这种以往的问题而提出的，其特征在于提供可以高速处理的用于软过区切换的装置。

涉及本发明的装置，由模拟型的取样保持电路保持接收信号，通过用多路转换器将接收信号分岔到+1或-1系列的电路；就可以确实地实现乘算，因而，就可以以小规模且省电的电路实现极大规模的乘法以及累积计算。

图1是涉及本发明的装置的一实施例的方框图。

图2是图1实施例的匹配滤波器的方框图。

图3是图1中比较电路的电路图。

图4是图3中判断电路的方框图。

图5是信号接收机总体的方框图。

图6是图2中的取样保持电路的电路图。

图7是图2中的乘法电路的电路图。

图8是图6中的开关的电路图。

图9是图7中的多路转换器的电路图。

图10是图2中的加法电路的电路图。

图11是基准电压生成电路的电路图。

以下，参照附图说明涉及本发明的装置的一实施例。

在图1中，软过区切换用的装置拥有具备了多个电力检测电路PD1、PD2、PD3的信号检测电路SD，向电强度检测电路中分别输入输入信号Vin11、Vin12、Vin13。PD1-PD3的输出被输入到比较电路CMP，CMP输出表示以后应该经由通信的基地台的信号nc1、nc2、nc3。

上述输入信号Vin11-Vin13由匹配滤波器MF生成，此匹配滤波器MF拥有2个匹配滤波器电路MFC1、MFC2。在各匹配滤波器电路MFC1、MFC2中输入共用的中频(IF)或者基带的输入信号Vin1，MFC1、MFC2分别输出多个系统(在图中是3系统)的信号。另外，向MFC1、MFC2输入相互只移位该芯片时间的1/2周期的取样时钟脉冲CLK1、CLK2，进行所谓的双取样。MFC1、MFC2的3系统的信号由3种PN符号系列算出，可以比较来自3个基地台的信号电强度。MFC1、MFC2所对应输出被分别输入到加法电路ADD11、ADD12、ADD13，对来自各基地台的双取样信号的结果进行加法运算。进而通过并联地设置更多的匹配滤波器，顺序位移时钟脉冲，就可以实现更高次的过速率取样。

在图2中，匹配滤波器电路MFC1拥有多个(n个)取样保持电路SH31-SH3n输入信号Vin1被并联输入到这些取样保持电路。各取样保持电路向多个系统(3系统)输出1个保持数据，例如，SH31的输出被分别输入到3个乘法电路MUL11、MUL12、MUL13。同样地，SH32的输出被输入到乘法电路MUL21、MUL22、MUL23，SH33的输出被输入到乘法电路MUL31、MUL32、MUL33，…，SH3n的输出被输入到乘法电路MULn1、MULn2、MULn3。

以上的乘法电路与匹配滤波电路内的3个系统对应地各设置3个MULi1、MULi2、MULi3(i＝1-n)，MULi1(i＝1-n)的输出被输入到共用的加法电路ADD31，MULi2(i＝1-n)的输出被输入到共用的加法电路ADD32，MULi3(i＝1-n)的输出被输入到共用的加法电路ADD33。这些加法电路ADD31、ADD32、ADD33各自加算输入，输出加算结果Vout31、Vout32、Vout33。

这样，匹配滤波器电路MFC1因为由1系统的取样保持电路SH31-SH3n保持多个系统相关运算用的信号，所以与各个系统都设置取样保持电路的情况相比较，可以减小总体的电路规模，与此同时减少电力消耗。

上述比较电路CMP具有图3所示的顺序判定电路OJ、分类电路SORT以及有效号码信号生成电路VNSG，上述nc1-nc3从顺序判定电路OJ输出。电路OJ拥有输入上述P1、P2的比较电路CMP31，输入P2、P3的比较电路CMP32，输入P3、P1的比较电路CMP33，这些比较电路CMP31、CMP32、CMP33输出表示输入信号的比较结果的信号SC1、SC2、SC3。SC1是在P1≤P2时成为“1”，在P1＞P2时为“0”的1位信号；SC2是在P2≤P3时为“1”，在P2＞P3时为“0”的1位信号；SC3是在P3≤P1时为“1”，P3＞P1时为“0”的1位信号。这些信号和P1-P3的大小关系如表1所示。

                       表1    输入信号的大小关系

SC1	SC2	SC3	大小关系
				101010	011001	000111	P1＜P3＜P2P2＜P1＜P3P1＜P2＜P3P3＜P2＜P1P3＜P1＜P2P2＜P3＜P1

nc1-nc3的值是表示P1-P3的数值1、2或3，例如，在P1≤P3≤P2时，nc1＝2、nc2＝3、nc3＝1。因而，nc1-nc3用2位的2进数表示，若将各位设置成下位bo(nci)、上位b1(nci)(i＝1、2、3)，则给出下式(1)-(6)。

b0(nc3)＝SC1· SC3+ SC2·SC3                              (1)

b1(nc3)＝ SC1·SC2+ SC2·SC3                              (2)

b0(nc2)＝ SC1SC3+ SC2SC3                         (3)

b1(nc2)＝ SC1SC2+ SC2SC3                         (4)

b0(nc1)＝ SC1·SC3+SC2· SC3                        (5)

b1(nc1)＝SC1· SC2+SC2· SC3                        (6)

图4是执行以上的逻辑运算的逻辑电路，拥有(AND)“与”门GA1-GA6、(OR)“或”门G01-G06、(EX-NOR)“同”门GE1-GE3，向与门GA1输入SC3的反相信号以及SC1的非反相信号，向GA2输入SC2的反相信号以及SC3的非反相信号，向GA3输入SC1的反相信号以及SC2的非反相信号，向GA4输入SC1的反相信号以及SC3的非反相信号，向GA5输入SC3的反相信号以及SC2的非反相信号，向GA6输入SC2的反相信号以及SC1的非反相信号。另一方面在(EX-NOR)“同”门GE1中输入SC1、SC3，在GE2中输入SC2、SC3，在GE3中SC1、SC2。进而，向(OR)“或”门G01中输入GA1、GA2的输出，向G02中输入GA2、GA3的输出，向G03输入GE1、GE2的输出，向G04输入GE2、GE3的输出，向G05输入GA4、GA5的输出，向G06输入GA5、GA6的输出。而后，b0(nc3)、b1(nc3)、b0(nc2)、b1(nc2)、b0(nc1)、b1(nc1)分别从G01-G06输出。

上述分类电路SORT将P1-P3中最大的一个作为Q1输出，将第2个作为Q2输出，将最小的作为Q3输出。分类电路具有输入P1、P2的最大值电路MAX1、输入此MAX1的输出以及P3的最大值电路MAX2，将Q1作为MAX2的输出。进而，P1、P2被输入最小值电路MIN1，MIN1的输出以及P3被输入第2最小值电路MIN2，算出最小值Q3。P2、P3被输入到第3最小值电路MIN3，该MIN3以及上述MIN1的输出被输入到第3最大值电路MAX3，算出Q2。

有效号码信号生成电路VNSG拥有从Q1、Q2减算规定值d的减法电路SUB1、SUB2，SUB1的输出和Q2被输入到比较电路CMP34。CMP34输出在(Q1-d)＜Q2时为“1”，在(Q1-d)≥Q2时为“0”的有效号码信号Vnc1。SUB2的输出与Q3一同被输入到比较电路CMP35，CMP35输出在(Q2-d)＜Q3时为“1”，(Q2-d)≥Q3时为“0”的有效号码信号Vnc2。Vnc1、Vnc2使电路OJ中的nc2、nc3变为适宜无效信号。

来自多个基地台的信号中的1个与其它台信号比较，充分大时(用上述d规定)，就应该只经此基地台进行通信，当第2强度信号的强度与最大的信号强度差别不大时，并用2个基地台，通过合成信号，可以进行更高质量的通信。进而，如果第2、第3的信号强度差别不大，也应采用第3的信号。另外，即便第2、第3信号差别不大，如果第1、第2信号的差大，则应该只采用第1信号。与以上相比生成nc2和Vnc1的逻辑积nc2’，以及nc3和Vnc1、Vnc2的逻辑积nc3’。这些数据当nc2、nc3是有效数据时，就是这些数据，当无效时为“0”。即，由nc1-nc3指定1个或多个应该选择的基地台。

由以上装置就可以选择适当的基地台。信号接收装置的总体构成如图5所示，来自天线A的无线频率信号在模拟前端设备AFE中被变换成中频的信号或基带信号，该中频信号或基带信号被输入上述匹配滤波器MF。匹配滤波器的输出被输入到分集(division)合成电路DC，多个基地台的信号被分集合成。DC的输出被输入解调电路DEM进行解调。然后，匹配滤波器的输出输入到上述信号检测电路SD。

取样保持电路SH31如图6所示那样构成，输入电压Vin6与开关SW连接。开关SW的输出与电容器C61连接，在电容器C61的输出连接着3个串联的MOS倒相器11、12、13。最后一个MOS倒相器13的输出Vo6通过反馈电容器C62与I1的输入连接，因而，Vin6可以以良好的线性在I3上产生输出。如果SW接合，则C61用对应于Vin6的电荷充电，通过I1-I3的反馈功能可以保证输出的线性特性。然而，此后在开关SW开路时，取样保持电路SH31保持Vin6。最后一个的I3的输出通过接地电容C63与地线连接，而第2个的I2的输出通过1对平衡电阻R61、R62与电源电压Vdd以及地线连接。通过这种构成就可以防止包含反馈系统的反相放大电路的振荡。进而，由于取样保持电路SH32-SH3n与SH31的构成相同，因而省略说明。

如图7所示，上述乘法电路MUL11由2个多路转换器MUX71、MUX72构成，在这两个多路转换器上，连接有上述Vo6以及共同基准电压Vr。

开关SW、多路转换器MUX71、MUX72由控制信号S1、S2、S3控制，S1一旦被接通后，在输入电压取入的时刻点SW开路。S2、S3是反相后的信号，一个多路转换器在输出Vo6时，另一多路转换器输出Vr。MUX71、MUX72对应于扩展符号的“1”(高电平)、“-1”(低电平)，当在某时刻的输入电压上应该乘符号“1”时，从MUX71输出Vo6，应该乘“-1”时，从MUX72输出Vo6。为了表示该高、低电平，在图7中用VH表示MUX71的输出，用VL表示MUX72的输出。

如图8所示，开关SW由将n型MOS晶体管的源极、漏极分别与p型MOS晶体管的漏极、源极连接组成的晶体管电路T8构成，在该晶体管电路的nMOS的漏极侧的端子上连接输入电压Vin8，nMOS的源极的端子通过同样构成的模拟晶体管D78与输出端子Vout8连接。在晶体管电路T8上的nMOS晶体管的栅极上输入S1，在pMOS晶体管的栅极上输入用倒相器18将S1反相后的信号。因而，当S1为高电平时，T8导通，为低电平时，T8截止。

如图9所示，多路转换器MUX71，由将1对n型、p型的MOS晶体管的漏极、源极相互连接形成的晶体管电路T91、T92的nMOS的源极侧的端子与共同的输出端子Vout9连接构成，T91中的nMOS的漏极侧的端子与MOS倒相器13的输出Vo6(图6中用Vin91表示)连接，在T92的漏极上连接有基准电压Vr(图中用Vin92表示)。向晶体管电路T91中的nMOS晶体管的栅极以及晶体管电路T92中的pMOS晶体管的栅极输入信号S2，向T91的pMOS以及T92的nMOS的栅极输入用倒相器19将S2反相后的信号。因而，当S2为高电平时，T91导通，T92截止，为低电平时，T92导通，T91截止。即，MUX71可以由S2控制，选择V06或Vr之一输出。

虽然图示省略了，但是多路转换器MUX72与MUX71具有同样的构成，而Vo6和Vr的连接相反。即，其构成是：Vr与T91、V03与T92连接。因而，MUX72与MUX71的输出相反，即，MUX71输出V06时，MUX72输出Vr，当MUX71输出Vr时，MUX72输出Vo6。

信号S2与扩展符号对应，乘法电路MUL11当S2为“1”时，从MUX71输出Vo6，从MUX72输出Vr，当S2为“0”时，从MUX71输出Vr，从MUX72输出Vo6。这些输出被导入上述加法电路ADD31。即，在图2中从MUL11向ADD31输出的信号只记录1行，它表示高电平一侧和低电平一侧的2个系统的信号。

如图10所示，加法电路ADD31拥有输入来自MUX11、MUL21…、MULn1的高电平信号VH1-VHn的容量耦合CPH，以及输入来自MUL11-MULn1的低电平信号VL1-VLn的容量耦合CPL，CPL将电容CL1-CLn并联连接构成，CPH将电容CH1-CHn并联连接构成。CPL的输出与3个串联的MOS倒相器I101、I102、I103的第1个的输入连接，I103的输出通过反馈电容器C101反馈至第1个输入端。该3个倒相器由于其充分大的升环增益，而确保了输入输出关系的线性。

CPH的输出与3个串联的MOS倒相器I104、I105、I106的第1个输入连接，I106的输出通过反馈电容器C103反馈至第1个的输入端。这3个倒相器由于其充分大的开环增益，而确保了输入输出关系的线性。进而，I103的输出通过与容量耦合CPH并列的耦合电容器CC10与I104的输入连接，CPL的输出的反相和CPH的输出的和输入至3个倒相器I104-I106。

在上述3个倒相器中的最后一个的MOS倒相器I3、I103、I106的输出分别通过接地电容C63、C102、C104与地连接，另外，第2个MOS倒相器I2、I102、I105的输出分别通过1对平衡电阻R61、R62、R101、R102、R103、R104与电源电压Vdd以及地连接。通过这种构成，就可以防止包含反馈系统的反相放大电路的振荡。

加法电路ADD31进行式(7)的运算，由于电容相互的关系的设定如式(8)-(10)那样，因而可以得到作为结果的式(11)的运算结果。

CL1＝CL2＝....＝CLn                                    (8)

CH1＝CH2＝....＝CHn                                    (9)

C101＝C103＝CC10＝n·CLi＝nCHi                         (10) $\mathrm{Vout}31=\frac{\underset{i=1}{\overset{n}{\mathrm{\Σ}}}(\mathrm{VLi}-\mathrm{VHi})}{n}---\left(11\right)$

在此，将VLi、Vhi改变成以基准电压Vr为基准的式(12)、(13)表示。

VHi-Vr+vhi                                             (12)

VLi-Vr+vli                                             (13)

若将此式(12)、(13)代入式(11)，则可以得到式(14)。 $\mathrm{Vout}31=\frac{\underset{i=1}{\overset{n}{\mathrm{\Σ}}}(\mathrm{vli}-\mathrm{vhi})}{n}---\left(14\right)$

进而，由于在取样保持电路中也可以由3个倒相器进行数据倒相，因而在将某一时刻设为t，将芯片时间设为Tc，设自然数i时，由取样保持电路SH31-SH3n以时间系列保持输入信号Vin1的信号就可以改写为S(t-i·Tc)，在将与之相乘的PN符号设为Pni时，式(14)就可以改写为式(15)。 $\mathrm{Vout}31=\frac{\underset{i=1}{\overset{n}{\mathrm{\Σ}}}\mathrm{PNi}\·S(t-i\·\mathrm{Tc})}{n}---\left(15\right)$

这是一般的匹配滤波器的运算。

进而，在以上运算中，由于输出由输入的个数n进行标准化，因而可以防止输出的最大电压超过电源电压，从而可以确保动作的稳定性。

上述基准电压Vr由图11所示的基准电压生成电路Vref产生。此基准电压生成电路是使3个串联的倒相器I111、I112、I113的最后一个的输出反馈至第1个的输入端的电路，与上述加法单元同样由接地电容C116、平衡电阻R111、R112起防振荡作用。基准电压生成电路Vref的输出收敛在其输入输出电压相等的稳定点上，通过各MOS倒相器的阈值设定，就可以生成所希望的基准电压。一般，为了确保在正负两方向上充分大的动态范围，大多设定Vr＝Vdd/2。这里，Vdd是MOS倒相器的电源电压。

如前所述，涉及本发明的装置就是由模拟型取样保持电路保持接收信号，通过由多路转换器将其分支成+1或-1系列的电路来实现乘法，因而，由于可以以小规模且省电的电路来实现极大规模的乘法以及累积运算，所以具有可以以高速度进行软过区切换的判断的优异的效果。

Claims (8)

1.一种软过区切换用的装置，在经由移动台附近的多个基地台中的至少1个进行频谱扩展通信时，也检测出连接着的基地台(以下称连接基地台)以外的基地台的接收信号强度，变更适宜连接的基地台，在变更时切断连接基地台前，进行新的基地台的连接用的装置中，以具有以下结构为特征：

具有对应于多个基地台的多个匹配滤波器，具有以下构成，

(a)多个取样保持电路，具有：与输入电压连接的开关、与此开关的输出连接的第1电容器、与此第1电容器的输出连接的由奇数个MOS倒相器组成的第1反相放大器、将此第1反相放大器的输出与输入连接的第1反馈电容器、选择上述第1反相放大器的输出或基准电压的两者之一进行输出的第1多路转换器、与此第1多路转换器的输出相反地进行选择来输出第1反相放大器输出或基准电压的第2多路转换器；

(b)第1加法器，具有：与各取样保持电路的第1多路转换器的输出连接的多个第2电容器、与这些第2电容器的输出耦合连接的由奇数个的MOS倒相器组成的第2反相放大器、将该第2反相放大器的输出与输入连接的第2反馈电容器；

(c)第2加法器，具有：与各取样保持电路的第2多路转换器的输出及第1加法器的输出连接的多个第3电容器、与这些第3电容器的输出耦合连接的由奇数个的MOS倒相器组成的第3反相放大器、将该第3反相放大器的输出与输入连接的第3反馈电容器；

(d)减法器，它从上述第1加法器的输出减去第2加法器的输出；

(e)控制电路，它在上述取样保持电路中的某1个接通上述开关的同时，断开另一开关，并且以规定的组合切换各取样保持电路的第1、第2多路转换器；

具有比较各匹配滤波器电路的输出强度的比较电路。

2.权利要求1中记述的装置，特征在于：比较电路对应于匹配滤波器输出的峰值分布，设定应该连接的基地台的个数。

3.权利要求2中记述的装置，特征在于：比较电路与1个匹配滤波器的输出峰值比较，当其它的匹配滤波器的输出的峰值充分低时，将应该连接的基地台的个数设定为1个，当多个匹配滤波器的输出峰值从最大值顺序逐个降低时，选择至规定电平为止的基地台，当多个匹配滤波器的输出峰值大致相等时，选择规定个数的基地台。

4.权利要求1中记述的装置，特征在于：在取样保持电路中的开关、第1电容器、第1反相放大器以及第1反馈电容器，对于全部匹配滤波器电路共同设置1组，第1多路转换器以及第2多路转换器在被设置于每个匹配滤波器上的同时，所有的匹配滤波器电路的第1、第2多路转换器与对应的第1反相放大器并联连接。

5.权利要求1中记述的装置，特征在于：将取样保持电路划分为多个组，对应于各组，设置连接第1多路转换器的输出的第4加法器，设置连接第2多路转换器的第5加法器，将所有组的第4加法器的输出输入到第2加法器，将所有组的第5加法器的输出输入到第1加法器，第4加法器具有：连接各取样保持电路的第1多路转换器的输出的多个第4电容器、与这些第4电容器的输出耦合连接的由奇数个MOS倒相器组成的第4反相放大器、将该第4反相放大器的输出与输入连接的第4反馈电容器；第5加法器具有：连接各取样保持电路的第2多路转换器的输出和第1加法器的输出的多个第5电容器、与这些第5电容器的输出耦合连接的由奇数个的MOS倒相器组成的第5反相放大器、将该第5反相放大器的输出与输入连接的第5反馈电容器。

6.权利要求1中记述的装置，特征在于：反相放大器在输出与地之间连接接地电容，在最后一个的MOS倒相器的前一个倒相器，通过1对平衡电阻使MOS倒相器的输出与电源以及地连接着。

7.权利要求1中记述的装置，特征在于：对于各取样保持电路的控制电路的设定，可以切换成使整个取样保持电路循环。

8.权利要求1记述的装置，特征在于：匹配波波器被设置多个以进行过速率取样。

Images