CN109981382B - 一种检测误码的方法及装置 - Google Patents

一种检测误码的方法及装置 Download PDF

Info

Publication number
CN109981382B
CN109981382B CN201711449728.2A CN201711449728A CN109981382B CN 109981382 B CN109981382 B CN 109981382B CN 201711449728 A CN201711449728 A CN 201711449728A CN 109981382 B CN109981382 B CN 109981382B
Authority
CN
China
Prior art keywords
result
code
code block
checked
code stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711449728.2A
Other languages
English (en)
Other versions
CN109981382A (zh
Inventor
徐丽
钟其文
查敏
李日欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201711449728.2A priority Critical patent/CN109981382B/zh
Priority to PCT/CN2018/122950 priority patent/WO2019128891A1/zh
Priority to EP18895790.6A priority patent/EP3723326B1/en
Priority to KR1020207021616A priority patent/KR102382432B1/ko
Priority to JP2020536127A priority patent/JP7171732B2/ja
Publication of CN109981382A publication Critical patent/CN109981382A/zh
Priority to US16/911,979 priority patent/US11290131B2/en
Application granted granted Critical
Publication of CN109981382B publication Critical patent/CN109981382B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/203—Details of error rate determination, e.g. BER, FER or WER
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823—Errors, e.g. transmission errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823—Errors, e.g. transmission errors
    • H04L43/0847—Transmission error
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/06—Generation of reports
    • H04L43/062—Generation of reports related to network traffic

Abstract

本申请实施例公开了一种检测误码的方法及装置，在该方法中，接收发送设备对发送的第一待校验码流进行BIP校验得到的第一结果；对接收到第二待校验码流进行BIP校验得到第二结果，所述第二待校验码流为所述第一待校验码流经过传输后被接收设备接收到的码流；检测所述第二待校验码流中控制码块的类型，根据所述控制码块的类型对BIP校验结果的影响确定第三结果；比较所述第一结果、第二结果和第三结果；若所述第一结果与所述第二结果不同，且所述第一结果与所述第三结果不同，且所述第二结果与预定的结果不同，则判定所述第一待校验码流传输时出现误码。采用本申请，可提升BIP误码检测的适用性和准确性。

Description

一种检测误码的方法及装置
技术领域
本发明涉及以太网技术领域，尤其涉及一种检测误码的方法及装置。
背景技术
数字通信设备物理层的差错性能是决定数字网络传输质量的重要因素和重要指标。国际电信联盟电信标准化组(ITU-Telecommunication standardization sector，ITU-T)颁布了许多有关差错参数和目标的建议，包括对差错检测码(Error Detection Code，EDC)插入被测通道的块误码检测原理的定义等。其中，比特交织奇偶校验码(BitInterleaving Parity，BIP)是从比特级进行链路错误监测的EDC。BIP-8是惯用的EDC之一。BIP-8将用户的比特流中所有被校验的部分按8比特为一组，分为一系列的8比特序列的码组。对每一个8比特序列的码组产生一个对该码组进行校验保护的8比特监视码。通常，被进行一次BIP计算的8比特序列的码组中出现的单比特错误被认为是该码组的错误。比特误码率(Bit Error Rate，BER)则是指一段时间内，码流中出错的比特个数之和与收到的比特数之比。即使1个被检测的码块中出现了多个比特的错误，BIP-8也只能检测为该被检测码块中出现了单个比特的传输错误。
在现有技术中，发送设备对一段码流进行BIP-8校验，并将结果插入码流中传递给接收设备；接收设备收到该段码流后，对该段码流重新进行BIP-8校验，并将结果与收到的BIP-8结果进行比较。根据比较结果是否一致，来进行BER的计算和链路质量的评估。由于现有IEEE 802.3以太网物理接口上不存在对码流进行码块增删的操作，所以传统BIP-8方法适用于误码统计。但对于灵活以太网(Flexible Ethernet，FLexE)/基于Ethernet物理层Bitblock交换的技术体系(X-Ethernet，X-E)的端到端业务，增删码块将导致接收设备的BIP校验结果与发送设备发送的BIP校验结果不一致，会被误认为产生误码，因此传统的BIP误码检测和统计方法将不再适用。
发明内容
本申请实施例所要解决的技术问题在于，提供一种检测误码的方法及装置。以解决现有BIP误码检测适用性和准确性不够的问题。
第一方面，本申请实施例提供了一种检测误码的方法，包括：
接收发送设备对发送的第一待校验码流进行BIP校验得到的第一结果；
对接收到第二待校验码流进行BIP校验得到第二结果，所述第二待校验码流为所述第一待校验码流经过传输后被接收设备接收到的码流；
检测所述第二待校验码流中控制码块的类型，根据所述控制码块的类型对BIP校验结果的影响确定第三结果；
比较所述第一结果、第二结果和第三结果；
若所述第一结果与所述第二结果不同，且所述第一结果与所述第三结果不同，且所述第二结果与预定的结果不同，则判定所述第一待校验码流传输时出现误码。
在一种可能的实施方式中，还包括：
若检测到所述第二待校验码流中出现非法码块或错误码块，则判定所述第一待检验码流传输时出现误码。
在一种可能的实施方式中，所述控制码块的类型包括本地故障码块、远端故障码块、空闲码块和低功率空闲码块。
在一种可能的实施方式中，若检测到所述第二待校验码流中控制码块的类型为本地故障码块，且所述第二待校验码流为连续的本地故障码块，则所述预定的结果为00000000或01010010。
在一种可能的实施方式中，若检测到所述第二待校验码流中控制码块的类型为远端故障码块，且所述第二待校验码流为连续的远端故障码块，则所述预定的结果为00000000或10010010。
在一种可能的实施方式中，根据所述控制码块的类型对BIP校验的影响确定第三结果，包括：
若检测到所述第二待校验码流中控制码块的类型为本地故障码块，且检测到本地故障码块数量为1时，则对所述第二结果中的第2,4,7比特位置进行反转得到第三结果。
在一种可能的实施方式中，根据所述控制码块的类型对BIP校验的影响确定第三结果，包括：
若检测到所述第二待校验码流中控制码块的类型为远端故障码块，且检测到远端故障码块数量为1时，则对所述第二结果中的第1,4,7比特位置进行反转得到第三结果。
在一种可能的实施方式中，根据所述控制码块的类型对BIP校验的影响确定第三结果，包括：
若检测到所述第二待校验码流中控制码块的类型为空闲码块或低功率空闲码块，则对所述第二结果中的第2,3,4,5比特位置进行反转得到第三结果。
在一种可能的实施方式中，还包括：
接收所述发送设备统计的第一待校验码流中指示码块个数的第一奇偶值；
统计接收到的第二待校验码流中码块个数并生成第二奇偶值；
若所述第一结果和所述第三结果相同，且所述第一奇偶值和所述第二奇偶值相同，则判定所述第一待校验码流传输时出现误码。
在一种可能的实施方式中，在判定所述第一待校验码流传输时出现误码之后，还包括：
对预设时段内出现的误码次数进行累加，并根据所述预设时段内累加得到的误码总数与接收到的总比特数计算比特误码率。
在一种可能的实施方式中，还包括：
将所述误码总数或者所述比特误码率发送给所述发送设备。
第二方面，本申请实施例提供了一种检测误码的装置，包括：
收发单元，用于接收发送设备对发送的第一待校验码流进行BIP校验得到的第一结果；
处理单元，用于对接收到第二待校验码流进行BIP校验得到第二结果，所述第二待校验码流为所述第一待校验码流经过传输后被接收设备接收到的码流；检测所述第二待校验码流中控制码块的类型，根据所述控制码块的类型对BIP校验结果的影响确定第三结果；比较所述第一结果、第二结果和第三结果；若所述第一结果与所述第二结果不同，且所述第一结果与所述第三结果不同，且所述第二结果与预定的结果不同，则判定所述第一待校验码流传输时出现误码。
在一种可能的实施方式中，所述处理单元还用于：
若检测到所述第二待校验码流中出现非法码块或错误码块，则判定所述第一待检验码流传输时出现误码。
在一种可能的实施方式中，所述控制码块的类型包括本地故障码块、远端故障码块、空闲码块和低功率空闲码块。
在一种可能的实施方式中，所述处理单元若检测到所述第二待校验码流中控制码块的类型为本地故障码块，且所述第二待校验码流为连续的本地故障码块，则所述预定的结果为00000000或01010010。
在一种可能的实施方式中，若检测到所述第二待校验码流中控制码块的类型为远端故障码块，且所述第二待校验码流为连续的远端故障码块，则所述预定的结果为00000000或10010010。
在一种可能的实施方式中，所述处理单元根据所述控制码块的类型对BIP校验的影响确定第三结果，具体用于：
若检测到所述第二待校验码流中控制码块的类型为本地故障码块，且检测到本地故障码块数量为1时，则对所述第二结果中的第2,4,7比特位置进行反转得到第三结果。
在一种可能的实施方式中，所述处理单元根据所述控制码块的类型对BIP校验的影响确定第三结果，具体用于：
若检测到所述第二待校验码流中控制码块的类型为远端故障码块，且检测到远端故障码块数量为1时，则对所述第二结果中的第1,4,7比特位置进行反转得到第三结果。
在一种可能的实施方式中，所述处理单元根据所述控制码块的类型对BIP校验的影响确定第三结果，具体用于：
若检测到所述第二待校验码流中控制码块的类型为空闲码块或低功率空闲码块，则对所述第二结果中的第2,3,4,5比特位置进行反转得到第三结果。
在一种可能的实施方式中，其特征在于，
所述收发单元还用于接收所述发送设备统计的第一待校验码流中指示码块个数的第一奇偶值；
所述处理单元还用于统计接收到的第二待校验码流中码块个数并生成第二奇偶值；若所述第一结果和所述第三结果相同，且所述第一奇偶值和所述第二奇偶值相同，则判定所述第一待校验码流传输时出现误码。
在一种可能的实施方式中，在所述处理单元判定所述第一待校验码流传输时出现误码之后，所述处理单元还用于：
对预设时段内出现的误码次数进行累加，并根据所述预设时段内累加得到的误码总数与接收到的总比特数计算比特误码率。
在一种可能的实施方式中，所述收发单元还用于：
将所述误码总数或者所述比特误码率发送给所述发送设备。
第三方面，本申请实施例提供了一种检测误码的装置，包括：
处理器、存储器、接口电路和总线，所述处理器、存储器和接口电路通过所述总线连接并完成相互间的通信，其中，所述存储器用于存储一组程序代码，所述处理器用于调用所述存储器中存储的程序代码，执行如本申请实施例第一方面或第一方面任一实施方式所述的步骤。
第四方面，本申请实施例提供了一种计算机存储介质，所述计算机存储介质包括一组程序代码，用于执行如本申请实施例第一方面任一实现方式所述的方法。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍。
图1为本申请实施例提供的检测误码的应用场景示意图；
图2为本申请实施例提供的一种检测误码的方法的流程示意图；
图3为本申请实施例提供的另一种检测误码的方法的流程示意图；
图4为本申请实施例提供的又一种检测误码的方法的流程示意图；
图5为本地故障码块/远程故障码块对BIP校验结果的影响示意图；
图6为本地故障码块/远程故障码块增删后导致比特反转后的校验结果示意图；
图7为空闲码块/低功率空闲码块对BIP校验结果的影响示意图；
图8为空闲码块/低功率空闲码块增删后导致比特反转后的校验结果示意图；
图9为本申请实施例提供的一种检测误码的装置的组成示意图；
图10为本申请实施例提供的另一种检测误码的装置的组成示意图；
图11为本地故障码块的格式示意图；
图12为远端故障码块的格式示意图；
图13为空闲码块的格式示意图；
图14为低功率空闲码块的格式示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
首先，介绍一些与本申请实施例相关的概念。
M/N Bit Block，即M比特(Bit)的用户数据，N Bit(M+若干个同步Bit)的编码解码方法和块(Block)。在以太网(Ethernet)物理层链路传递的就是这种M/N Bit Block流，比如1G以太网(1GE)采用8/10Bit编码，1GE物理层链路传递的就是8/10Bit Block流；10GE/40GE/100GE采用64/66Bit编码，10GE/40GE/100GE物理层链路传递的就是64/66Bit Block流。未来随Ethernet技术发展，也会出现其他编码解码，比如可能出现128/130Bit、256/258Bit编码及Block等等可能的编解码方案。
BIPs，发送设备对一段码流进行BIP校验的BIP校验结果值，并发送给接收端。
BIPd，接收设备对发送设备进行BIP校验后的码流接收后进行再次BIP校验的BIP校验结果值。
Numr，发送设备对一段码流进行BIP校验，该段码流中所有码块数量的奇偶性，其中0代表偶数个；1代表奇数个。
Numc，接收设备对发送设备进行BIP校验后的码流接收后，接收到的码流中所有码块数量的奇偶性，其中0代表偶数个；1代表奇数个。
以太网本地故障(Local False，LF)/远端故障(Remote False，RF)码块，LF码块和RF码块的64/66bit block编码格式分别如下：
如图11所示的LF码块:一类64b/66bit Block，同步头字段为10，第一个控制块字节为0x4B，第四个控制块为0x01,随后连续4个8比特(一共32个比特)的数据位均为0x00。
如图12所示的RF码块:一类64b/66bit Block，同步头字段为10，第一个控制块字节为0x4B，第四个控制块为0x02,随后连续4个8比特(一共32个比特)的数据位均为0x00。
如图13所示的空闲(Idle)码块：一类64b/66bit Block，同步头字段为10，第一个控制块字节为0x1E，随后连续8个7比特(一共56个比特)的数据位均为0x00。
如图14所示的低功率空闲(Low Power Idle，LPI)码块：一类64b/66bit Block，同步头字段为10，第一个控制块字节为0x1E，随后连续8个7比特(一共56个比特)的数据位均为0x06。
本申请实施例中的控制码块包括但不限于上述4种码块，当后续存在其他控制码块时，同样可以采用本申请实施例类似的方法来进行误码检测，本申请实施例不作任何限定。
本申请实施例中的方法可以应用于任何使用BIP做误码检测和链路质量评估的应用网络，如FlexE,同步数字体系(Synchronous Digital Hierarchy，SDH)/光传送网(，Optical Transport Network，OTN),工业以太网等。
请参照图1，为本申请实施例提供的检测误码的应用场景示意图。在该典型应用场景中，包括发送设备和接收设备。
发送设备，可用于发送数据(DATE)，并根据BIP算法对码流进行划分和BIP校验。例如常见的BIP-8、BIP16、BIP2等。BIP-8即将码流按照8个码块一段进行划分和校验。并将每段码流的校验结果值在每段码流之后发送给接收设备。为了描述方便，本申请实施例中以BIP-8为例进行说明，其他BIP校验方法同样可以采用本申请的检测方法，本申请实施例不作任何限定。发送设备计算并发送的BIP校验结果(BIP result calculated on thesource end，BIPs)可记为BIPs。
接收设备，其中配置了检测误码的装置，接收设备可以接收数据，并根据BIP算法对接收到的码流进行BIP校验，然后根据自己的校验结果与接收到的发送设备发送的校验结果进行比较，然后根据比较结果确定传输过程中该段码流是否出现误码。接收设备计算的BIP校验结果(BIP result calculated on the receiving/destination node，BIPd)可记为BIPd。
如图1所示，发送设备与接收设备传输方向横线上的小方框表示码流，云状物表示网络，在码流从发送设备传输到接收设备的过程中，可能出现码块增删的情况发生。例如，在FlexE客户端(Client)业务映射到FlexE接口时需要进行空闲(Idle)码块的增删来实现将传输码率的调整适配到承载的时隙(slot)当中。或者，在引入基于64/66bit block码流的交叉后，64/66bit block码流穿越不同时钟的网络时，在多个节点上从入接口交叉到出接口，也需要进行Idle码块的增删来实现码速率的调整。又例如，链路的发送端与接收端在传输数据时，会通过发送LPI，LF，RF等码块对链路的情况进行实时监测和动态调整。
对于这些码块增删的情况，传统BIP-8计算方法中，没有进行考虑和处理，而这些码块的增删会导致传统BIP-8校验方法无法适用。因此，需要提供适用性更强的链路误码检测及统计BER的方法。
下面结合图2-图6对本申请检测误码的方法进行详细说明。
请参考图2，为本申请实施例提供的一种检测误码的方法的流程示意图。在本实施例中，所述方法包括：
S201，接收发送设备对发送的第一待校验码流进行BIP校验得到的第一结果(BIPs)。
S202，对接收到第二待校验码流进行BIP校验得到第二结果(BIPd)。
其中，所述第二待校验码流为所述第一待校验码流经过传输后被接收设备接收到的码流。第二待校验码流可能与第一待校验码流相同，也可能在传输过程中由于码块增删情况的产生导致第二待校验码流与第一待校验码流不同。
S203，检测所述第二待校验码流中控制码块的类型，根据所述控制码块的类型对BIP校验结果的影响确定第三结果。
可选地，所述控制码块的类型可以包括但不限于本地故障码块、远端故障码块、空闲码块和低功率空闲码块。
每种控制码块的增删都会使得两次BIP校验的结果变得不同。相对于第一结果，控制码块对BIP校验的第二结果的影响可以包括但不限于：
导致预定比特位置的反转；或者导致第二结果变化为预定的结果。
例如，若检测到所述第二待校验码流中控制码块的类型为本地故障码块，且所述第二待校验码流为连续的本地故障码块，则所述预定的结果为00000000或01010010。
若检测到所述第二待校验码流中控制码块的类型为远端故障码块，且所述第二待校验码流为连续的远端故障码块，则所述确定的结果为00000000或10010010。
若检测到所述第二待校验码流中控制码块的类型为本地故障码块，且检测到本地故障码块数量为1时，则对所述第二结果中的第2,4,7比特位置进行反转得到第三结果。
若检测到所述第二待校验码流中控制码块的类型为远端故障码块，且检测到远端故障码块数量为1时，则对所述第二结果中的第1,4,7比特位置进行反转得到第三结果。
若检测到所述第二待校验码流中控制码块的类型为空闲码块或低功率空闲码块，则对所述第二结果中的第2,3,4,5比特位置进行反转得到第三结果。
因此，当可能出现码块增删的情况产生时，对于误码的判断不仅要比较第一结果和第二结果，而且还要比较第一结果和第三结果，以及比较第二结果与预定的结果。
S204，比较所述第一结果、第二结果和第三结果。
S205，若所述第一结果与所述第二结果不同，且所述第一结果与所述第三结果不同，且所述第二结果与预定的结果不同，则判定所述第一待校验码流传输时出现误码。
即当没有码块增删时或者增删偶数个Idle/LPI码块时，如果第二结果和第一结果相同，则可以判定未出现误码。
当增删奇数个Idle/LPI码块时，第二结果可能与第一结果不同，但此时也可能未出现误码，此时，可以将第一结果与第三结果比较，如果第一结果与第三结果相同，则认为未出现误码。
当增加一个LF/RF码块时，第二结果可能与第一结果不同，但此时也可能未出现误码，此时，可以将第一结果与第三结果比较，如果第一结果与第三结果相同，则认为未出现误码。
当待校验码流为连续的LF/RF码块时，第二结果可能与第一结果不同，但此时也可能未出现误码，此时，可以将第二结果与预定的结果比较，如果第二结果与预定的结果相同，则认为未出现误码。
综合上述各种情况可知，如果第二结果满足与第一结果相同，与第三结果相同或者与预定的结果相同中的任一条件时，就可以认为其没有出现误码。若三者都不满足，则认为出现误码。
当出现误码时，可以对预设时段如15分钟内出现的误码次数进行累加，并根据所述预设时段内累加得到的误码总数与接收到的总比特数计算比特误码率。
可选地，接收设备还可以将所述误码总数或者所述比特误码率发送给所述发送设备。让发送设备也可以计算或者获知误码率。
在本实施例中，通过在BIP计算的过程中增加控制码块的增删分析和处理，使得接收端可以排查出传统BIP方式无法排查的而进行误判的BIP校验结果，提升了BIP校验方法的适用性，且无需对硬件实现进行改动；同时，能够避免对正确码块的丢弃和带宽的浪费，使得对链路的质量监测更加准确，更能真实反应链路的误码情况。
需要说明的是，在本申请实施例中，各个步骤的序号并不代表执行顺序。例如可以先检测控制码块类型并确定第三结果，然后对各个结果进行综合比较判断；也可以先比较第一结果和第二结果，若两个结果相同则判定未出现误码，不再执行后续步骤。若第一结果和第二结果不同，再执行步骤S203中的检测步骤并确定第三结果，然后再比较第一结果和第三结果。如果二者相同则判定未出现误码，不再执行后续步骤。若二者不同则可以进一步比较第二结果与一个预定的结果，当第二结果与预定的结果相同时，则可以判定未出现误码。其中，预定的结果可以根据第二待校验码流是否为连续的LF/RF码块来确定。
除了上述的比较方式之外，还可以先检测第二待校验码流中的控制码块，然后根据控制码块对BIP校验的第一结果的影响确定一个理论上的第三结果，然后将接收端实际计算得到的第二结果与理论上的第三结果比较，如果第二结果与第一结果以及第三结果都不同，则判定出现误码，如果第二结果与其中一个相同则判定未出现误码。其中，第三结果包括对第一结果预设比特反转得到的结果以及根据第二待校验码流是否为连续的LF/RF码块确定的预定的结果。具体的比较过程与比较方式本申请实施例不作任何限定。
下面，针对其中一些可能的实现方式进行详细说明。
请一并参考图3、图5、图6、图7和图8，图3为本申请实施例提供的另一种检测误码的方法的流程示意图，图5为本地故障码块/远程故障码块对BIP校验结果的影响示意图；图6为本地故障码块/远程故障码块增删后导致比特反转后的校验结果示意图；图7为空闲码块/低功率空闲码块对BIP校验结果的影响示意图；图8为空闲码块/低功率空闲码块增删后导致比特反转后的校验结果示意图；
针对不同的控制码块，本实施例可以考虑Idle码块，LPI码块，LF码块和RF码块增删对BIP校验结果和误码统计BER的影响和对应处理方法。对于这4种码块之外的其他码块导致的误码，或导致的不合法码块无法在接收端通过合法性校验而被变更为Error码块时，本实施例将所述不合法的码块或者Error码块记为一次误码事件，进行误码率BER统计。此外，一般情况下，一旦链路上出现LF或者RF码块，链路就会停止业务传输而开始传输连续的LF/RF。而在链路的一个发送方向上，只会传输LF码块或者RF码块，通常不会同时发送LF码块和RF码块。根据各种控制码块对BIP-8校验结果的具体影响，可以执行如下更加细化的检测和比较流程。具体包括：
S301，接收发送设备对发送的第一待校验码流进行BIP校验得到的第一结果(BIPs)。
S302，对接收到第二待校验码流进行BIP校验得到第二结果(BIPd)，所述第二待校验码流为所述第一待校验码流经过传输后被接收设备接收到的码流。
S3031，检测到所述第二待校验码流中包含LF码块。则执行步骤S3041和S3042。
S3032，检测到所述第二待校验码流中包含RF码块。则执行步骤S3043和S3044。
S3033，检测到所述第二待校验码流中包含Idle/LPI码块。则执行步骤S3055。
S3034，检测到所述第二待校验码流中包含非法码块或错误码块。则执行步骤S307。
S3041，检测到LF码块为单个。则执行步骤S3051。
S3042，检测到LF码块为连续多个。则执行步骤S3052。
S3043，检测到RF码块为连续多个。则执行步骤S3053。
S3044，检测到RF码块为单个。则执行步骤S3054。
S3051，判断BIPs是否与BIPd或BIPd第2,4,7比特位置反转后的结果相同。若是，则执行步骤S306，否则执行步骤S307。
S3052，判断BIPd是否为00000000(LF码块为偶数个)或01010010(LF码块为奇数个)。若是则执行步骤S306，否则执行步骤S307。
S3053，判断BIPs是否与BIPd或BIPd第1,4,7比特位置反转后的结果相同。若是，则执行步骤S306，否则执行步骤S307。
具体可以参见图5和图6所示，图5左一代表被校验的一个数据流序列；左二代表这些数据流实际传输时的二进制形式和发送设备进行BIP-8校验的结果；右一表示单个LF码块在实际传输时的格式(浅灰色表示LF码块中为1的比特位)以及对传统BIP-8校验结果的影响(最底部一行的深灰色表示会导致BIPd发生比特反转的位置)，右二表示单个RF码块在实际传输时的格式(浅灰色表示RF码块中为1的比特位)以及对传统BIP-8校验结果的影响(最底部一行的深灰色表示会导致BIPd发生比特反转的位置)。
如图5所示，原始数据流即第一待校验码流的校验结果BIPs为10000000，而传输中由于实际的需要进行了LF/RF码块的增删，接收设备对原始数据和LF/RF码块一起进行了校验，结果如图6所示。在图6中，左图为原始数据与LF码块一起进行了校验，校验结果为11010010，即导致原始校验结果在第2,4,7比特位发生了比特反转；右图为原始数据与RF码块一起进行了校验，校验结果为00010010，即导致原始校验结果在第1,4,7位置发生了比特反转。
如果按照传统的BIP误码检测方法，码块的增删将会导致误码比特数m累加，从而增大了误码率，使得链路质量的评估错误。同时，也会导致当前接收到的无误码的数据会被当成出错了的数据而被全部丢弃，进一步导致带宽的浪费。因此在本申请实施例中，可以将第一结果与第二结果中预定比特位置反转后的结果进行比较。从而提升误码检测的正确率。
S3054，判断BIPd是否为00000000(RF码块为偶数个)或10010010(RF码块为奇数个)。若是则执行步骤S306，否则执行步骤S307。
S3055，判断BIPs是否与BIPd或BIPd第2,3,4,5比特位置反转后的结果相同。若是，则执行步骤S306，否则执行步骤S307。
具体可以参见图7和图8所示，由于M/N Bit block码流穿越不同时钟，会需要通过Idle等码块的增删来进行时钟同步(速率适配)。而Idle码块会导致校验结果出现4bit的反转，具体来说，Idle/LPI码块会导致BIPd的第2，3,4,5位置值发生反转，如图7所示。左一代表被校验的一个数据流序列即第一待校验码流；左二代表这些数据流实际传输时的二进制形式和发送设备进行BIP-8校验的结果；右一表示单个LPI码块在实际传输时的格式(浅灰色表示LPI码块中为1的比特位)和对传统BIP-8校验结果的影响(最底部一行的深灰色表示会导致BIPd发生比特反转的位置)，右二表示单个Idle码块在实际传输时的格式(浅灰色表示Idle码块中为1的比特位)和对传统BIP-8校验结果的影响(最底部一行的深灰色表示会导致BIPd发生比特反转的位置)。
如图7所示，原始数据流的校验结果BIPs为10000000，而传输中由于时钟同步的需要进行了Idle码块的增删，接收设备对原始数据和IDLE码块进行校验，即如图8所示。最终，接收设备校验的结果BIPd为11111000，在第2，3,4,5位置发生了比特值反转。LPI码块的增删会导致类似的情况。
该种情况会导致链路误码率BER统计中误码比特数m的累加，从而会增大误码率。同时，也会导致当前接收到的无误码的数据会被当成出错了的数据而被全部丢弃，进一步导致带宽的浪费。因此在本申请实施例中，可以将第一结果与第二结果中预定比特位置反转后的结果进行比较。从而提升误码检测的正确率。
S306，判定无误码，不进行误码次数累加。
S307，判定所述第一待检验码流传输时出现误码，进行误码次数累加，并根据预设时段内累加得到的误码总数与接收到的总比特数计算比特误码率。
如可以根据如下公式进行计算：
EBR＝(m/n)*100％
其中，EBR为预设时段内的比特误码率，m为预设时段内出现误码的次数，n为预设时段内接收到的总比特数。
可选地，接收设备还可以将统计得到的m值或EBR发送给发送设备。
本实施例采用接收端误码判决的方式，根据不同的控制码块可以执行不同的处理流程，在接收端先判断控制码块的具体类型，然后进行对应的处理流程。具体地，对于第二待校验码流中的控制码块，接收端会先判断其类型。如果为LF或RF码块，则进入LF或RF码块对BIP-8校验影响判断流程；若为Idle或LPI码块，则进入相应Idle或LPI码块对BIP-8校验影响判断流程；如果为其他码块，则判定为非法码块，记为误码错误并进行误码率BER统计。
需要说明的是，随着以太网技术的不断发展，也可能出现其他新的控制码块，此时同样可以采用本申请实施例中的方法，不判定其为非法码块，而通过确定该类控制码块对BIP校验结果的影响来确定一个对应的第三结果来与第一结果比较，当二者相同时判定无误码。本申请实施例不作任何限定。
由于增删码块之后，可能会导致一些预定的比特位置发生反转，使得BIPs和BIPd可能不同，但是考虑到链路中实际发生多比特误码可能性的存在，实际产生的误码也可能产生上述结果。因此，可以进一步进行判断，确认是由于码块增删引起的BIPs和BIPd不同，还是实际产生误码导致BIPs和BIPd不同。
请参考图4，为本申请实施例提供的又一种检测误码的方法的流程示意图；其可以与图2和图3所示实施例的方法相结合，在执行图2和图3所示的方法时，还可以执行以下步骤，具体包括：
S401，接收所述发送设备统计的第一待校验码流中指示码块个数的第一奇偶值。
S402，统计接收到的第二待校验码流中码块个数并生成第二奇偶值。
S403，若所述第一结果和所述第三结果相同，且所述第一奇偶值和所述第二奇偶值相同，则判定所述第一待校验码流传输时出现误码。
若第一结果和第三结果不同，且第一结果和第二结果不同，第二结果也和预定的结果不同，则判定出现误码。
若第一结果和第三结果相同，且第一奇偶值和第二奇偶值不同，则判定未出现误码。
可选地，发送设备在将第一结果发送给接收设备时，可以将第一待校验码流的码块个数奇偶值Numr一起进行传输。第一结果即BIPs可以以独立的64B/64B传输，在其中可以选择一个比特用于传输Numr，其具体位置不进行任何限定。只需要传递BIP校验结果的64B/66B码块中包括Numr即可。接收设备重新计算BIP-8值，而且要比对接收到的Numr与统计到的第二待校验码流中码块个数奇偶值Numc是否一致。
当根据BIPd与BIPs和第三结果比较，判定出发生了某种码块的增删操作时，可以进一步通过Numr与Numc的比较来判断出，是链路实际发生的误码，还是确实是由于码块增删导致的误码。
例如，在接收端，BIPd的第2，3,4,5位的比特值反转后与BIPs一致，则首先可以判断出数据传输中进行了奇数个Idle或LPI码块的增删操作；然后可以对这一判断进行再次确认，即进一步判断是否在传输中第2，3,4,5发生了误码。
(1)若Numr与Numc一致，即同为奇数或同为偶数，则说明传输过程中没有进行或进行了偶数个Idle或LPI码块的增删(正确情况)，即BIPd与BIPs值不一致的原因是链路实际产生误码引起的，进而进行误码统计，误码次数加一,接收到的比特数累加到总比特数中。
(2)若Numr与Numc不一致，则说明传输过程中进行了奇数个Idle或LPI码块的增删操作，即BIPd与BIPs值不一致的原因是Idle或LPI码块增删导致的，链路中没有发生误码，进而不进行误码统计，只进行接收到的总比特数累加。
通过这样的方式，可以在虑码块增删对BIP校验结果影响的基础上，更加准确地判断出多比特错误是由码块增删导致的，还是链路实际发生的。从而能够更加准确地进行误码统计BER，更加真实地反应链路情况。
请参考图9，为本申请实施例提供的一种检测误码的装置的组成示意图；该装置可以应用于以太网端口或交换机。可以对原有的交换机或网卡进行物理层的硬件升级(包括应用新的芯片，或刷入新FPGA代码)来实现。在本实施例中，所述装置包括：
收发单元100，用于接收发送设备对发送的第一待校验码流进行BIP校验得到的第一结果；
处理单元200，用于对接收到第二待校验码流进行BIP校验得到第二结果，所述第二待校验码流为所述第一待校验码流经过传输后被接收设备接收到的码流；检测所述第二待校验码流中控制码块的类型，根据所述控制码块的类型对BIP校验结果的影响确定第三结果；比较所述第一结果、第二结果和第三结果；若所述第一结果与所述第二结果不同，且所述第一结果与所述第三结果不同，且所述第二结果与预定的结果不同，则判定所述第一待校验码流传输时出现误码。
可选地，所述处理单元200还用于：
若检测到所述第二待校验码流中出现非法码块或错误码块，则判定所述第一待检验码流传输时出现误码。
可选地，所述控制码块的类型包括本地故障码块、远端故障码块、空闲码块和低功率空闲码块。
可选地，所述处理单元200若检测到所述第二待校验码流中控制码块的类型为本地故障码块，且所述第二待校验码流为连续的本地故障码块，则所述预定的结果为00000000或01010010。
可选地，所述处理单元200若检测到所述第二待校验码流中控制码块的类型为远端故障码块，且所述第二待校验码流为连续的远端故障码块，则所述预定的结果为00000000或10010010。
可选地，所述处理单元200根据所述控制码块的类型对BIP校验的影响确定第三结果，具体用于：
若检测到所述第二待校验码流中控制码块的类型为本地故障码块，且检测到本地故障码块数量为1时，则对所述第二结果中的第2,4,7比特位置进行反转得到第三结果。
可选地，所述处理单元200根据所述控制码块的类型对BIP校验的影响确定第三结果，具体用于：
若检测到所述第二待校验码流中控制码块的类型为远端故障码块，且检测到远端故障码块数量为1时，则对所述第二结果中的第1,4,7比特位置进行反转得到第三结果。
可选地，所述处理单元200根据所述控制码块的类型对BIP校验的影响确定第三结果，具体用于：
若检测到所述第二待校验码流中控制码块的类型为空闲码块或低功率空闲码块，则对所述第二结果中的第2,3,4,5比特位置进行反转得到第三结果。
可选地，所述收发单元100还用于接收所述发送设备统计的第一待校验码流中指示码块个数的第一奇偶值；
所述处理单元200还用于统计接收到的第二待校验码流中码块个数并生成第二奇偶值；若所述第一结果和所述第三结果相同，且所述第一奇偶值和所述第二奇偶值相同，则判定所述第一待校验码流传输时出现误码。
可选地，在所述处理单元200判定所述第一待校验码流传输时出现误码之后，所述处理单元200还用于：
对预设时段内出现的误码次数进行累加，并根据所述预设时段内累加得到的误码总数与接收到的总比特数计算比特误码率。
可选地，所述收发单元100还用于：
将所述误码总数或者所述比特误码率发送给所述发送设备。
请参照图10，为本申请实施例提供的另一种检测误码的装置的组成示意图，该装置可以包括处理器110、存储器120和总线130。处理器110和存储器120通过总线130连接，该存储器120用于存储指令，该处理器110用于执行该存储器120存储的指令，以实现如上图2-图4对应的方法中的步骤。
进一步的，该装置还可以包括、输入口140和输出口150。其中，处理器110、存储器120、输入口140和输出口150可以通过总线130相连。
处理器110用于执行该存储器120存储的指令，以控制输入口140接收信号，并控制输出口150发送信号，完成上述方法中装置执行的步骤。其中，输入口140和输出口150可以为相同或者不同的物理实体。为相同的物理实体时，可以统称为输入输出口。所述存储器120可以集成在所述处理器110中，也可以与所述处理器110分开设置。
作为一种实现方式，输入口140和输出口150的功能可以考虑通过收发电路或者收发的专用芯片实现。处理器110可以考虑通过专用处理芯片、处理电路、处理器或者通用芯片实现。
作为另一种实现方式，可以考虑使用通用计算机的方式来实现本申请实施例提供的装置。即将实现处理器110，输入口140和输出口150功能的程序代码存储在存储器中，通用处理器通过执行存储器中的代码来实现处理器110，输入口140和输出口150的功能。
该装装置所涉及的与本申请实施例提供的技术方案相关的概念，解释和详细说明及其他步骤请参见前述方法或其他实施例中关于这些内容的描述，此处不做赘述。
本领域技术人员可以理解，为了便于说明，图10仅示出了一个存储器和处理器。在实际的控制器中，可以存在多个处理器和存储器。存储器也可以称为存储介质或者存储设备等，本申请实施例对此不做限制。
应理解，在本申请实施例中，处理器可以是中央处理单元(Central ProcessingUnit，简称为“CPU”)，该处理器还可以是其他通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
该存储器可以包括只读存储器和随机存取存储器，并向处理器提供指令和数据。存储器的一部分还可以包括非易失性随机存取存储器。
该总线除包括数据总线之外，还可以包括电源总线、控制总线和状态信号总线等。但是为了清楚说明起见，在图中将各种总线都标为总线。
在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。为避免重复，这里不再详细描述。
根据本申请实施例提供的方法，本申请实施例还提供一种检测误码的系统，其包括前述的接收设备和发送设备，具体组成和功能可以参见图1和图9的相关描述和说明，此处不再赘述。
还应理解，本文中涉及的第一、第二、第三、第四以及各种数字编号仅为描述方便进行的区分，并不用来限制本申请实施例的范围。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各种说明性逻辑块(illustrative logical block)和步骤(step)，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种检测误码的方法，其特征在于，包括：
接收发送设备对发送的第一待校验码流进行BIP校验得到的第一结果；
对接收到第二待校验码流进行BIP校验得到第二结果，所述第二待校验码流为所述第一待校验码流经过传输后被接收设备接收到的码流；
检测所述第二待校验码流中控制码块的类型，根据所述控制码块的类型对BIP校验结果的影响确定第三结果,所述控制码块的类型包括本地故障码块、远端故障码块、空闲码块和低功率空闲码块,若检测到所述第二待校验码流中控制码块的类型为本地故障码块，且检测到本地故障码块数量为1时，则对所述第二结果中的第2,4,7比特位置进行反转得到第三结果；若检测到所述第二待校验码流中控制码块的类型为远端故障码块，且检测到远端故障码块数量为1时，则对所述第二结果中的第1,4,7比特位置进行反转得到第三结果；若检测到所述第二待校验码流中控制码块的类型为空闲码块或低功率空闲码块，则对所述第二结果中的第2,3,4,5比特位置进行反转得到第三结果；
比较所述第一结果、第二结果和第三结果；
若所述第一结果与所述第二结果不同，且所述第一结果与所述第三结果不同，且所述第二结果与预定的结果不同，则判定所述第一待校验码流传输时出现误码。
2.根据权利要求1所述的方法，其特征在于，还包括：
若检测到所述第二待校验码流中出现非法码块或错误码块，则判定所述第一待校验码流传输时出现误码。
3.根据权利要求1所述的方法，其特征在于，若检测到所述第二待校验码流中控制码块的类型为本地故障码块，且所述第二待校验码流为连续的本地故障码块，则所述预定的结果为00000000或01010010。
4.根据权利要求1所述的方法，其特征在于，若检测到所述第二待校验码流中控制码块的类型为远端故障码块，且所述第二待校验码流为连续的远端故障码块，则所述预定的结果为00000000或10010010。
5.根据权利要求1-4任一项所述的方法，其特征在于，还包括：
接收所述发送设备统计的第一待校验码流中指示码块个数的第一奇偶值；
统计接收到的第二待校验码流中码块个数并生成第二奇偶值；
若所述第一结果和所述第三结果相同，且所述第一奇偶值和所述第二奇偶值相同，则判定所述第一待校验码流传输时出现误码。
6.根据权利要求5所述的方法，其特征在于，在判定所述第一待校验码流传输时出现误码之后，还包括：
对预设时段内出现的误码次数进行累加，并根据所述预设时段内累加得到的误码总数与接收到的总比特数计算比特误码率。
7.根据权利要求6所述的方法，其特征在于，还包括：
将所述误码总数或者所述比特误码率发送给所述发送设备。
8.一种检测误码的装置，其特征在于，包括：
收发单元，用于接收发送设备对发送的第一待校验码流进行BIP校验得到的第一结果；
处理单元，用于对接收到第二待校验码流进行BIP校验得到第二结果，所述第二待校验码流为所述第一待校验码流经过传输后被接收设备接收到的码流；检测所述第二待校验码流中控制码块的类型，根据所述控制码块的类型对BIP校验结果的影响确定第三结果,所述控制码块的类型包括本地故障码块、远端故障码块、空闲码块和低功率空闲码块,若检测到所述第二待校验码流中控制码块的类型为本地故障码块，且检测到本地故障码块数量为1时，则对所述第二结果中的第2,4,7比特位置进行反转得到第三结果；若检测到所述第二待校验码流中控制码块的类型为远端故障码块，且检测到远端故障码块数量为1时，则对所述第二结果中的第1,4,7比特位置进行反转得到第三结果；若检测到所述第二待校验码流中控制码块的类型为空闲码块或低功率空闲码块，则对所述第二结果中的第2,3,4,5比特位置进行反转得到第三结果；比较所述第一结果、第二结果和第三结果；若所述第一结果与所述第二结果不同，且所述第一结果与所述第三结果不同，且所述第二结果与预定的结果不同，则判定所述第一待校验码流传输时出现误码。
9.根据权利要求8所述的装置，其特征在于，所述处理单元还用于：
若检测到所述第二待校验码流中出现非法码块或错误码块，则判定所述第一待校验码流传输时出现误码。
10.根据权利要求8所述的装置，其特征在于，所述处理单元若检测到所述第二待校验码流中控制码块的类型为本地故障码块，且所述第二待校验码流为连续的本地故障码块，则所述预定的结果为00000000或01010010。
11.根据权利要求8所述的装置，其特征在于，所述处理单元若检测到所述第二待校验码流中控制码块的类型为远端故障码块，且所述第二待校验码流为连续的远端故障码块，则所述预定的结果为00000000或10010010。
12.根据权利要求8-11任一项所述的装置，其特征在于，
所述收发单元还用于接收所述发送设备统计的第一待校验码流中指示码块个数的第一奇偶值；
所述处理单元还用于统计接收到的第二待校验码流中码块个数并生成第二奇偶值；若所述第一结果和所述第三结果相同，且所述第一奇偶值和所述第二奇偶值相同，则判定所述第一待校验码流传输时出现误码。
13.根据权利要求12所述的装置，其特征在于，在所述处理单元判定所述第一待校验码流传输时出现误码之后，所述处理单元还用于：
对预设时段内出现的误码次数进行累加，并根据所述预设时段内累加得到的误码总数与接收到的总比特数计算比特误码率。
14.根据权利要求13所述的装置，其特征在于，所述收发单元还用于：
将所述误码总数或者所述比特误码率发送给所述发送设备。
15.一种检测误码的装置，其特征在于，包括：
处理器、存储器和总线，所述处理器和存储器通过总线连接，其中，所述存储器用于存储一组程序代码，所述处理器用于调用所述存储器中存储的程序代码，执行如权利要求1-7任一项所述的方法。
CN201711449728.2A 2017-12-27 2017-12-27 一种检测误码的方法及装置 Active CN109981382B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201711449728.2A CN109981382B (zh) 2017-12-27 2017-12-27 一种检测误码的方法及装置
PCT/CN2018/122950 WO2019128891A1 (zh) 2017-12-27 2018-12-22 一种检测误码的方法及装置
EP18895790.6A EP3723326B1 (en) 2017-12-27 2018-12-22 Method and apparatus for detecting bit error
KR1020207021616A KR102382432B1 (ko) 2017-12-27 2018-12-22 비트 에러를 검출하기 위한 방법 및 장치
JP2020536127A JP7171732B2 (ja) 2017-12-27 2018-12-22 ビットエラー検出方法および装置
US16/911,979 US11290131B2 (en) 2017-12-27 2020-06-25 Bit error detection method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711449728.2A CN109981382B (zh) 2017-12-27 2017-12-27 一种检测误码的方法及装置

Publications (2)

Publication Number Publication Date
CN109981382A CN109981382A (zh) 2019-07-05
CN109981382B true CN109981382B (zh) 2022-08-26

Family

ID=67063153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711449728.2A Active CN109981382B (zh) 2017-12-27 2017-12-27 一种检测误码的方法及装置

Country Status (6)

Country Link
US (1) US11290131B2 (zh)
EP (1) EP3723326B1 (zh)
JP (1) JP7171732B2 (zh)
KR (1) KR102382432B1 (zh)
CN (1) CN109981382B (zh)
WO (1) WO2019128891A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112543080A (zh) * 2019-09-20 2021-03-23 华为技术有限公司 误码率检测的方法和装置
CN112825505A (zh) * 2019-11-20 2021-05-21 西安诺瓦星云科技股份有限公司 通信状态检测方法、显示控制器以及模组控制器
CN112511266A (zh) * 2020-07-01 2021-03-16 中兴通讯股份有限公司 传输方法、检测方法及装置、获取方法、网络设备及系统
CN113938246A (zh) * 2020-07-14 2022-01-14 华为技术有限公司 一种业务流误码指示方法和通信装置
CN117353873B (zh) * 2023-12-04 2024-02-13 科谱半导体(天津)有限公司 上行帧的校验方法、装置、电子设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764651A (en) * 1996-05-17 1998-06-09 Integrated Device Technology, Inc. Bit error rate detection system
CN105790882A (zh) * 2014-12-17 2016-07-20 深圳市中兴微电子技术有限公司 一种降低误检率的方法及装置
CN106817192A (zh) * 2015-11-30 2017-06-09 华为技术有限公司 一种错误估计的方法、基站及终端

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784388A (en) * 1996-01-04 1998-07-21 Knox; Gregory D. Methods and apparatus for decoding control signals in dispatch trunked radio system
JP2001186061A (ja) * 1999-12-24 2001-07-06 Nec Corp 伝送品質監視システムおよび伝送品質の監視方法
US6751769B2 (en) * 2000-06-06 2004-06-15 International Business Machines Corporation (146,130) error correction code utilizing address information
CN100413259C (zh) * 2006-02-07 2008-08-20 华为技术有限公司 一种自动实现串联连接监测的方法和装置
JP2009164905A (ja) * 2008-01-07 2009-07-23 Oki Electric Ind Co Ltd Ｓｄｈ網における中継伝送装置およびその符号誤り監視方法
CN101488817B (zh) * 2008-01-17 2012-05-30 湖北众友科技实业股份有限公司 一种sdh帧同步方法
JP2012044574A (ja) * 2010-08-23 2012-03-01 Nec Corp 伝送システム
CN102291408B (zh) * 2011-08-15 2014-03-26 华为数字技术（成都）有限公司 对iSCSI协议报文的处理方法及装置
CN103780423B (zh) * 2012-10-25 2017-05-31 中国电信股份有限公司 在线改变误码告警门限的方法、装置以及数据传输网络
US9281970B2 (en) * 2013-10-11 2016-03-08 Intel Corporation Error burst detection for assessing reliability of a communication link
US10298262B2 (en) * 2015-02-12 2019-05-21 Utah State University Decoding low-density parity-check maximum-likelihood single-bit messages
US10075189B2 (en) * 2015-06-22 2018-09-11 Altera Corporation Techniques for variable forward error correction
US9838290B2 (en) * 2015-06-30 2017-12-05 Ciena Corporation Flexible ethernet operations, administration, and maintenance systems and methods
US9960981B2 (en) * 2015-10-08 2018-05-01 Sony Corporation Communication device, communication method, program, and communication system
WO2017192072A1 (en) * 2016-05-03 2017-11-09 Telefonaktiebolaget Lm Ericsson (Publ) Variable transport format parameters for fast acknowledgment feedback mechanism
US10530394B2 (en) * 2017-10-13 2020-01-07 Hughes Network Systems, Llc System and method for optimizing forward error correction according to number of simultaneous users

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764651A (en) * 1996-05-17 1998-06-09 Integrated Device Technology, Inc. Bit error rate detection system
CN105790882A (zh) * 2014-12-17 2016-07-20 深圳市中兴微电子技术有限公司 一种降低误检率的方法及装置
CN106817192A (zh) * 2015-11-30 2017-06-09 华为技术有限公司 一种错误估计的方法、基站及终端

Also Published As

Publication number Publication date
US11290131B2 (en) 2022-03-29
WO2019128891A1 (zh) 2019-07-04
KR102382432B1 (ko) 2022-04-08
EP3723326A4 (en) 2021-01-06
CN109981382A (zh) 2019-07-05
EP3723326A1 (en) 2020-10-14
EP3723326B1 (en) 2023-07-26
US20200328760A1 (en) 2020-10-15
KR20200102481A (ko) 2020-08-31
JP7171732B2 (ja) 2022-11-15
JP2021508980A (ja) 2021-03-11

Similar Documents

Publication Publication Date Title
CN109981382B (zh) 一种检测误码的方法及装置
US10567123B2 (en) Methods, systems and computer readable media for evaluating link or component quality using synthetic forward error correction (FEC)
KR102091302B1 (ko) 스큐가 있는 다중 레인 통신 링크에서의 타임스탬프 보정
CN109347598B (zh) 校验码处理方法、电子设备及存储介质
US6983403B2 (en) Detecting bit errors in a communications system
US10063305B2 (en) Communications link performance analyzer that accommodates forward error correction
CN109728948B (zh) 一种运营维护管理信息处理方法和装置
CN107404646A (zh) 视频质量评估的方法、装置和头端设备
CN108337069B (zh) 一种改进的降低误码率的末端并行分组crc校验系统
CN106372026B (zh) 一种链路检测方法和接收设备
CN111385022A (zh) 误码检测方法及相关设备
CN104468042A (zh) 一种数据传输方法和系统
CN107733568B (zh) 基于fpga实现crc并行计算的方法及装置
AU2021251993A1 (en) Code word synchronization method, receiver, network device and network system
US10397380B2 (en) Network device for computer network and method for transmitting data with network device
WO2022228370A1 (zh) 码字同步方法、接收器、网络设备及网络系统
CN101442380A (zh) 基于高速串行接口编码方式的误码率测试方法与装置
WO2021017890A1 (zh) 一种通信方法和通信设备
CN114499741A (zh) 一种数据帧校验的方法、接收设备以及发送设备
CN112543080A (zh) 误码率检测的方法和装置
JP5394949B2 (ja) 伝送品質評価装置及び伝送品質評価方法
US11611408B2 (en) Methods, systems and computer readable media for reconstructing uncorrectable forward error correction (FEC) data
US11871166B2 (en) Sensor system
CN113381840B (zh) 一种信息处理方法及装置
JP6527089B2 (ja) 伝送品質評価装置、伝送品質評価方法、およびプログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant